KR100734425B1 - 변형 방지용 리드 프레임을 갖는 이중 칩 패키지 - Google Patents

변형 방지용 리드 프레임을 갖는 이중 칩 패키지 Download PDF

Info

Publication number
KR100734425B1
KR100734425B1 KR1020010011183A KR20010011183A KR100734425B1 KR 100734425 B1 KR100734425 B1 KR 100734425B1 KR 1020010011183 A KR1020010011183 A KR 1020010011183A KR 20010011183 A KR20010011183 A KR 20010011183A KR 100734425 B1 KR100734425 B1 KR 100734425B1
Authority
KR
South Korea
Prior art keywords
lead
chip package
attached
lead frame
active surface
Prior art date
Application number
KR1020010011183A
Other languages
English (en)
Other versions
KR20020071197A (ko
Inventor
김태형
이상국
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010011183A priority Critical patent/KR100734425B1/ko
Publication of KR20020071197A publication Critical patent/KR20020071197A/ko
Application granted granted Critical
Publication of KR100734425B1 publication Critical patent/KR100734425B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 변형 방지용 리드 프레임을 갖는 이중 칩 패키지에 대한 것으로, 봉지부를 형성하기 위한 봉지 공정 시 리드 프레임과 반도체 칩의 변형 및 틀어짐을 방지하기 위한 변형 방지용 리드 프레임을 갖는 이중 칩 패키지에 대한 것이다. 종래 기술에 따른 이중 칩 패키지는 봉지 공정 시 봉지 수지의 급격한 유동에 의한 압력이나 금형 내부에서의 흐름성의 차이에 의해 반도체 칩이 그 위치를 벗어나므로 내부 리드가 변형되고 기울어지거나, 와이어와 내부 리드 등이 봉지부 외부로 노출되기도 한다.
본 발명에 따른 이중 칩 패키지는 복수개의 더미 리드와 반도체 칩을 지지하여 고정할 수 있는 타이 바를 형성함으로써 내부 리드의 변형과 봉지부 외부로 리드와 와이어 등이 노출되는 노출 불량 및 그 형태가 변형되는 불량을 방지할 수 있다.
이중 칩 패키지, 패키지, 리드 프레임, 타이 바, 리드 온 칩

Description

변형 방지용 리드 프레임을 갖는 이중 칩 패키지{Dual die package having lead frame for preventing transformation}
도 1은 종래 기술에 따른 이중 칩 패키지의 부분 절개 사시도,
도 2는 도 1의 A-A선에 따른 단면도,
도 3은 본 발명에 의한 이중 칩 패키지의 부분 절개 사시도,
도 4는 도 3의 B-B선에 따른 단면도,
도 5는 도 3의 C-C선에 따른 단면도이다.
* 도면의 주요 부분에 대한 설명 *
1, 101 : 이중 칩 패키지 10, 110 : 반도체 칩
20, 120 : 와이어 30, 130 : 내부 리드
135 : 더미 리드(dummy lead) 40, 140 : 외부 리드
50, 150 : 접착 수단 60, 160 : 봉지부
70, 170 : 타이 바 (tie bar) 80, 180 : 리드 프레임
본 발명은 변형 방지용 리드 프레임을 갖는 이중 칩 패키지(dual die package; DDP)에 대한 것으로 더욱 상세하게는 봉지부를 형성하기 위한 봉지 공정 시 리드 프레임과 반도체 칩의 변형 및 틀어짐을 방지하기 위한 변형 방지용 리드 프레임을 갖는 이중 칩 패키지에 대한 것이다.
이중 칩 패키지는 리드 온 칩(lead on chip; LOC) 구조의 리드 프레임과 두 개의 반도체 칩을 적층하여 형성되는 것이 일반적이며, 이와 같은 이중 칩 패키지는 동일 체적 내에 대형 반도체 칩을 탑재 할 수 있다는 장점이 있다.
그러나 이와 같은 이중 칩 패키지는 적층된 상태의 반도체 칩보다 상대적으로 두께가 얇은 내부 리드를 갖게 되어 반도체 칩에 대한 내부 리드의 지지력이 저하되므로, 반도체 칩은 봉지 수지의 급격한 유동에 의한 압력이 가해지면 반도체 칩이 그 위치를 쉽게 벗어나게 되어 리드 프레임과 와이어가 봉지부 외부로 노출된다.
또한 봉지 수지는 저항이 상대적으로 작은 곳에서는 빠르게 유동하고, 저항이 상대적으로 큰 곳에서는 느리게 유동하므로, 금형 내부의 균형이 다른 경우 그 흐름이 한 방향으로 치우치게 된다. 상술한 바와 같이 내부 리드는 반도체 칩에 대한 지지력이 약하므로, 상부 금형과 하부 금형에 의해 양끝이 맞물려 지지된 상태에서도 미세하게 쳐지게 된다. 따라서, 봉지 수지가 흐를 수 있는 금형의 상부 공간이 하부 공간보다 증가되므로, 봉지 수지의 유동 저항이 약한 상부 공간에서 봉지 수지가 빠르게 흐르게 된다. 이와 같은 상부와 하부의 상대적 흐름차로 인해 반도체 칩과 내부 리드 및 와이어가 한쪽으로 기울게 되므로 반도체 칩과 내부 리드 및 와이어가 봉지부 몸체로 노출되는 불량이 발생된다.
도면을 참조하여 종래 기술에 따른 이중 칩 패키지를 설명하겠다.
도 1은 종래 기술에 따른 이중 칩 패키지의 부분 절개 사시도이고, 도 2는 도 1의 A-A선에 따른 단면도이다.
종래 기술에 따른 이중 칩 패키지(1)는, 본딩 패드들이 형성된 활성면과, 활성면과 반대되는 배면을 갖는 두 개의 반도체 칩(10)을 가지며, 이와 같은 반도체 칩(10)은 배면이 서로 부착된다. 또한 반도체 칩(10)과 이격되어 접착 수단(50)에 의해 부착된 내부 리드(30)와, 반도체 칩(10) 주위에 위치하는 타이 바(70)를 포함하는 리드 프레임(80)을 갖는다. 또한 리드 프레임(80)은 이중 칩 패키지(1)와 기판과 같은 외부 접속 수단과의 전기적 연결을 위해 외부 리드(40)를 포함하고, 외부 리드(40)는 내부 리드(30)와 연결된다.
이와 같은 내부 리드(30)는 복수개의 와이어(20)에 의해 반도체 칩(10)들의 본딩 패드와 전기적으로 연결되고, 두 개의 반도체 칩(10), 복수개의 와이어(20), 내부 리드(30) 및 타이 바(70)는 에폭시 몰딩 수지(epoxy molding compound; EMC)와 같은 봉지 수지에 의해 봉지부(60)가 형성되어 외부 환경으로부터 보호된다.
도 2는 봉지 공정 시 변형된 이중 칩 패키지(도 1의 1)의 단면을 나타낸 것으로써, 상술한 바와 같이 반도체 칩(10)을 지지하는 내부 리드(30)가 봉지 수지의 유동시의 급격한 압력에 의해 위치가 벗어난 반도체 칩(10)에 의해 변형되고 기울어진(tilt) 불량을 나타낸 것이다. 이와 같은 변형이 심한 경우, 와이어(20)와 내부 리드(30)가 봉지부(60) 외부로 노출되는 노출 불량이 발생되기도 한다.
따라서, 본 발명의 목적은 봉지 공정 시 반도체 칩의 위치가 벗어남에 따른 와이어와 내부 리드의 변형 및 봉지부 외부로 노출되는 노출 불량을 방지하는데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 변형 방지용 리드 프레임을 갖는 이중 칩 패키지는, 본딩 패드가 형성된 활성면에 반대되는 배면이 서로 부착된 두 개의 반도체 칩과; 각각의 반도체 칩의 활성면에 부착된 내부 리드를 포함하는 리드 프레임과; 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및 두 개의 반도체 칩, 복수개의 와이어 및 내부 리드를 봉지하는 봉지부;를 갖는 이중 칩 패키지에 있어서, 내부 리드는, 봉지부 내부에 위치하도록 소정의 단차를 갖는 더미 리드가 형성된 것을 특징으로 한다.
본 발명에 따른 변형 방지용 리드 프레임을 갖는 이중 칩 패키지는, 본딩 패드가 형성된 활성면에 반대되는 배면이 서로 부착된 두 개의 반도체 칩과; 각각의 반도체 칩의 활성면에 부착된 내부 리드와, 반도체 칩 주위에 위치하는 타이 바를 포함하는 리드 프레임과; 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및 두 개의 반도체 칩, 복수개의 와이어, 내부 리드 및 타이 바를 봉지하는 봉지부;를 갖는 이중 칩 패키지에 있어서, 타이 바는 각각의 활성면에 부착된 것을 특징으로 한다.
본 발명에 따른 변형 방지용 리드 프레임을 갖는 이중 칩 패키지는, 본딩 패드가 형성된 활성면에 반대되는 배면이 서로 부착된 두 개의 반도체 칩과; 각각의 반도체 칩의 활성면에 부착된 내부 리드와, 반도체 칩 주위에 위치하는 타이 바를 포함하는 리드 프레임과; 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및 두 개의 반도체 칩, 복수개의 와이어, 내부 리드 및 타이 바를 봉지하는 봉지부;를 갖는 이중 칩 패키지에 있어서, 내부 리드가 봉지부 내부에 위치하도록 소정의 단차를 갖는 더미 리드가 형성되어 있고, 타이 바가 각각의 활성면에 부착되어 있는 것을 특징으로 한다.
여기서 복수개의 타이 바는 서로 연결되어 일체형으로 형성되는 것과, 복수개의 타이 바 및 일체형의 형상을 갖는 타이 바는 접착 수단에 의해 활성면에 부착되는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 의한 이중 칩 패키지의 부분 절개 사시도이고, 도 4는 도 3의 B-B선에 따른 단면도며, 도 5는 도 3의 C-C선에 따른 단면도이다.
본 발명에 따른 이중 칩 패키지(101)는 본딩 패드들이 형성된 활성면과 그와 반대되는 배면을 갖는 두 개의 반도체 칩(110)을 가지며, 두 개의 반도체 칩(110)의 배면은 서로 부착된 구조를 갖는다. 또한 반도체 칩(110)의 활성면에 형성된 절연 테이프와 같은 재질로 형성된 접착 수단(150)에 부착된 복수개의 내부 리드(130)와 내부 리드(130)와 연결된 복수개의 외부 리드(140) 및 복수개의 타이 바(170)를 포함하는 리드 프레임(180)을 갖는다. 여기서, 내부 리드(130)는 와이어(120)에 의해 본딩 패드와 전기적으로 연결된다.
본 발명에 따른 이중 칩 패키지(101)는 내부 리드(130) 위에 적어도 하나 이상 형성된 더미 리드(135)를 갖는다. 더미 리드(135)는 내부 리드(130)에 소정의 단차를 갖도록 형성된 것으로, 단차는 봉지부(160) 형성 후에도 더미 리드(135)가 외부로 노출되는 것이 가능하나, 이중 칩 패키지(101)의 두께가 증가하지 않는 범위의 단차를 갖는 것이 바람직하다. 이와 같은 더미 리드(135)는 봉지 공정시 금형에 주입된 봉지 수지의 이동에 장애물의 역할을 하므로 봉지 수지의 급격한 유동을 억제하여 봉지 수지의 급격한 압력에 의한 반도체 칩(110)의 위치가 벗어남을 감소시킬 수 있다.
또한 이중 칩 패키지(101)의 반도체 칩(110) 주위에 위치하는 타이 바(170)는, 각각의 활성면에 위치하여 두 개의 반도체 칩(110)의 지지 및 고정이 가능하도록 한다. 타이 바(170)는 활성면에 위치하지만, 본딩 패드와 내부 리드(130)의 전기적 연결에 방해되지 않는 위치에 형성된다. 또한 타이 바(170)는 도 3과 같이 복수개의 타이 바(170)가 연결되어 일체형으로 형성될 수 있다. 일체형의 형상을 갖는 타이바(170)는 활성면 상측에 위치하는 소정의 부위에 단차가 형성된 것으로, 단차부는 봉지부 형성 후에도 외부로 노출되는 것이 가능하지만, 이중 칩 패키지(101)의 두께가 증가되지 않는 범위내의 단차를 갖는 것이 바람직하다. 또한 타이 바(170)는 활성면에 접착 수단에 의해 부착될 수 있고, 내부 리드(130)와 활성면의 부착 시 사용된 접착 수단(150)과 동일한 재질로 형성될 수 있으며, 절연 테이프와 같은 재질로 형성된다. 따라서 봉지 공정 시 반도체 칩(110)은 복수개의 내부 리드(130)와 복수개의 타이 바(170)에 의해 그 위치가 고정되므로, 봉지 수지 의 유압에 의한 위치 벗어남이 방지된다.
이와 같은 복수개의 반도체 칩(110), 내부 리드(130), 더미 리드(135), 와이어(120) 및 타이 바(170)는 에폭시 몰딩 수지와 같은 봉지 수지로 형성된 봉지부(160)에 의해 외부 환경으로부터 보호된다.
따라서 본 발명에 따른 변형 방지용 리드 프레임은 발명의 효과가 충분하다면, 더미 리드 또는 타이 바 중 하나만을 선택하거나, 두 가지를 모두 선택하여 형성될 수 있으며, 이중 칩 패키지 뿐 아니라 상기와 같은 봉지 공정중의 불량이 발생되는 리드 온 칩 타입의 리드 프레임이 사용되는 반도체 칩 패키지에 폭 넓게 이용될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 복수개의 더미 리드를 형성함으로써 봉지 공정 시 봉지 수지의 급격한 유동에 의한 압력과 유동시의 저항 차이에 의한 변형을 감소 시킬 수 있고, 반도체 칩을 고정 및 지지할 수 있는 형상을 갖는 타이 바를 형성시킴으로써 반도체 칩의 위치가 벗어남을 방지할 수 있으므로, 내부 리드의 변형 및 봉지부 외부로 리드와 와이어 등이 노출되는 노출 불량을 방지할 수 있다.

Claims (6)

  1. 본딩 패드가 형성된 활성면에 반대되는 배면이 서로 부착된 두 개의 반도체 칩과;
    상기 각각의 반도체 칩의 활성면에 부착된 내부 리드를 포함하는 리드 프레임과;
    상기 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및
    상기 두 개의 반도체 칩, 복수개의 와이어 및 내부 리드를 봉지하는 봉지부;를 갖는 이중 칩 패키지에 있어서,
    상기 내부 리드는, 상기 봉지부 내부에 위치하도록 소정의 단차를 갖는 더미 리드가 형성된 것을 특징으로 하는 변형 방지용 리드 프레임을 갖는 이중 칩 패키지.
  2. 본딩 패드가 형성된 활성면에 반대되는 배면이 서로 부착된 두 개의 반도체 칩과;
    상기 각각의 반도체 칩의 활성면에 부착된 내부 리드와, 상기 반도체 칩 주위에 위치하는 타이 바를 포함하는 리드 프레임과;
    상기 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및
    상기 두 개의 반도체 칩, 복수개의 와이어, 내부 리드 및 타이 바를 봉지하는 봉지부;를 갖는 이중 칩 패키지에 있어서,
    상기 타이 바는 상기 각각의 활성면에 부착된 것을 특징으로 하는 변형 방지용 리드 프레임을 갖는 이중 칩 패키지.
  3. 본딩 패드가 형성된 활성면에 반대되는 배면이 서로 부착된 두 개의 반도체 칩과;
    상기 각각의 반도체 칩의 활성면에 부착된 내부 리드와, 상기 반도체 칩 주위에 위치하는 타이 바를 포함하는 리드 프레임과;
    상기 본딩 패드와 그에 대응되는 내부 리드를 전기적으로 연결하는 와이어들; 및
    상기 두 개의 반도체 칩, 복수개의 와이어, 내부 리드 및 타이 바를 봉지하는 봉지부;를 갖는 이중 칩 패키지에 있어서,
    상기 내부 리드가 상기 봉지부 내부에 위치하도록 소정의 단차를 갖는 더미 리드가 형성되어 있고, 상기 타이 바가 상기 각각의 활성면에 부착되어 있는 것을 특징으로 하는 변형 방지용 리드 프레임을 갖는 이중 칩 패키지.
  4. 제 2항 또는 제 3항에 있어서, 상기 복수개의 타이 바는 서로 연결되어 일체형으로 형성되는 것을 특징으로 하는 변형 방지용 리드 프레임을 갖는 이중 칩 패키지.
  5. 제 2항 또는 제 3항에 있어서, 상기 복수개의 타이 바는 접착 수단에 의해 상기 활성면에 부착된 것을 특징으로 하는 변형 방지용 리드 프레임을 갖는 이중 칩 패키지.
  6. 제 4항에 있어서, 상기 복수개의 타이 바는 접착 수단에 의해 상기 활성면에 부착된 것을 특징으로 하는 변형 방지용 리드 프레임을 갖는 이중 칩 패키지.
KR1020010011183A 2001-03-05 2001-03-05 변형 방지용 리드 프레임을 갖는 이중 칩 패키지 KR100734425B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010011183A KR100734425B1 (ko) 2001-03-05 2001-03-05 변형 방지용 리드 프레임을 갖는 이중 칩 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010011183A KR100734425B1 (ko) 2001-03-05 2001-03-05 변형 방지용 리드 프레임을 갖는 이중 칩 패키지

Publications (2)

Publication Number Publication Date
KR20020071197A KR20020071197A (ko) 2002-09-12
KR100734425B1 true KR100734425B1 (ko) 2007-07-03

Family

ID=27696364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010011183A KR100734425B1 (ko) 2001-03-05 2001-03-05 변형 방지용 리드 프레임을 갖는 이중 칩 패키지

Country Status (1)

Country Link
KR (1) KR100734425B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020296A (ko) * 1996-09-06 1998-06-25 김광호 반도체 칩 패키지
KR19980030916A (ko) * 1996-10-30 1998-07-25 김광호 초박형 패키지
KR19980034119A (ko) * 1996-11-05 1998-08-05 김광호 반도체 칩 적층형 패키지
KR19990034731A (ko) * 1997-10-30 1999-05-15 윤종용 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR20020057350A (ko) * 2001-01-04 2002-07-11 윤종용 듀얼 다이 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980020296A (ko) * 1996-09-06 1998-06-25 김광호 반도체 칩 패키지
KR19980030916A (ko) * 1996-10-30 1998-07-25 김광호 초박형 패키지
KR19980034119A (ko) * 1996-11-05 1998-08-05 김광호 반도체 칩 적층형 패키지
KR19990034731A (ko) * 1997-10-30 1999-05-15 윤종용 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR20020057350A (ko) * 2001-01-04 2002-07-11 윤종용 듀얼 다이 패키지

Also Published As

Publication number Publication date
KR20020071197A (ko) 2002-09-12

Similar Documents

Publication Publication Date Title
US6331448B1 (en) Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and methods of designing and fabricating such leadframes
US7230323B2 (en) Ground-enhanced semiconductor package and lead frame for the same
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
US6853059B1 (en) Semiconductor package having improved adhesiveness and ground bonding
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
WO2004004005A1 (ja) 半導体装置およびその製造方法
US6495908B2 (en) Multi-chip semiconductor package
KR100734425B1 (ko) 변형 방지용 리드 프레임을 갖는 이중 칩 패키지
US20080157297A1 (en) Stress-Resistant Leadframe and Method
US6737737B1 (en) Semiconductor package with chip supporting member
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
JP3036339B2 (ja) 半導体装置
US20080038872A1 (en) Method of manufacturing semiconductor device
JP3305981B2 (ja) 半導体装置
JPH0437050A (ja) 樹脂封止型半導体装置
KR200295664Y1 (ko) 적층형반도체패키지
KR100191855B1 (ko) 센터 패드형 반도체 패키지와 그의 리드 프레임 구조
KR200286322Y1 (ko) 반도체패키지
KR20000040218A (ko) 멀티 칩 패키지
JPH05152495A (ja) 半導体装置
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
KR19980044244A (ko) 반도체 패키지의 구조
JPH05291473A (ja) 樹脂封止型半導体装置およびそれに用いるリードフレーム
JPH07193179A (ja) リードフレーム
KR19980030989U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee