JPH11354710A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11354710A
JPH11354710A JP10163994A JP16399498A JPH11354710A JP H11354710 A JPH11354710 A JP H11354710A JP 10163994 A JP10163994 A JP 10163994A JP 16399498 A JP16399498 A JP 16399498A JP H11354710 A JPH11354710 A JP H11354710A
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
bonding
bridge
bridging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10163994A
Other languages
English (en)
Other versions
JP3316450B2 (ja
Inventor
Akira Ochiai
公 落合
Makoto Tsubonoya
誠 坪野谷
Kazumi Onda
和美 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP16399498A priority Critical patent/JP3316450B2/ja
Publication of JPH11354710A publication Critical patent/JPH11354710A/ja
Application granted granted Critical
Publication of JP3316450B2 publication Critical patent/JP3316450B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 複数の半導体チップを電気的に接続した状態
で１パッケージ化したもので、ワイヤーボンディング時
の素子劣化を防止するものである。 【解決手段】 アイランド６０上に第１の半導体チップ
５０と第２の半導体チップ５１を固着し、この間に対応
するアイランド５４に開口部５６を設け、ブリッジ５７
を形成する。そしてブリッヂと半導体チップとの接続
は、半導体チップ側のボンディングパッドは、ボールボ
ンドで、ブリッヂ側は、スティチボンディングでワイヤ
ーボンドする。また橋絡部からのノイズの浸入を考え、
離間部８４の設置または絶縁性接着剤による固着を採用
しても良い。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プがアイランドに平面的に配列された半導体装置に関す
る。
【０００２】
【従来の技術】近年、モールド型半導体チップが高機能
に成っており、複数の半導体チップを１パッケージ化す
るものが開発されている。
【０００３】この技術として例えば、特開平５−１２１
６４５号公報の従来例がある。これは、図３に示すよう
に、第１の半導体チップ１および第２の半導体チップ２
が１つのリードフレームの１つのアイランド３に固着さ
れている。第１および第２の半導体チップ１，２のボン
ディングパッド４、５とリード６の先端が金属細線７に
より実現され、全体が樹脂で封止されている。そして第
１の半導体チップ１と第２の半導体チップとの間の接続
は、ボンディングパッド７、８の間を金属細線９により
接続されている。
【０００４】
【発明が解決しようとする課題】金属細線による電気的
接続は、一般にワイヤボンデイングにより実現され、一
端はボールボンデイング、他端はステッチボンディング
により実現されている。またステッチボンディングは、
金属細線をキャピラリーチップ（ボンディングツール）
で強く押さえ、力で引きちぎるため、ステッチボンディ
ング下の部分には直接キャピラリーチップがぶつかりス
トレスが加わる。リード６とボンディングパッド５との
間は、リード側をステッチボンディング、ボンディング
パッド側をボールボンデイングにすれば、半導体チップ
にはストレスが加わりにくいが、ボンディングパッド７
とボンディングパッド８との間は、どちらか一方は、必
ずステッチボンディングとなり、どちらか一方の半導体
チップのボンディングパッドにストレスが加わる。最近
は、ボンディングパッドの下に保護ダイオード等の半導
体素子が組み込まれるため、このストレスにより半導体
装置自身が不良になったり、ボンディングパッド下の半
導体素子が破壊してしまう問題があった。
【０００５】
【課題を解決するための手段】本発明は、前述の課題に
鑑みてなされ、第１に、第１のアイランドと第２のアイ
ランド間を橋渡しする２本の橋絡リードと、前記第１の
アイランド、前記第２のアイランドおよび橋絡リードと
で囲まれた領域に設けられ、電気的に分離されたボンデ
イング可能なブリッヂを設けることで、半導体チップ側
の接続はボールボンデイングで、前記ブリッヂ側の接続
はステッチボンディングで実現することができる。また
前記２本の橋絡リードはそれぞれプレス・カット等で第
１のアイランドと第２のアイランドを電気的に分離し、
第１の半導体チップのノイズが第２の半導体チップへ浸
入しないような構造を取っている。
【０００６】また前記ブリッヂを接着テープにより固定
し、この接着テープが設けられた領域に対応する橋絡リ
ードに前記切断分離を設けることで、この切断分離部と
ブリッヂの安定化を図っている。
【０００７】また前記第１の半導体チップおよび前記前
記第２の半導体チップを、絶縁性接着剤により固着する
ことで解決するものである。この接着剤（例えば体積抵
抗率１０の５乗程度）の使用で、チップとアイランドの
間のインピーダンスが高くなり、ノイズの伝搬を抑制す
ることができる。
【０００８】
【発明の実施の形態】以下に本発明の第１の実施の形態
を図１を参照しながら詳細に説明する。
【０００９】図中、５０、５１は第１と第２の半導体チ
ップを示している。第１と第２の半導体チップ５０、５
１のシリコン表面には、前工程において各種の能動、受
動回路素子が形成され、更にはチップの周辺部分に外部
接続用のボンディングパッド５２、５３が形成されてい
る。そのボンディングパッド５２、５３を被覆するよう
にシリコン窒化膜、シリコン酸化膜、ポリイミド系絶縁
膜などのパッシベーション皮膜が形成され、ボンディン
グパッド５２、５３の上部は、ボンデイング接続のため
に開口されている。
【００１０】第１の半導体チップ５０、５１はリードフ
レームのアイランド５４上に接着材（ここでは、半田や
銀ペースト等）によりダイボンドされ、半導体チップ５
０、５１表面のボンディングパッド５２、５３には、金
線等のボンディングワイヤ５５の一端がボールボンデイ
ングでワイヤボンドされており、ボンディングワイヤ５
５の他端は外部導出用のリードの先端部にステッチボン
ディングでワイヤボンドされている。
【００１１】一方、第１の半導体チップ５０と第２の半
導体チップ５１との接続は、以下の構成でなっている。
まず両半導体チップ５０、５１との間に対応するアイラ
ンド５４には、開口部５６が設けられ、この中には、必
要な本数だけアイランド状のブリッヂ５７が設けられて
いる。このブリッヂ５７は、ワイヤーボンディングが実
現できる導電手段で有れば良く、銅、Ａｌ等の金属板、
表面に導電材料が被着された絶縁基板等が考えられる。
【００１２】前文では、アイランド５４に開口部５４を
設けたと述べたが、第１のアイランド８０と第２のアイ
ランド８１とが２本の橋絡リード８２，８３で橋渡しさ
れ、アイランド８０，８１，橋絡リード８２，８３で囲
まれた領域が、前記開口部５６を構成しているとも言え
る。また後述するがそれぞれの橋絡部には離間部８４が
設けられている。
【００１３】本実施例では、リードフレーム形成時（プ
レスカットやエッチング）、アイランド５４と一体のブ
リッヂ５７、アイランドと一体の橋絡リード８２，８３
（ただし橋絡部に離間部８４が同時に形成される）を形
成しておき、図１のように接着テープ５８を貼った後
に、ブリッヂ５７をアイランド５４から切り離せばよ
い。接着テープ５８は、ブリッヂと離間部を構成する橋
絡リードを貼りつけることになる。
【００１４】本発明は、このブリッヂ５７とボンディン
グパッド５３との接続に於いて、半導体チップ５０、５
１側のボンディングパッド５３をボールボンデイングで
行い、ブリッヂ５７側をステッチボンディングで行うこ
とに特徴を有する。
【００１５】また必要により、第１の半導体チップと第
２の半導体チップに組み込まれる回路により、相互干渉
を生じる場合がある。例えば、第１の半導体チップ５０
から発生するノイズが第１のアイランド８０，橋絡リー
ド８２、第２のアイランド８１を介して第２の半導体チ
ップに浸入する場合は、ここにプレスカット等で離間部
８４を設けることで、このノイズの浸入を防止できる。
【００１６】金属細線によるワイヤボンデイングは、一
端はボールボンデイング、他端はステッチボンディング
により実現されている。特にステッチボンディングは、
金属細線をキャピラリーチップで強く押さえ、力で引き
ちぎるため、ステッチボンディング下の部分にはストレ
スが加わるが、ブリッヂ５７側をステッチボンディング
とし半導体チップ側をボールボンドとしたため、この半
導体チップのボンディングパッド下に加わるストレスを
抑制することができる。従ってボンディングパッド下の
半導体素子の劣化を抑制することができる。
【００１７】半導体チップ５０、５１、アイランド５４
の近傍まで延在される複数のリード５９の先端部、およ
びワイヤ５５を含む主要部は、一点鎖線の如くエポキシ
系の熱硬化樹脂５８でモールドされ、パッケージ化され
る。
【００１８】ここで一点鎖線で示す封止樹脂６０の外部
に導出されたリード５９は一端下方に曲げられている。
また半導体チップ５０、５１を搭載するアイランド５４
は、チップとリード５９のボンディングパッド面が実質
同一面となるように段付けが行われている。また支持リ
ード６１が封止樹脂６０から露出している部分は、カッ
トされている。
【００１９】続いて、第２の実施の形態について図２を
参照して説明する。ここで第２の半導体チップ５１は、
ＣＣＤからの信号を処理する第２のＩＣで、第１の半導
体チップ５０は、この第２のＩＣの出力を処理する映像
信号処理用の第１のＩＣである。また回路の関係上、第
２の半導体チップ５１は、そのサイズが第１の半導体チ
ップ５０よりも小さく形成され、アイランド５４Ａの右
側辺の一部から突出してている。
【００２０】従ってアイランド５４は、第１の半導体チ
ップ５０が搭載される第１のアイランド５４Ａと第２の
半導体チップ５１が搭載される第２のアイランド５４Ｂ
が一体となって形成されている。第１のアイランド５４
Ａには、左右の側辺に支持リード６１Ａ、６１Ｂが延在
されているが、支持リード６１Ａ、６１Ｂが対象に配置
されていないため、アイランド６１がトランスファーモ
ールドの際にネジレを発生する恐れがあるため、第２の
アイランド５４Ｂの右側辺に第３の支持リード６１Ｃを
配置した。この支持リード６１Ｃは、ほかの支持リード
と同様に封止樹脂６０から外部へ導出されても良いが、
外部へ導出されるリードの本数が考慮され封止樹脂６０
内で留まっている。従ってこの支持リード６１Ｃの固定
のために、接着テープ５８Ｂがほかのリード５９・・・
と一緒に貼り付けられている。また支持リード６１Ｃ
は、接着性が考慮され幅広部７０が形成され、支持リー
ドは、第１の実施の形態と同様に、アイランドが下方に
成るように折り曲げられるため、その作業をしやすいよ
うに第２のアイランド５４Ｂと幅広部７０との間は二股
に分けられ、支持リード自身を細く形成している。図面
で示す斜線部は、プレスによりアイランドを下方に折り
曲げられる部分である。
【００２１】また開口部５６は、第１の実施の形態同
様、第１の半導体チップと第２の半導体チップの間に設
けられればよい。従って第１のアイランド５４Ａ側でも
良いが、効率を考えどちらかと言えば、第２のアイラン
ド５４Ｂ側に設けられている。しかもブリッヂ５７を固
定するために接着テープ５８Ａが貼られている。
【００２２】本発明は、前述の実施の形態同様、このブ
リッヂ５７とボンディングパッド５３との接続に於い
て、半導体チップ５０、５１側のボンディングパッド５
３をボールボンデイングで行い、ブリッヂ５７側をステ
ッチボンディングで行うことに特徴を有する。
【００２３】また接着テープ５８Ａは、前実施の形態と
同様に、ブリッヂや離間部を有する橋絡リードを支持し
ている。従って離間部により、一方の半導体チップから
発生するノイズが、橋絡リードを介して他方の半導体チ
ップへ入るのを防止することができる。
【００２４】特に、ノイズ伝搬の原因が、半導体チップ
を固着する接着剤にあることが判った。つまり銀入りの
接着剤（銀ペースト）を採用すると、ノイズがペース
ト、アイランドを介して他方のチップに伝搬することが
判った。
【００２５】例えば一方の半導体チップがＩＩＬによる
ディジタルオートバランス回路内蔵で、１〜８Ｈｚの動
作クロックを持ち、他方の半導体チップは、Ｃ−ＭＯＳ
ロジックによるディジタルディレイライン内蔵で、数１
００〜数ＭＨｚの動作クロックを有した場合、ディレイ
ラインで発生する動作クロックノイズがオートバランス
回路の動作クロックに混入し、動作速度が速くなる等の
異常動作が発生した。
【００２６】しかし前記離間部８４の設置またはインピ
ーダンスの高い絶縁性接着剤によるチップの固着で、こ
れらの問題が解決された。この絶縁性接着剤は、片方の
半導体チップに採用しても良いが、プロセス上両者に採
用しても良い。
【００２７】
【発明の効果】以上に説明した通り、本発明によれば、
第１に、２つの半導体チップの間に位置するアイランド
に開口部を設け、この開口部にブリッヂを設け、半導体
チップ側の接続はボールボンデイングで、前記ブリッヂ
側の接続はステッチボンディングで金属細線をワイヤー
ボンディングする事で、ボンディングパッド下の半導体
素子の劣化を防止することができる。
【００２８】しかもチップとチップの接続は、１本の金
属細線から２本の金属細線に分割したため、ボンデイン
グの際にこの金属細線の高さを低くすることができる。
従って、封止樹脂の厚みを薄くすることもできる。
【００２９】また橋絡リードの設置または絶縁性接着剤
の使用で、一方のチップから他方へのチップへのノイズ
の浸入を抑制することができる。
【００３０】また、ブリッヂを、リードフレームの形成
時に同時に形成するため、ブリッヂを簡単にプレスで分
離でき、また接着テープによりブリッヂを固定できるた
め、良好なワイヤーボンディングが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を説明するための半
導体装置の平面図である。
【図２】本発明の第２の実施の形態を説明するための半
導体装置の平面図である。
【図３】従来例の半導体装置を説明するための断面図で
ある。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップの固着領域を有する
    第１のアイランドおよび第２の半導体チップの固着領域
    を有する第２のアイランドと、 前記第１のアイランドと前記第２のアイランド間を橋渡
    しする２本の橋絡リードと、 前記第１のアイランド、前記第２のアイランドの周辺に
    延在された複数のリードと、 前記第１のアイランドに固着された第１の半導体チップ
    および前記第２のアイランド固着された第２の半導体チ
    ップと、 前記第１の半導体チップおよび第２の半導体チップと前
    記リードを電気的に接続する第１の金属細線と、 前記第１のアイランド、前記第２のアイランドおよび前
    記橋絡リードとで囲まれた領域に設けられ、電気的に分
    離されたボンデイング可能なブリッヂと、 前記半導体チップと前記ブリッジとの間に設けられ、半
    導体チップ側の接続はボールボンデイングで、前記ブリ
    ッヂ側の接続はステッチボンディングで実現される第２
    の金属細線とを有し、 前記第１のアイランドと前記第２のアイランドとを電気
    的に分離するため、前記２本の橋絡リードはそれぞれ分
    離されていることを特徴とした半導体装置。
  2. 【請求項２】 前記橋絡リードの分離は、切断により離
    間されて成る請求項１記載の半導体装置。
  3. 【請求項３】 前記ブリッヂは、接着テープにより固定
    され、この接着テープが設けられた領域に対応する橋絡
    リードに前記切断分離が設けられる請求項２記載の半導
    体装置。
  4. 【請求項４】 第１の半導体チップの固着領域を有する
    第１のアイランドおよび第２の半導体チップの固着領域
    を有する第２のアイランドと、 前記第１のアイランドと前記第２のアイランド間を橋渡
    しする２本の橋絡リードと、 前記第１のアイランド、前記第２のアイランドの周辺に
    延在された複数のリードと、 前記第１のアイランドに固着された第１の半導体チップ
    および前記第２のアイランド固着された第２の半導体チ
    ップと、 前記第１の半導体チップおよび第２の半導体チップと前
    記リードを電気的に接続する第１の金属細線と、 前記第１のアイランド、前記第２のアイランドおよび前
    記橋絡リードとで囲まれた領域に設けられ、電気的に分
    離されたボンデイング可能なブリッヂと、 前記半導体チップと前記ブリッジとの間に設けられ、半
    導体チップ側の接続はボールボンデイングで、前記ブリ
    ッヂ側の接続はステッチボンディングで実現される第２
    の金属細線とを有し、 前記第１の半導体チップおよび前記前記第２の半導体チ
    ップは、絶縁性接着剤により固着されることを特徴とし
    た半導体装置。
JP16399498A 1998-06-11 1998-06-11 半導体装置 Expired - Fee Related JP3316450B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16399498A JP3316450B2 (ja) 1998-06-11 1998-06-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16399498A JP3316450B2 (ja) 1998-06-11 1998-06-11 半導体装置

Publications (2)

Publication Number Publication Date
JPH11354710A true JPH11354710A (ja) 1999-12-24
JP3316450B2 JP3316450B2 (ja) 2002-08-19

Family

ID=15784748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16399498A Expired - Fee Related JP3316450B2 (ja) 1998-06-11 1998-06-11 半導体装置

Country Status (1)

Country Link
JP (1) JP3316450B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567225B1 (ko) * 2001-07-10 2006-04-04 삼성전자주식회사 칩 패드가 셀 영역 위에 형성된 집적회로 칩과 그 제조방법 및 멀티 칩 패키지
JP2006313876A (ja) * 2005-04-04 2006-11-16 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
KR100970074B1 (ko) 2007-11-14 2010-07-16 산요덴키가부시키가이샤 반도체 모듈 및 촬상 장치
KR100984205B1 (ko) 2007-11-14 2010-09-28 산요 세미컨덕터 컴퍼니 리미티드 반도체 모듈 및 촬상 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567225B1 (ko) * 2001-07-10 2006-04-04 삼성전자주식회사 칩 패드가 셀 영역 위에 형성된 집적회로 칩과 그 제조방법 및 멀티 칩 패키지
JP2006313876A (ja) * 2005-04-04 2006-11-16 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置
JP2008078445A (ja) * 2006-09-22 2008-04-03 Yamaha Corp リードフレーム
KR100970074B1 (ko) 2007-11-14 2010-07-16 산요덴키가부시키가이샤 반도체 모듈 및 촬상 장치
KR100984205B1 (ko) 2007-11-14 2010-09-28 산요 세미컨덕터 컴퍼니 리미티드 반도체 모듈 및 촬상 장치

Also Published As

Publication number Publication date
JP3316450B2 (ja) 2002-08-19

Similar Documents

Publication Publication Date Title
US5357139A (en) Plastic encapsulated semiconductor device and lead frame
JPH08116016A (ja) リードフレーム及び半導体装置
JP2001313363A (ja) 樹脂封止型半導体装置
JPH06105721B2 (ja) 半導体装置
EP0710982B1 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
US20100140786A1 (en) Semiconductor power module package having external bonding area
US20230402350A1 (en) Concealed gate terminal semiconductor packages and related methods
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US6576988B2 (en) Semiconductor package
JP3316450B2 (ja) 半導体装置
US6339253B1 (en) Semiconductor package
US20070278659A1 (en) Semiconductor package substrate and semiconductor package having the same
JP2004349397A (ja) 半導体装置およびそれに用いられるリードフレーム
JP3702152B2 (ja) 半導体装置
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JPH10335366A (ja) 半導体装置
JP3203209B2 (ja) 半導体装置
US7009304B2 (en) Resin-sealed semiconductor device
JP2005327967A (ja) 半導体装置
JP2539763B2 (ja) 半導体装置の実装方法
JPH08279575A (ja) 半導体パッケージ
JPH09172033A (ja) 半導体装置およびその製造方法
US20230317567A1 (en) Leadframe
JP4275109B2 (ja) 半導体装置
JP3406147B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080607

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090607

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100607

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110607

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120607

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130607

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees