TWI559480B - 藉由使用內部堆疊模組的可堆疊封裝 - Google Patents

藉由使用內部堆疊模組的可堆疊封裝 Download PDF

Info

Publication number
TWI559480B
TWI559480B TW100131667A TW100131667A TWI559480B TW I559480 B TWI559480 B TW I559480B TW 100131667 A TW100131667 A TW 100131667A TW 100131667 A TW100131667 A TW 100131667A TW I559480 B TWI559480 B TW I559480B
Authority
TW
Taiwan
Prior art keywords
semiconductor die
semiconductor
ism
platform
dsm
Prior art date
Application number
TW100131667A
Other languages
English (en)
Other versions
TW201232730A (en
Inventor
楊瓊音
林中斌
姜悾緹
金楊秋
Original Assignee
史達晶片有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/882,748 external-priority patent/US20110024890A1/en
Application filed by 史達晶片有限公司 filed Critical 史達晶片有限公司
Publication of TW201232730A publication Critical patent/TW201232730A/zh
Application granted granted Critical
Publication of TWI559480B publication Critical patent/TWI559480B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

藉由使用內部堆疊模組的可堆疊封裝
本發明一般係關於半導體元件，且更特別地係關於一種使用用於內部堆疊模組之雙面塑模的半導體封裝。
國內優先權主張
本發明是2007年6月29日由JoungIn Yang等人提中美國申請案號11/771,086，發明名稱為「藉由使用內部堆疊模組的可堆疊封裝」的部份接續案。
在現代電子產品中半導體元件隨處可見。半導體元件隨電性構件的數目和密度變化。離散的半導體元件一般含有一種電性構件，諸如，發光二極體(LED)、小信號電晶體、電阻器、電容器、電感器、以及功率型金屬氧化物半導體場效電晶體(MOSFET)。積體半導體元件典型上含有數百到數百萬個電性構件。積體半導體元件的範例包括微控制器、微處理器、電荷耦合元件(CCD)、太陽能電池、以及數位微鏡元件(DMD)。
半導體元件實行很廣泛的功能，諸如：信號處理、高速計算、傳輸及接收電磁信號、控制電子元件、將太陽光轉成電力、以及替電視顯示器建立視覺投影。半導體元件見於各種娛樂、通信、電力轉換、網路、電腦、以及消費性產品的領域中。半導體元件也於軍事、航空、汽車、工業控制器以及辦公室設備中發現。
半導體元件利用了半導體材料的電性性質。半導體材料的原子結構藉由電場的施加或基極電流的施加或透過摻雜的過程使得其導電度得以操縱。摻雜將雜質引進半導體材料內來操縱並控制半導體元件的導電度。
半導體元件包含主動及被動的電性結構。包括雙極電晶體及場效電晶體的主動結構係控制電流的流動。藉由改變摻雜的程度以及電場或基極電流的施加，電晶體係促進或限制電流的流動。包含電阻器、電容器、電感器的被動結構係建立實施各種電性的功能所必需的電壓及電流的關係。被動及主動結構係經電性連接以形成電路，該電路使得半導體元件能夠實施高速計算及其它有效的功能。
半導體元件一般係使用二個複雜的製造過程來製造，也就是前端製造以及後端製造，其每一者可能牽涉數百個步驟。前端製造牽涉半導體晶圓表面上複數個晶粒的形成。每一個晶粒典型上係完全相同的且含有由電性連接主動及被動構件形成的電路。後端製造牽涉從已完成的晶圓單粒化出個別的晶粒，並將晶粒封裝以提供結構上的支撐和環境的隔絕。
該封裝具有外部金屬接點以傳送電信號到該晶粒及從該晶粒傳送出信號。該晶粒具有數個接合墊，其藉由引線接合被連接到封裝的外部接點。引線接合係提供一在該晶粒的作用表面與在一引線框上的接合地點或是在該基板上的接合手指之間的電性互連，其係依次提供連接性至該半導體封裝外部的其他電路系統。
半導體製造的一個目標係生產較小的半導體元件。較小的元件典型上消耗較少的電力、具有較高的效能、以及可以更有效率生產出。此外，較小的半導體元件具有較小的佔位面積(footprint)，其對於較小的終端產品是所想要的。一較小的晶粒尺寸可藉由前端製程改善而造成具有較小、較高密度的主動和被動構件的晶粒來達成。後端製程可藉由在電性互連結以及封裝材料上的改良以造成具有較小佔位面積的半導體元件封裝。很多封裝方法已使用多重積體電路晶粒或封裝內封裝(package-in-package，PiP)結構。其他方法係使用封裝級堆疊或是封裝上封裝(package-on-package，PoP)配置。該等二個方法係牽涉到二個或更多元件或是封裝於一封裝內的堆疊。
圖1例示一已知PiP結構。半導體晶粒12係用晶粒附接黏著劑16而附接到基板14。接合引線18係電性連接在半導體晶粒12上的接合墊與凸塊20間以傳送電信號到封裝及從封裝傳送出信號。同樣地，半導體晶粒22係被附接至具有晶粒附接黏著劑26的基板24。接合引線28係電性連接在半導體晶粒22上的接合墊與凸塊20間以傳送電信號到封裝及從封裝傳送出信號。一囊封劑32係密封半導體晶粒22來形成內部堆疊模組(ISM)34。一仿真間隔片(dummy spacer)30係分開半導體晶粒12以及ISM 34，且係提供用於該封裝的結構性支撐。黏著劑38係將仿真間隔片30固定至半導體晶粒12以及ISM 34。圖2顯示一具有封裝測試墊42的ISM以及接合指狀墊的44俯視圖。
對於具有更多功能的半導體晶粒有不斷增加的需求。該半導體封裝係必須能夠容納更多半導體元件，亦即，於該封裝內係具有較高的元件封裝密度。前述的仿真間隔片係需要大量的空間並且在該封裝之頂部空間(headroom)上有所要求。該仿真間隔片係減少可用於半導體元件的空間，且因此係減少該PiP結構的封裝密度。
考量到該一直在增加的需要以節省成本及改善效率，其存在對於一積體電路(IC)封裝至封裝(package-to-package)堆疊系統的需求，其中該系統係提供低成本製造、經改善的產量、降低該封裝尺寸與維度、增加半導體元件封裝密度、以及提供用於該半導體晶粒之有彈性的堆疊以及積體組態。
因此，在一實施例中，一種半導體封裝包括一基板、一第一半導體晶粒、一第一雙面塑模(DSM)內部可堆疊模組(ISM)、一第一電性接點、以及一第二電性接點。該基板具有複數個凸塊，且該第一半導體晶粒係安裝在該基板上。該第一DSM ISM透過一第一黏著劑與該第一半導體晶粒實體接觸，以減少該半導體封裝的高度。該第一DSM ISM包含一塑模化合物、一被置放於該塑模化合物內的第二半導體晶粒、一被置放於該塑模化合物內的第三半導體晶粒、以及一被置放於該第二半導體晶粒與該第三半導體晶粒間且延伸超越該塑模化合物的平台。該第二半導體晶粒係透過形成於該平台的導電線路被電性連接到該第三半導體晶粒。該第一電性接點將該第一半導體晶粒連接到該等複數個凸塊之一第一者。該第二電性接點將該平台連接到該等複數個凸塊之一第二者，其中該第二電性接點是一凸塊。
在另一個實施例中，一種半導體封裝包括一基板、一安裝到該基板的第一半導體晶粒、一第一雙面塑模(DSM)內部可堆疊模組(ISM)、一第二DSM ISM、一耦合於該第一半導體晶粒與該基板之間的第一電性連接、以及一第二電性連接。該第一DSM ISM透過一第一黏著劑與該第一半導體晶粒實體接觸，以減少該半導體封裝的高度。該第一DSM ISM包含一塑模化合物、一被置放於該塑模化合物內的第二半導體晶粒、一被置放於該塑模化合物內的第三半導體晶粒、以及一被置放於該第二半導體晶粒與該第三半導體晶粒間且延伸超越該塑模化合物的平台。該第二DSM ISM透過一第二黏著劑與該第一DSM ISM實體接觸，並且包含被置放在該第二DSM ISM內的第四及第五的半導體晶粒。該第二電性連接係耦合於該平台與該基板之間。
在另一個實施例中，一種半導體封裝包括一基板、一安裝到該基板的第一半導體晶粒、一透過一第一黏著劑與該第一半導體晶粒實體接觸的第一雙面塑模(DSM)內部可堆疊模組(ISM)，以減少該半導體封裝的高度。該半導體封裝進一步包括透過一第二黏著劑與該第一DSM ISM實體接觸的一第二DSM ISM，該第二DSM ISM包含被置放於其中的第四及第五半導體晶粒。該半導體封裝進一步包括一耦合於第一半導體晶粒及基板之間的第一電性連接，以及耦合於第一DSM ISM及基板之間的第二電性連接。
根據另一實施例，一種半導體封裝包括一基板、一安裝到該基板的第一半導體晶粒、一第一雙面塑模(DSM)內部可堆疊模組(ISM)，該DSM ISM透過一第一黏著劑直接地接合到該第一半導體晶粒。該第一DSM ISM包含一第一塑模化合物，以及一被置放到該第一塑模化合物中的第二半導體晶粒。該半導體封裝進一步包括一耦合到該第一半導體晶粒及該基板間的第一電性連接，以及一耦合到該第一DSM ISM及該基板間的第二電性連接。
一或更多範例實施例係相關於圖式及下列說明來描述，其中相同的元件符號係代表相同或是類似的元件。該等實施例係以達成本發明目標的最佳模式方式來敘述。然而，熟習本項技術人士將理解到，打算包括可被包含於本發明之精神與範疇內的替代例、修改例、以及對等例，其中本發明之精神與範疇係由該等下述揭示內容與圖式所支持的該等後附申請專利範圍以及其對等例來定義。
本文所使用之「水平」一詞係一平行於外部引線的平面或表面，不論他們的方向為何。「垂直」一詞係指垂直於剛才定義的水平之方向。諸如「上」、「上面」、「下面」、「底」、「頂」、「側」(如在「側壁」中)、「較高」、「下部」、「上部」、「上方」、以及「下方」的詞語係針對該水平面而被定義。「處理」一詞係包含如在形成一所述結構上所需之材料或是光阻材料、圖案化、曝光、顯影、蝕刻、洗淨、及/或該材料或是該光阻材料的移除。
半導體元件一般使用二複雜製造過程來製造：前端製造以及後端製造。前端製造牽涉半導體晶圓表面上複數個晶粒的形成。晶圓上的每一晶粒包含主動和被動的電性構件，其係經電性連接以形成功能性的電性電路。主動電性構件，諸如電晶體及二極體，具有控制電流流動的能力。被動電性構件，諸如電容器、電感器、電阻器、及變壓器，係建立實施電性電路功能所必須的電壓及電流的關係。
被動及主動構件係藉由包含摻雜、沉積、光微影、蝕刻、和平坦化等一系列製程步驟形成於該半導體晶圓的表面上。藉由諸如離子植入或熱擴散的技術，摻雜得以將雜質引進半導體材料中。該摻雜製程係修改主動元件中的半導體材料的導電度，其係轉換該半導體材料成為絕緣體、導體、或是響應於一電場或基極電流來動態地改變該半導體材料的導電度。電晶體係包含具有不同類型及程度的摻雜的區域，該些區域係以使得該電晶體在電場或基極電流的施加時提升或限制電流的流動所必要的來加以配置。
具有不同電性性質的材料層係形成主動和被動構件。該等層可藉由各式各樣的沉積技術來形成，該沉積技術部分是由沉積的材料類型來決定的。例如，薄膜沉積可能牽涉到化學氣相沉積(CVD)、物理氣相沉積(PVD)、電解電鍍法以及無電電鍍法。一般而言，每一層係被圖案化以形成主動構件、被動構件或是在構件之間的電性連接。
該等層可利用光微影而被圖案化，該光微影牽涉在該層上的光敏感材料的沉積而得以被圖案化。一圖案係利用光從一光罩轉印至光阻。該光阻圖案遭受到光的部分係利用一溶劑來移除，露出下面待被圖案化的層的部分。該光阻的剩餘部分係被移除，留下一圖案化的層。或者是，某些類型的材料係藉由利用諸如無電電鍍法及電解電鍍法的技術來直接將該材料沉積到該些區域或是沉積到由一先前的沉積/蝕刻製程所形成的空孔中而被圖案化。
沉積一材料薄膜於一現存的圖案上可以擴大底下的圖案並建立一非均勻平坦的表面。一均勻平坦的表面是產生較小且更緊密聚集的主動及被動構件所需的。平坦化可被利用來從晶圓的表面移除材料並且產生一均勻平坦的表面。平坦化係牽涉到利用一拋光墊來拋光晶圓的表面。一研磨劑材料及腐蝕性化學品係在拋光期間被加到晶圓的表面。該研磨劑的機械性作用以及該化學品的腐蝕性作用的組合係移除任何不規則的表面構形(topography)，產生一均勻平坦的表面。
後端製造係指切割或單粒化已完成的晶圓成個別的晶粒，並接著封裝用於結構性支撐和環境隔絕的晶粒。為了單粒化該晶粒，晶圓係沿著該晶圓的非功能區域(稱為鋸切道或劃線)來被劃線且截斷。該晶圓係利用一雷射切割工具或鋸刀而被單粒化。在單粒化之後，該個別的晶粒係被安裝到一封裝基板，該封裝基板係包含用於和其它系統構件互連的接腳或接觸墊。形成在半導體晶粒之上的接觸墊係接著連接到該封裝內的接觸墊。該些電連接可以利用銲料凸塊、柱形凸塊、導電膏、或是引線接合來做成。囊封劑或是其他塑模化合物會被沉積到該封裝上以提供實體支撐及電性隔絕。該完成的封裝係接著被插入一電性系統中，並且使得該半導體元件的功能為可供其它系統構件利用的。
圖3例示具有一晶片載體基板的電子元件50或是具有複數個的印刷電路板(PCB)，該半導體封裝係安裝到其表面。電子元件50可具有半導體封裝之一類型或多種類型，取決於應用方式。電子元件可以是獨立式系統，該獨立式系統使用半導體封裝來執行一或更多電性功能。或者，電子元件50可以是一較大系統之子構件。舉例而言，電子元件50可以是行動電話、個人數位助理(PDA)、數位視訊攝影機(DVC)、或是其它電子通訊元件的一部份。或者是，電子元件50可以是一可插入電腦中之顯示卡、網路介面卡或其它信號處理卡。半導體封裝可包含微處理器、記憶體、特殊積體電路應用(ANIC)、邏輯電路、類比電路、RF電路、離散元件、或其他半導體晶粒或電性構件。小型化及重量減輕是這些產品能夠被市場接受所不可少的。在半導體元件間的距離必須縮短以達到更高的密度。
在圖3中，PCB 52提供一般的基板，其用於結構性支撐以及安裝於該PCB上的半導體封裝的電性互連。導電的信號線路54係利用蒸鍍、電解電鍍法、無電電鍍法、網版印刷、或其它合宜的金屬沉積法而被形成在PCB 52的一表面之上或是在層內。信號線路54提供在半導體封裝、安裝的構件、以及其它外部的系統構件的每一個之間的電通訊。線路54亦提供電源及接地連接給每個半導體封裝。
在一些實施例中，半導體元件具有二封裝層級。第一層級的封裝是一種用於將半導體晶粒機械及電性地附接至一中間載體的技術。第二層級的封裝係牽涉到將該中間載體機械及電性地附接至PCB。在其它實施例中，一半導體元件可以只有該第一層級的封裝，其中晶粒是直接機械及電性地安裝到PCB上。
為了例示的目的，許多第一層級封裝的類型，包括引線接合封裝56及覆晶58，其係被顯示於PCB 52上。此外，包含球狀柵格陣列(BGA)60、凸塊晶片載體(BCC)62、雙排型封裝(DIP)64、平台柵格陣列(LGA)66、多晶片模組(MCM)68、四邊扁平無引腳封裝(QFN)70及四邊扁平封裝72之數種類型的第二層級的封裝係被展示安裝在PCB 52上。視系統需求而定，以第一及第二層級的封裝類型的任意組合來組態的半導體封裝的任何組合及其它電子構件可連接到PCB 52。在某些實施例中，電子元件50包含單一附接的半導體封裝，而其它實施例需要多個互連的封裝。藉由在單一基板之上組合一或多個半導體封裝，製造商可將預製的構件納入電子元件及系統中。由於半導體封裝包括複雜的功能，因此可使用較便宜構件及流線化製程來製造電子元件。所產生的元件不太可能發生故障且製造費用較低，從而降低消費者成本。
圖4a-4c例示安裝到圖3中的PCB的代表半導體封裝的進一步細節。圖4a例示安裝在PCB 52上的DIP 64之進一步的細節。半導體晶粒74係包括一含有類比或數位電路的作用區域，該些類比或數位電路係被實施為形成在晶粒內之主動元件、被動元件、導電層及介電層，並且根據該晶粒的電設計而電性互連。例如，該電路可包含形成在半導體晶粒74的作用區域內之一或多個電晶體、二極體、電感器、電容器、電阻器、以及其它電路元件。接觸墊76是一或多個層的導電材料，例如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)，並且電連接到形成在半導體晶粒74內之電路元件。在DIP 64的組裝期間，半導體晶粒74係利用一金矽共晶層或諸如熱環氧樹脂的黏著劑材料而被安裝至一中間載體78。封裝主體係包含一種諸如聚合物或陶瓷的絕緣封裝材料。導線80及引線接合82係在半導體晶粒74及PCB 52之間提供電性互連。囊封劑84係為了環境保護而沉積在該封裝之上以防止濕氣及微粒進入該封裝且污染晶粒74或引線接合82。
圖4b例示安裝於PCB 52上的BCC 62的進一步細節。半導體晶粒88係利用一種底膠填充(underfill)或是環氧樹脂黏著材料92而被安裝在載體90之上。引線接合94係在接觸墊96及98之間提供第一層級的封裝互連。塑模化合物或囊封劑100係沉積在半導體晶粒88及引線接合94之上以提供實體支撐及電性隔離給該元件。接觸墊102係利用一諸如電解電鍍法或無電電鍍法之合宜的金屬沉積法而被形成在PCB 52的一表面之上以避免氧化。接觸墊102經電性連接到一或更多在PCB 52中的導電信號線路54。凸塊104係形成在BCC 62的接觸墊98以及PCB 52的接觸墊102之間。
在圖4c中，半導體晶粒58用一覆晶型的第一層級封裝被面向下地安裝到中間載體106。半導體晶粒58的作用區域108係包含類比或數位電路，該些類比或數位電路係被實施為根據該晶粒的電設計所形成的主動元件、被動元件、導電層及介電層。例如，該電路可包含一或多個電晶體、二極體、電感器、電容器、電阻器以及作用區域108內之其它電路元件。半導體晶粒58係透過凸塊110電性及機械地連接到載體106。
BGA 60係使用凸塊112電性地及機械地連接到具有一4BGA型的第二層級封裝的PCB 52。半導體晶粒58係透過凸塊110、信號線114及凸塊112電連接到PCB 52中的導電信號線路54。一種塑模化合物或囊封劑116係沉積在半導體晶粒58及載體106之上以提供實體支撐及電性隔離給該元件。該覆晶半導體元件係提供從半導體晶粒58上的主動元件到PCB 52上的導電跡線之短的導電路徑，以便縮短信號傳遞距離、降低電容以及改善整體電路效能。在另一實施例中，半導體晶粒58可在無中間載體106的情況下，利用覆晶型第一層級的封裝直接機械及電性地連接到PCB 52。
圖5a-5c例示具有複數個由鋸切道126隔開的半導體晶粒124的半導體晶圓120。圖5a顯示一具有一基底基板材料122(諸如：矽、鍺、砷化鎵、磷化銦、或碳化矽)的半導體晶圓120以作為結構性支撐。如上所述，複數個半導體晶粒或構件124係形成在晶圓120上且藉由如上所述的鋸切道126分開。
圖5b顯示半導體晶圓120之一部分的剖面圖。每一個半導體晶粒124包括一背表面128及一作用表面130，該作用表面包含實施作為主動元件、被動元件、導電層、及在該晶粒內形成的介電層之類比或數位電路，並且根據該晶粒的電性設計被電性互連著。例如，該電路可包含一或多個電晶體、二極體以及其它形成在作用表面130內之電路元件以實施類比電路或數位電路，例如數位信號處理器(DSP)、ASIC、記憶體或是其它信號處理電路。半導體晶粒124也可包含積體被動元件(IPD)，諸如電感器、電容器、及電阻器，以用來RF信號處理。
一電性導電層132利用PVD、CVD、電解電鍍法、無電電鍍法或其他合宜的金屬沉積法形成於作用表面130上。導電層132可以是一或多個層的Al、Cu、Sn、Ni、Au、Ag、或是其它合宜的導電材料。導電層132操作成電性連接到作用表面130上的電路的接觸墊。凸塊134形成於接觸墊132上。在一實施例中，半導體晶粒124係一覆晶類型的半導體晶粒。
在圖5c中，半導體晶圓120係利用鋸刀或雷射切割工具136透過鋸切道126被單粒化成個別的半導體晶粒124。每一個半導體晶粒124都具有形成於接觸墊132上的凸塊134。
圖6a-6b分別例示一具有接合指狀墊46及封裝測試墊48的雙面塑模(DSM)ISM的俯視圖與仰視圖。如圖6a所示，該接合指狀墊46係被置放於該DSM ISM頂部上的周邊附近。如圖6b所示，該封裝測試墊48係在該DSM ISM的底部上的周邊附近以雙列的組態被置放著。
圖7a-7d例示用於形成一第一DSM ISM 150的範例製程的剖面圖。以下將會以更細節的方式揭露，該DSM ISM 150可被使用成各種不同半導體封裝的構件。
參考圖7a，一平台138係被提供。在一些實施例中，平台138可為由一基底基板材料(諸如：矽、鍺、砷化鎵、磷化銦、或碳化矽)組成的基板以作為結構性支撐。或者，平台138可為一印刷電路板(PCB)。
平台138包含通過該平台運行的金屬線路140。金屬線路140可為由一或多種的導電材料Al、Cu、Sn、Ni、鎳釩(NiV)、Au、Ag、鈦(Ti)、鎢(W)、或其他合宜的電性導電材料所組成。金屬線路140可包含被置放該平台138的表面上的導電層(未顯示)、在該平台內實質垂直配置的導電穿孔、以及在該平台內部實質垂直配置的導電重分配層(RDL)。
該平台138的表面上的導電層及在該平台內被置放的RDL可利用電解電鍍法、無電電鍍法、濺鍍、PVD、CVD、或其他合宜的金屬沉積法被圖案化及被沉積。被置放於平台內的導電穿孔可使用雷射鑽孔、DRIE蝕刻、或其他具有典型IR對準的蝕刻製程透過該平台138以形成直通矽晶穿孔(TSV)。然後該等TSV接著以Al、Cu、Sn、Ni、NiV、Au、Ag、Ti、W、或其他合宜的電性導電材料，使用PVD、CVD、電解電鍍法、無電電鍍法、或其他合宜的金屬沉積方法來充填。或者，複數個柱形凸塊或銲料球可形成於該等TSV內。因此，該金屬線路140提供從該平台138的一側到另一側的電性路徑，且可將被置放於該平台138的一側上的構件電性連接到被置放於該平台的另一側、即相反側上的構件。
圖7b例示施加一黏著層142(諸如，熱環氧樹脂)到該平台138的兩側的子製程。該黏著層142的厚度為求清晰而可能被誇大。接著在圖7c中，半導體晶粒144及146被提供，且該半導體晶粒的作用表面利用該黏著層142分別被附接到該平台138的頂部及底部。在一些實施例中，半導體晶粒144及146可為記憶體元件。
雖然在圖7c中沒有顯示，但是半導體晶粒144、146也包含導電墊及凸塊，其類似形成於圖5a-c中的半導體晶粒124作用表面上的導電墊132及凸塊134。以此方式，形成於該半導體晶粒144、146作用表面上的類比及/或數位電路可被電性耦合到被置放於平台138上的金屬線路140。該半導體晶粒144、146也可藉由該金屬線路140互相電性耦合。
接著如圖7d例示，一塑模化合物148被形成以部分地封閉該平台138並且封閉該黏著層142及該半導體晶粒144、146。該塑模化合物148形成於該平台138周圍，使得該平台在該塑模化合物的該側處突出某種程度。如圖所示，塑模化合物148較佳地覆蓋及保護包含金屬線路140的平台138的區域，但其應體認出，該平台138周邊表面上的金屬線路140的部分可不被該塑模化合物148覆蓋，為的是便於後續的電性互連處理。
塑模化合物148包含具有低損耗正切且匹配的熱膨脹係數(CTE)的高電阻性材料，諸如聚合物(樹脂)基質複合材料。例如，該損耗正切在射頻的頻率時小於0.01。該塑模化合物148可利用膏狀印刷、壓縮塑模、轉移塑模、液狀囊封劑塑模、真空疊層、旋轉塗佈、或其他合宜施加器被置放到半導體晶粒144、146、平台138、黏著層142的周圍。在一實施例中，塑模化合物148利用薄膜輔助的塑模製程來沉積。
塑模化合物148可能是聚合物合成材料，諸如具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯、或是具有適當充填物的聚合物。塑模化合物148可選擇地予以研磨或蝕刻到想要的厚度。取決於應用方式，在塑模化合物148研磨之後，半導體晶粒144的頂表面及/或半導體晶粒146的底表面可替換地暴露出。塑模化合物148係一非導電性且環境地保護該半導體晶粒144免於外部元素和污染物。
圖8a-8d例示用於形成一第二DSM ISM 156的範例製程的剖面圖。以下將會以更細節的方式揭露，該DSM ISM 156可被使用成各種不同半導體封裝的構件。
參考圖8a，一平台138係被提供。在一些實施例中，平台138可為由一基底基板材料(諸如：矽、鍺、砷化鎵、磷化銦、或碳化矽)組成的基板以作為結構性支撐。或者，平台138可為一印刷電路板(PCB)。
平台138包含通過該平台運行的金屬線路140。金屬線路140可為由一或多種的導電材料Al、Cu、Sn、Ni、NiV、Au、Ag、Ti、W、或其他合宜的電性導電材料所組成。金屬線路140可包含被置放該平台138的表面上的導電層(未顯示)、在該平台內實質垂直配置的導電穿孔、以及在該平台內部實質垂直配置的導電重分配層(RDL)。
該平台138的表面上的導電層及在該平台內被置放的RDL可利用電解電鍍法、無電電鍍法、濺鍍、PVD、CVD、或其他合宜的金屬沉積法被圖案化及被沉積。被置放於平台138內的導電穿孔可使用雷射鑽孔、DRIE蝕刻、或其他具有典型IR對準的蝕刻製程透過該平台138以形成直通矽晶穿孔(TSV)。然後該等TSV接著以Al、Cu、Sn、Ni、NiV、Au、Ag、Ti、W、或其他合宜的電性導電材料，使用PVD、CVD、電解電鍍法、無電電鍍法、或其他合宜的金屬沉積方法來充填。或者，複數個柱形凸塊或銲料凸塊可形成於該等TSV內。因此，該金屬線路140提供從該平台138的一側到另一側的電性路徑，且可將被置放於該平台138的一側上的構件電性連接到被置放於該平台的另一側、即相反側上的構件。
圖8b例示施加一黏著層142(諸如，熱環氧樹脂)到該平台138的兩側的子製程。該黏著層142的厚度為求清晰而可能被誇大。接著在圖8c中，半導體晶粒144及146被提供，且該半導體晶粒的作用表面利用該黏著層142分別被附接到該平台138的頂部及底部。在一些實施例中，半導體晶粒144及146可為記憶體元件。
接著，接合墊154分別被形成於該半導體晶粒144、146的頂表面及底表面來和該半導體晶粒電性耦合。同樣地，接合墊155被形成於該平台138的頂表面及底表面來和該金屬線路140電性耦合。接合墊154、155係用諸如Al、Cu、Sn、Ni、Au、Ag、或是上述組合的導電材料來製成。
然後，接合引線152係被黏接到接合墊154及155以將接合墊154電性連接到對應的接合墊155。該等接合引線152係使用下列而被形成：一毛細管狀接合(capillary bonding)工具，一用於要被引線接合之元件的支撐物，一熱源，一將超音波震動施予該毛細管狀接合工具的來源與轉換器(transducer)，以及用於協調該些機械元件之移動與功能的自動控制。接合引線152可由鋁(Al)、金(Au)、或一些其他合宜的金屬或金屬合金製成。
最後，一塑模化合物148如圖8d所示被形成，此係造成DSM ISM 156。類似圖7d的DSM ISM 150，塑模化合物148被形成於平台138周圍，使得該平台在該塑模化合物的一側處突出某種程度。如圖所示，塑模化合物148較佳地覆蓋及保護包含金屬線路140、接合引線152、及接合墊154的平台138的區域，但其應體認出，該平台138周邊表面上的金屬線路140的部分可不被塑模化合物148覆蓋，為的是便於後續的電性互連處理。
該塑模化合物148可利用膏狀印刷、壓縮塑模、轉移塑模、液狀囊封劑塑模、真空疊層、旋轉塗佈、或其他合宜施加器被置放到半導體晶粒144、146、平台138、接合墊154、接合墊156、以及黏著層142的周圍。在一實施例中，塑模化合物148利用薄膜輔助的塑模製程來沉積。
塑模化合物148可能是聚合物合成材料，諸如具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯、或是具有適當充填物的聚合物。塑模化合物148係非導電性的且環境地保護該半導體元件免於外部元素和污染物。
圖9a-9d例示用於形成一電路載體166的範例製程的剖面圖。從圖9a開始，一半導體晶圓或晶片載體基板158係被提供。基板158提供結構性支撐並包含一基底基板材料，舉例來說，諸如矽、鍺、砷化鎵、磷化銦、或碳化矽。在替代的實施例中，一印刷電路板可被使用來替代基板158。
接著在圖9b中，該基板158的表面係利用一合宜的機械及/或化學的蝕刻製程來蝕刻以形成第一複數個開口於在該基板中。然後，一或更多導電材料利用電漿氣相沉積(PVD)、化學氣相沉積(CVD)、電解電鍍法、無電電鍍法、或一些其他合宜的金屬沉積法被沉積在該晶片載體基板158的開口中來形成接合墊160及161。該一或更多導電材料可包含，例如：Al、Cu、Sn、Au、Ag、Ti、鎢(W)、以及導電的多晶矽。
接著在圖9c中，該基板158相對於接合墊160及161的另一側係被蝕刻以形成第二複數個開口於在該基板中。另外，複數個直通矽晶穿孔(TSV)係通過基板158利用雷射鑽孔、DRIE蝕刻、或其他具有典型IR對準的蝕刻製程而被形成。該TSV及第二開口係接著利用PVD、CVD、電解電鍍法、無電電鍍法、或一些其他合宜的金屬沉積方法用一導電材料充填以形成導電穿孔162，其每一者被電性連接到該接合墊160或161的一者。該導電穿孔162可為由一或多種的導電材料Al、Cu、Sn、Ni、NiV、Au、Ag、Ti、W、或其他合宜的電性導電材料所組成。
最後，在圖9d中，複數個凸塊164係被附接到導電穿孔162以形成電路載體166。將瞭解的是，取決於該封裝的整體設計，接合墊160及161、導電穿孔162、與凸塊164的數量以及彼此的相對配置可加以變化。
為了形成該等凸塊164，一電性導電凸塊材料係利用蒸鍍、電解電鍍法、無電電鍍法、球滴法、或網版印刷法而沉積於基板158的底側之上。該電性導電凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、銲料、以及上述組合，其具有選擇的助銲溶液(flux solution)。例如，該凸塊材料可為共晶的Sn/Pb、高鉛銲料、或無鉛銲料。
該凸塊材料係利用一合宜的附接物或接合法被接合到導電穿孔162。在一實施例中，該凸塊材料藉由加熱該材料到其熔點以上被回流以形成圓形球或凸塊164。在一些應用中，凸塊164係被回流兩次以改善導電層102的電性接觸。該等凸塊亦可壓縮接合到導電穿孔162。凸塊164只是呈現一種可被形成的互連接構。該互連接構亦可使用接合引線、導電膏、柱狀凸塊、微凸塊、或其他電性互連。
圖10a-10d例示利用一單一DSM ISM 150來形成一PiP結構178(圖10d)的範例製程的剖面圖。圖10a(其係一分解圖)例示該PiP結構178的一些構件係如何相對於彼此而組裝的。一電路載體166，其相關於上面圖9a-9d所描述，被配置於該PiP結構178的底部。DSM ISM 150，其相關於上面圖7a-7d所描述，被配置於該PiP結構178的頂部。一半導體晶粒170係被置放在晶片載體166和該DSM ISM 150之間。
參考圖10b，半導體晶粒170係經由以一黏著層171將其接合到晶片載體166的上部表面而被附接至該晶片載體166。舉例來說，黏著層171可為一熱環氧樹脂。同樣地，DSM ISM 150的塑模化合物148係被附接到半導體晶粒170並且係藉由黏著層169和該半導體晶粒實體接觸以降低頂部空間需求以及增加封裝密度。舉例來說，就像黏著層171，黏著層169可為一熱環氧樹脂。
接著參考圖10c，接合墊173係被形成於該半導體晶粒170的頂表面上以和該半導體晶粒電性耦合。同樣地，接合墊175係被形成於平台138的頂表面上經由金屬線路140以和半導體晶粒144、146電性耦合。同樣地，接合墊181和194分別被形成於該半導體晶粒160和161以與該等凸塊164電性耦合。接合墊173、175、181、及194係用諸如Al、Cu、Sn、Ni、Au、Ag、或是上述組合的導電材料來製成。
接著，接合引線172係被形成以將該接合墊173電性耦合到該接合墊181。同樣地，接合引線174係被形成以將該接合墊175電性耦合到該接合墊194。
該等接合引線172、174係使用下列而被形成：一毛細管狀接合工具，一用於要被引線接合之元件的支撐物，一熱源，一將超音波震動施予該毛細管狀接合工具的來源與轉換器，以及用於協調該些機械元件之移動與功能的自動控制。接合引線172、174可由鋁(Al)、金(Au)、或一些其他合宜的金屬或金屬合金製成。
因此，半導體晶粒170係經由接合引線172而被電性連接到該基板158上的接合墊160。同樣地，該DSM ISM 150，其包含該半導體晶粒144、146，係經由接合引線174被電性連接到基板158上的接合墊161。接合墊160及161透過導電穿孔162電性連接到凸塊164。該等電信號係透過該等凸塊164、導電穿孔162、接合墊160、161、181、194、接合引線172、174以及接合墊173、175而傳送入以及傳送出位於該PiP結構內的半導體晶粒144、146、170。
參考圖10d，一囊封材料或塑模化合物176係形成於如圖10c所示的結構周圍以完成該PiP結構178。該塑模化合物176可在該DSM ISM 150周圍沉積、在接合墊173、175周圍沉積、在接合引線172、174周圍沉積、以及在半導體晶粒170周圍沉積來圍繞且覆蓋它們。塑模化合物可利用膏狀印刷、壓縮塑模、轉移塑模、液狀囊封劑塑模、真空疊層、旋轉塗佈、或其他合宜施加器來形成。在一實施例中，塑模化合物176利用一薄膜輔助的塑模製程來沉積。
塑模化合物176可能是聚合物合成材料，諸如具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯、或是具有適當充填物的聚合物。塑模化合物176係非導電性的且環境地保護該半導體元件免於外部元素和污染物。
相關於圖1的結構，PiP結構178藉由消除在該半導體晶粒及封裝內的ISM之間的仿真間隔片來提供半導體晶粒更大的儲存容量。相較於先前技術，PiP結構178亦降低該封裝之高度以及尺寸，且藉此增加整個元件封裝密度。
圖11a-11c例示利用二個DSM ISM 150來形成另一個PiP結構188(圖11c)的範例製程的剖面圖。在圖10a以及圖10b所例示的子製程完成之後，圖11a所例示的子製程便開始。為了簡短以及簡潔的緣故，相關於上述圖10a以及10b所描述的子製程在此將不需重複說明。
首先在圖11a中，一第二DSM ISM 150已相關於圖10b所例示的結構而被加入。該最上部的DSM ISM 150的塑模化合物148係被附接到該最下部的DSM ISM 150並且係藉由黏著層180和該最下部的DSM ISM 150實體接觸。舉例來說，黏著層180可為一熱環氧樹脂。該最上部的DSM ISM 150係經由黏著劑180而直接地被附接至以及實體地接觸該最下部的DSM ISM 150，以降低頂部空間需求以及增加元件封裝密度。
現在參考圖11b，接合墊173係被形成於該半導體晶粒170的頂表面上以和該半導體晶粒電性耦合。同樣地，接合墊175及184係被形成於平台138的頂表面上經由金屬線路140以和該半導體晶粒144、146電性耦合。同樣地，接合墊181和194分別被形成於該半導體晶粒160和161以與該等凸塊164電性耦合。接合墊173、175、181、184、191係用諸如Al、Cu、Sn、Ni、Au、Ag、或是上述組合的導電材料來製成。
接著，接合引線172係被形成以將半導體晶粒170電性耦合到接合墊181。同樣地，接合引線174係被形成以將該最下部的DSM ISM 150的半導體晶粒144、146經由該等金屬線路140電性耦合到該接合墊181。同樣地，接合引線182係被形成以將該最上部的DSM ISM 150的半導體晶粒144、146經由該等金屬線路140電性耦合到該接合墊194。
該等接合引線172、174、182係使用下列而被形成：一毛細管狀接合工具，一用於要被引線接合之元件的支撐物，一熱源，一將超音波震動施予該毛細管狀接合工具的來源與轉換器，以及用於協調該些機械元件之移動與功能的自動控制。接合引線172、174、182可由鋁(Al)、金(Au)、或一些其他合宜的金屬或金屬合金製成。
因此，半導體晶粒170係經由接合引線172而被電性連接到接合墊181。同樣地，該最下部的DSM ISM 150，其包含該半導體晶粒144、146，係經由接合引線174被電性連接到接合墊181。同樣地，該最上部的DSM ISM 150，其包含該半導體晶粒144、146，係經由接合引線182被電性連接到接合墊194。接合墊181及194透過導電穿孔162電性連接到凸塊164。該等電信號係透過該等凸塊164、導電穿孔162、接合墊160、161、181、194、接合引線172、174、182以及接合墊173、175、184而傳送入以及傳送出位於該PiP結構內的半導體晶粒144、146、170。
接著參考圖11c，一囊封材料或塑模化合物186沉積於該二個DSM ISM 150及半導體晶粒170之上來達成PiP結構188。該塑模化合物176可在該等DSM ISM 150兩者的周圍沉積、在接合墊173、175、181、184、194周圍沉積、在接合引線172、174、182周圍沉積、以及在半導體晶粒170周圍沉積來圍繞且覆蓋它們。塑模化合物186可利用膏狀印刷、壓縮塑模、轉移塑模、液狀囊封劑塑模、真空疊層、旋轉塗佈、或其他合宜施加器來形成。在一實施例中，塑模化合物186利用一薄膜輔助的塑模製程來沉積。
塑模化合物186可能是聚合物合成材料，諸如具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯、或是具有適當充填物的聚合物。塑模化合物186係非導電性的且環境地保護該半導體元件免於外部元素和污染物。
相關於圖1的PiP結構，PiP結構188藉由消除在該半導體晶粒及封裝內的ISM之間的仿真間隔片來提供該半導體晶粒更大的儲存容量。該PiP結構的儲存容量相對於圖1甚至進一步增大，其藉由堆疊多個DSM ISM而不會在垂直的頂部空間上有明顯的增加。該PiP結構188係降低該封裝之高度及尺寸，且因此係增加整個元件封裝密度。
圖12例示一PiP結構190之剖面圖。被利用來製作該PiP結構190的範例子製程和在圖10a-10d中被利用來製作該PiP結構178的範例子製程係類似的。因此，下列的討論更強調在PiP結構190和PiP結構178之間的差異，且不會重複解釋相關於上面圖10a-10d中所述的共同特徵。
參考圖12，PiP結構190被顯示具有一以黏著層169而被附接到半導體晶粒170的DSM ISM 150。DSM ISM 150係經由該黏著層169而直接地被附接至以及實體地接觸該半導體晶粒170，以降低頂部空間需求以及增加元件封裝密度。接合引線172及174係利用該接合墊173及175分別被黏接到該半導體晶粒170。PiP結構190具有分別被置放在該接合墊160及161的表面上的接合墊181及194以將接合引線172及174連接到接合墊160及161。在PiP結構190中，該等電信號係透過該等凸塊164、導電穿孔162、接合墊181、194、接合引線172、174以及接合墊173、175而傳送入以及傳送出位於該PiP結構內的半導體晶粒144、146、170。
該PiP結構190係藉由消除在該半導體晶粒及封裝內的ISM之間的一仿真間隔片，而提供較高的半導體晶粒儲存容量。該PiP結構190也減少了封裝的高度且增加整體元件的封裝密度。
圖13例示一具有一暴露的頂塑模區200及一中介層206的PiP結構208之剖面圖。被使用來製作該PiP結構208的範例子製程和在圖12中被使用來製作該PiP結構190的範例子製程係類似的。因此，下列的討論更強調在PiP結構208和PiP結構190之間的差異，且不會重複解釋相關於上面圖12中所述的共同特徵。
參考圖13，一中介層206係被置放在DSM ISM 150的頂表面以及塑模化合物176的暴露的塑模區200之間。該中介層206係含有電性接點204以及係以黏著劑202而被附接至該DSM ISM 150。該中介層206具有接合墊196，該接合墊196用於將引線接合198接合到DSM ISM 150的平台138上的引線接合墊197。
相對於圖1的PiP結構，PiP結構208藉由消除在該半導體晶粒及封裝內的ISM之間的仿真間隔片來提供該半導體晶粒更大的儲存容量。該PiP結構208也減少了封裝的高度且增加整體元件的封裝密度。
圖14a-14d例示用來形成一PiP結構224(圖14d)的範例製程的剖面圖，該PiP結構具有一覆晶半導體晶粒210且具有用於複數個半導體元件的一DSM ISM 156。圖14a(其係一分解圖)例示該PiP結構224的一些構件係如何相對於彼此而組裝的。電路載體166，其細節係如上面所描述(相關於圖9a-9d)，被配置於該PiP結構224的底部。DSM ISM 156，其細節也如上面所描述(相關於圖8a-8d)，被配置於該PiP結構224的頂部附近。半導體晶粒210係被置放在該晶片載體166和該DSM ISM 156之間。
在此實施例中，半導體晶粒210係一覆晶元件，其中該半導體晶粒210的作用表面係被翻轉且被置放到該基板158附近。該覆晶組態係提供從半導體晶粒210上的主動元件到該基板158上的接合墊160的導電跡線之短的導電路徑，藉此縮短信號延遲、降低寄生電容以及達成更佳的整體電路效能。雖然在圖14a中沒有顯示，但半導體晶粒210包含接觸墊及凸塊，其類似形成於圖5a-c中的半導體晶粒124的接觸墊132及凸塊134。
現在參考圖14b，半導體晶粒210被置放在基板158上以經由互連212與導電穿孔162及凸塊164做電性接觸，其可以該覆晶元件之凸塊及接觸墊來實施。一底膠填充材料214係被置放在該半導體晶粒210以及該基板158之間。
如此之後，一DSM ISM 156係以晶粒附接黏著劑216而被附接至該半導體晶粒210。DSM ISM 156係經由該黏著劑216而直接地被附接至以及實體地接觸該半導體晶粒210，以降低頂部空間需求以及增加元件封裝密度。DSM ISM 156係包含二個半導體晶粒144以及146。該DSM ISM 156的半導體晶粒140及146係被包圍到用於結構性支撐的塑模化合物148之中。半導體晶粒144及146係與金屬線路140電性連接。此外，半導體晶粒144及146可利用連接到接合墊154的接合引線152透過金屬線路140來連接。在一實施例中，半導體晶粒144及146係記憶體元件。
現在參考圖14c，接合墊194係被形成於接合墊161上以與接合墊161電性耦合。同樣地，接合墊220係被形成於平台138上以經由金屬線路140來與半導體晶粒144、146電性耦合。接合墊194、220係用諸如Al、Cu、Sn、Ni、Au、Ag、或是上述組合的導電材料來製成。
接著，接合引線218係被黏接到接合墊194及220以將半導體晶粒144、146電性耦合到接合墊161。該接合引線218係使用下列而被形成：一毛細管狀接合工具，一用於要被引線接合之元件的支撐物，一熱源，一將超音波震動施予該毛細管狀接合工具的來源與轉換器，以及用於協調該些機械元件之移動與功能的自動控制。接合引線218可由鋁(Al)、金(Au)、或一些其他合宜的金屬或金屬合金製成。
因此，半導體晶粒210係經由互連212而被電性連接到基板158上的接合墊160。同樣地，該DSM ISM 156，其包含該半導體晶粒144、146，係經由接合引線218被電性連接到基板158上的接合墊161。接合墊160及161透過導電穿孔162電性連接到凸塊164。該等電信號係透過該等凸塊164、導電穿孔162、互連212、以及引線接合218而傳進/傳出到該PiP結構之內的半導體晶粒144、146、210，或是從該PiP結構之內的半導體晶粒144、146、210傳進/傳出。
接著參考圖14d，一囊封材料，諸如一塑模化合物222，係被沉積於該DSM ISM 156、及半導體晶粒210之上來形成PiP結構224。該塑模化合物222可在該等DSM ISM 156周圍沉積、在接合墊194、220周圍沉積、在接合引線218周圍沉積、以及在半導體晶粒210周圍沉積來圍繞且覆蓋它們。塑模化合物222可利用膏狀印刷、壓縮塑模、轉移塑模、液狀囊封劑塑模、真空疊層、旋轉塗佈、或其他合宜施加器來形成。在一實施例中，塑模化合物222利用一薄膜輔助的塑模製程來沉積。
塑模化合物222可能是聚合物合成材料，諸如具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯、或是具有適當充填物的聚合物。塑模化合物222係非導電性的且環境地保護該半導體元件免於外部元素和污染物。
相對於圖1的PiP結構，該PiP結構224藉由消除在該半導體晶粒及封裝內的ISM之間的仿真間隔片來提供該半導體晶粒更大的儲存容量。該PiP結構224減少了封裝的高度及尺寸且增加整體元件的封裝密度
圖15例示具有一半導體晶粒210及二個堆疊的DSM ISM 156的PiP結構232之剖面圖。將圖14d與圖15相比較，圖15中的PiP結構232和圖14d中PiP結構224的一些值得注意的差異係，相對於PiP結構224，一第二DSM ISM 156已被添加、DMS ISM 156的平台138係特別地長、以及凸塊230及231取代了PiP結構224的接合引線218及接合墊194、220。
在此實施例中，半導體晶粒210係一覆晶元件，其中該半導體晶粒210的作用表面係被翻轉且被置放到該基板158附近。該覆晶組態係提供從半導體晶粒210上的主動元件到該基板158上的接合墊160之短的導電路徑，藉此縮短信號延遲、降低寄生電容以及達成更佳的整體電路效能。雖然在圖15中沒有顯示，但半導體晶粒210包含接觸墊及凸塊，其類似形成於圖5a-c中的半導體晶粒124的接觸墊132及凸塊134。
仍參考圖15，半導體晶粒210被置放在基板158上以經由互連212與導電穿孔162及凸塊164做電性接觸，該互連212可以該覆晶元件之凸塊及接觸墊來實施。一底膠填充材料214係被置放在該半導體晶粒210以及該基板158之間。
如此之後，凸塊230係被形成於該基板158的表面上以和該接合墊160電性耦合。為了形成該等凸塊230，一電性導電凸塊材料係利用蒸鍍、電解電鍍法、無電電鍍法、球滴法、或網版印刷法而沉積於基板158之上。該電性導電凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、銲料、以及上述組合，其具有選擇的助銲溶液。例如，該凸塊材料可為共晶的Sn/Pb、高鉛銲料、或無鉛銲料。
該凸塊材料係利用一合宜的附接物或接合法被接合到導電穿孔160。在一實施例中，該凸塊材料藉由加熱該材料到其熔點以上被回流以形成圓形球或凸塊230。在一些應用中，凸塊230係被回流兩次以改善與接合墊160的電性接觸。該等凸塊亦可壓縮接合到接合墊160。
如此之後，一最下部的DSM ISM 156係以晶粒附接黏著劑216而被附接至該半導體晶粒210。最下部的DSM ISM 156係經由該黏著劑216而直接地被附接至以及實體地接觸該半導體晶粒210，以降低頂部空間需求以及增加元件封裝密度。該最下部的DSM ISM 156也經由該金屬線路140被電性耦合到該等凸塊230，該金屬線路140接觸該等凸塊230。DSM ISM 156係包含二個半導體晶粒144以及146。在一實施例中，半導體晶粒144及146係記憶體元件。
接著，凸塊231係被形成於該最下部的DSM ISM 156的平台138上以和該等金屬線路140電性耦合。為了形成該等凸塊231，一電性導電凸塊材料係利用蒸鍍、電解電鍍法、無電電鍍法、球滴法、或網版印刷法而沉積於平台138之上。該電性導電凸塊材料可為Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、銲料、以及上述之組合，其具有選擇的助銲溶液。例如，該凸塊材料可為共晶的Sn/Pb、高鉛銲料、或無鉛銲料。
該凸塊材料係利用一合宜的附接物或接合法被接合到該平台138的金屬線路140。在一實施例中，該凸塊材料藉由加熱該材料到其熔點以上被回流以形成圓形球或凸塊231。在一些應用中，凸塊231係被回流兩次以改善與金屬線路140的電性接觸。該等凸塊亦可壓縮接合到導電穿孔140。
接著，一最上部的DSM ISM 156係以晶粒附接黏著劑216而被附接至該最下部的DSM ISM。該最上部的DSM ISM 156係經由黏著劑228而直接地被附接至以及實體地接觸該最下部的DSM ISM 156，以降低頂部空間需求以及增加元件封裝密度。該最上部的DSM ISM 156也經由該金屬線路140被電性耦合到該等凸塊231，該金屬線路140接觸該等凸塊231。該最上部的DSM ISM 156係包含二個半導體晶粒144以及146。在一實施例中，半導體晶粒144及146係記憶體元件。
因此，半導體晶粒210係經由互連212而被電性連接到基板158上的接合墊160。最下部的DSM ISM 156，其包含半導體晶粒144、146，經由凸塊230而被電性連接到基板158上的接合墊160。同樣地，最上部的DSM ISM 156，其包含晶粒144、146，經由凸塊231及凸塊230而被電性連接到接合墊160。接合墊160、161透過導電穿孔162電性連接到凸塊164。
因此，電信號透過平台138及凸塊230而從最下部的DSM ISM 156的半導體晶粒144及146傳進及傳出到導電穿孔162以及到凸塊164。同樣地，該最上部的DSM ISM 156係經由凸塊231及230而被電性連接到基板158上的接合墊160。電信號透過平台138、凸塊231、最下部DSM ISM 156的平台138、及凸塊230、而從最上部的DSM ISM 156的半導體晶粒144及146傳進及傳出到導電穿孔162以及最後到凸塊164。。
接著，又再參考圖15，一囊封材料，諸如一塑模化合物222係沉積於該二個DSM ISM 156、該凸塊230、231、以及半導體晶粒210之上來形成PiP結構224。塑模化合物222可以在該DSM ISM 156周圍沉積、在該半導體晶粒210周圍沉積、以及在凸塊230、231周圍沉積來圍繞且覆蓋它們。塑模化合物222可利用膏狀印刷、壓縮塑模、轉移塑模、液狀囊封劑塑模、真空疊層、旋轉塗佈、或其他合宜施加器來形成。在一實施例中，塑模化合物222利用一薄膜輔助的塑模製程來沉積。
塑模化合物222可能是聚合物合成材料，諸如具有充填物的環氧樹脂、具有充填物的環氧丙烯酸酯、或是具有適當充填物的聚合物。塑模化合物222係非導電性的且環境地保護該半導體元件免於外部元素和污染物。
相對於圖1的PiP結構，PiP結構224藉由消除在該半導體晶粒及封裝內的ISM之間的仿真間隔片來提供該半導體晶粒更大的儲存容量。該PiP結構224減少了封裝的高度及尺寸且增加整體元件的封裝密度。該PiP結構的儲存容量甚至進一步相對於圖1而增大，其藉由堆疊多個DSM ISM 156而不會在垂直的頂部空間上有明顯的增加。該PiP結構232減少了封裝的高度及尺寸且增加整體元件的封裝密度。
雖然本發明的一或更多個實施例已被詳細例示，但是熟習的技藝人士將了解，這些實施例的修改例及改變例可以被製造而不脫離本發明的在以下申請專利範圍提出的範疇。
12．．．半導體晶粒
14．．．基板
16．．．晶粒附接黏著劑
18．．．接合引線
20．．．凸塊
22．．．半導體晶粒
24．．．基板
26．．．晶粒附接黏著劑
28．．．接合引線
30．．．仿真間隔片
32．．．囊封劑
34．．．內部堆疊模組(ISM)
38．．．黏著劑
42．．．封裝測試墊
44．．．接合指狀墊
46．．．接合指狀墊
48．．．封裝測試墊
50．．．電子元件
52．．．PCB
54．．．信號線路
56．．．接合封裝
58．．．覆晶
60．．．球狀柵格陣列(BGA)
62．．．凸塊晶片載體(BCC)
64．．．雙排型封裝(DIP)
66．．．平台柵格陣列(LGA)
68．．．多晶片模組(MCM)
70．．．四邊扁平無引腳封裝(QFN)
72．．．四邊扁平封裝
74．．．半導體晶粒
76．．．接觸墊
78．．．中間載體
80．．．導線
82．．．引線接合
84．．．囊封劑
88．．．半導體晶粒
90．．．載體
92．．．環氧樹脂黏著材料
94．．．引線接合
96．．．接觸墊
98．．．接觸墊
100．．．囊封劑
102．．．接觸墊
104．．．凸塊
106．．．中間載體
108．．．作用區域
110．．．凸塊
112．．．凸塊
114．．．信號線
116．．．囊封劑
120．．．半導體晶圓
122．．．基底基板材料
124．．．半導體晶粒(構件)
126．．．鋸切道
128．．．背表面
130．．．作用表面
132．．．電性導電層
134．．．凸塊
136．．．鋸刀或雷射切割工具
138．．．平台
140．．．金屬線路
142．．．黏著層
144．．．半導體晶粒
146．．．半導體晶粒
148．．．塑模化合物
150．．．DSM ISM
152．．．接合引線
154．．．接合墊
155．．．接合墊
156．．．DSM ISM
158．．．晶片載體基板
160．．．接合墊
161．．．接合墊
162．．．導電穿孔
164．．．凸塊
166．．．電路載體
169．．．黏著層
170．．．半導體晶粒
171．．．黏著層
172．．．接合引線
173．．．接合墊
174．．．接合引線
175．．．接合墊
176．．．塑模化合物
178．．．PiP結構
180．．．黏著層
181．．．接合墊
182．．．接合引線
184．．．接合墊
186．．．塑模化合物
188．．．PiP結構
190．．．PiP結構
194．．．接合墊
196．．．接合墊
197．．．接合墊
198．．．引線接合
200．．．塑模區
202．．．黏著劑
204．．．電性接觸
206．．．中介層
208．．．PiP結構
210．．．半導體晶粒
212．．．互連
214．．．底膠填充材料
216．．．DSM ISM
218．．．接合引線
220．．．接合墊
222．．．塑模化合物
224．．．PiP結構
228．．．黏著劑
230．．．凸塊
231．．．凸塊
232．．．PiP結構
圖1例示包含由一仿真間隔片隔開的半導體晶粒及ISM的先前技術的封裝內封裝結構；
圖2例示具有封裝測試墊和引線指狀墊的先前技術的ISM的俯視圖；
圖3例示具有安裝到印刷電路板(PCB)表面的不同封裝類型的PCB；
圖4a-4c例示安裝到圖3中的PCB的代表性半導體封裝的進一步細節；
圖5a-5c例示具有由鋸切道隔開的複數個半導體晶粒的半導體晶圓；
圖6a-6b例示具有接合指狀墊和封裝測試墊的DSM ISM的俯視圖和仰視圖。
圖7a-7d例示用於形成一DSM ISM的範例製程的剖面圖；
圖8a-8d例示用於形成一DSM ISM的另一個範例製程的剖面圖；
圖9a-9d例示用於形成一電路載體的範例製程的剖面圖；
圖10a-10d例示利用一單一DSM ISM來形成一PiP結構的範例製程的剖面圖；
圖11a-11c例示利用二個堆疊的DSM ISM來形成一PiP結構的範例製程的剖面圖；
圖12例示利用在DSM ISM及半導體晶粒之間的引線黏著劑的一薄膜之PiP結構的範例製程的剖面圖；
圖13例示一具有暴露的頂塑模區域和利用一中介層的PiP結構的剖面圖；
圖14a-14d例示具有用於複數個半導體元件的覆晶和DSM ISM之形成PiP結構的範例製程的剖面圖；以及
圖15例示具有覆晶和二個堆疊的DSM ISM的PiP結構的剖面圖。
138．．．平台
140．．．金屬線路
142．．．黏著層
144．．．半導體晶粒
146．．．半導體晶粒
148．．．塑模化合物
152．．．接合引線
154．．．接合墊
155．．．接合墊
156．．．DSM ISM

Claims (22)

  1. 一種半導體封裝，其係包含：一基板，其係具有複數個凸塊；一第一半導體晶粒，其係被置放在該基板上；一第一雙面塑模(DSM)內部可堆疊模組(ISM)，其係被置放在該基板與該第一半導體晶粒上，該第一DSM ISM係包含：(a)一第一塑模化合物，其係透過一第一黏著劑與該第一半導體晶粒實體地接觸，(b)一第二半導體晶粒，其係被置放在該第一塑模化合物中，(c)一第三半導體晶粒，其係被置放在該第一塑模化合物中，及(d)一平台，其係被置放在該第二半導體晶粒及該第三半導體晶粒之間且延伸超越該第一塑模化合物，該第二半導體晶粒係透過形成於該平台中的導電線路而被電性連接到該第三半導體晶粒；一第一電性接點，其係將該第一半導體晶粒連接到該等複數個凸塊中的一第一凸塊；以及一第二電性接點，其係將相對於該第一半導體晶粒的該平台的一表面連接到該第一半導體晶粒下方的基板的跡線。
  2. 如申請專利範圍第1項之半導體封裝，其係進一步包含： 一第二DSM ISM，其係透過一第二黏著劑與該第一DSM ISM實體地接觸；以及一第三電性接點，該第三電性接點係被耦合在一延伸自該第二DSM ISM的平台以及該等複數個凸塊中的一第二凸塊之間。
  3. 如申請專利範圍第1項之半導體封裝，其係進一步包含一囊封劑，該囊封劑係圍繞著該第一半導體晶粒以及該第一DSM ISM。
  4. 如申請專利範圍第3項之半導體封裝，其係進一步包含一中介層，其係被置放在該第一DSM ISM上面，該中介層係被電性連接到該第一DSM ISM之平台。
  5. 如申請專利範圍第4項之半導體封裝，其係進一步包含一暴露的塑模區，其係在該中介層上面之囊封劑中。
  6. 一種半導體封裝，其係包括：一基板；一第一半導體晶粒，其係被置放在該基板上：一第一雙面塑模(DSM)內部可堆疊模組(ISM)，其係被置放在該第一半導體晶粒的表面上，以減少該半導體封裝的高度，該第一DSM ISM係包含：(a)一塑模化合物，(b)一第二半導體晶粒，其係被置放在該塑模化合物中，(c)一第三半導體晶粒，其係被置放在該塑模化合物中，及(d)一平台，其係被置放在該第二半導體晶粒及該第三 半導體晶粒之間，且延伸超越該塑模化合物，該平台係包含一第一互連結構，其係被置放於該平台之內並係電性耦合至配向朝著該平台的該第三半導體晶粒之表面；以及一第二互連結構，其係被耦合於該第一半導體晶粒與該基板之間。
  7. 如申請專利範圍第6項之半導體封裝，其係進一步包含一第二DSM ISM，其係透過一黏著劑與該第一DSM ISM實體地接觸，該第二DSM ISM係包含被置放在該第二DSM ISM中的第四導體晶粒以及第五半導體晶粒。
  8. 如申請專利範圍第6項之半導體封裝，其中該第二半導體晶粒係透過形成於該平台中的導電線路被電性連接到該第三半導體晶粒。
  9. 如申請專利範圍第6項之半導體封裝，其中該第二互連結構包含一接合引線或銲料凸塊。
  10. 如申請專利範圍第6項之半導體封裝，其係包含一囊封劑，其係沉積於該第一半導體晶粒以及該第一DSM ISM上面。
  11. 如申請專利範圍第6項之半導體封裝，其係進一步包含一中介層，其係被置放在該第一DSM ISM上面，該中介層係被電性連接到該平台。
  12. 一種半導體封裝，其係包括：一基板；一第一半導體晶粒，其係被置放在該基板上：一第一雙面塑模(DSM)內部可堆疊模組(ISM)，其 係透過一第一黏著劑與該第一半導體晶粒實體接觸；一第二DSM ISM，其係以一第二黏著劑被接合到該第一DSM ISM的表面；以及一第一互連結構，其係形成於該第一DSM ISM的一平台之內，該平台係在該第一DSM ISM的一第二半導體晶粒和該第一DSM ISM的一第三半導體晶粒之間。
  13. 如申請專利範圍第12項之半導體封裝，其中該第一DSM ISM係包含一第一塑模化合物；該第二半導體晶粒，其係被置放於該第一塑模化合物中；以及該第三半導體晶粒，其係被置放於該第一塑模化合物中，而該平台係被置放於該第二半導體晶粒與該第三半導體晶粒之間且延伸超越該第一塑模化合物。
  14. 如申請專利範圍第13項之半導體封裝，其中該第二半導體晶粒係透過形成於該平台中的導電線路被電性連接到該第三半導體晶粒。
  15. 如申請專利範圍第12項之半導體封裝，其係進一步包含一第二互連結構，該第二互連結構係在該第一DSM ISM和該基板之間耦合。
  16. 如申請專利範圍第12項之半導體封裝，其係包含一囊封劑，該囊封劑係沉積於該第一半導體晶粒以及該第一DSM ISM上面。
  17. 如申請專利範圍第12項之半導體封裝，其係進一步包含一中介層，該中介層係被置放在該第一DSM ISM上面，該中介層係被電性連接到該平台。
  18. 一種製造一半導體裝置的方法，其係包括：提供一基板；將一第一半導體晶粒附接至該基板：提供一第一雙面塑模(DSM)內部可堆疊模組(ISM)其包括：一第二半導體晶粒，一第三半導體晶粒，以及一第一塑模化合物，其係封閉該第二半導體晶粒和該第三半導體晶粒；以一第一黏著劑將該第一DSM ISM附接至該第一半導體晶粒；將該第一半導體晶粒電性耦合到該基板；將該第一DSM ISM電性耦合到該基板；以及沉積一囊封劑以圍繞且覆蓋該第一DSM ISM。
  19. 如申請專利範圍第18項的方法，其中將該第一DSM ISM附接至該第一半導體晶粒係包含以該第一黏著劑將該第一DSM ISM的該第一塑模化合物直接附接至該第一半導體晶粒。
  20. 如申請專利範圍第19項之方法，其中提供該第一DSM ISM包含：內嵌一第一平台於該第一塑模化合物之內且在該第二半導體晶粒和該第三半導體晶粒之間，並從該第一塑模化合物處延伸；將該第一平台電性連接到該第二半導體晶粒。
  21. 如申請專利範圍第20項的方法，其中將該第二半導體晶粒及該第三半導體晶粒電性連接到該第一平台係包含：透過該第一平台形成第一導電線路；以及以該第一導電線路將該第二半導體晶粒電性連接到該第三半導體晶粒。
  22. 如申請專利範圍第18項之方法，其係進一步包含提供一第二DSM ISM於該第一DSM ISM上面。
TW100131667A 2010-09-15 2011-09-02 藉由使用內部堆疊模組的可堆疊封裝 TWI559480B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/882,748 US20110024890A1 (en) 2007-06-29 2010-09-15 Stackable Package By Using Internal Stacking Modules

Publications (2)

Publication Number Publication Date
TW201232730A TW201232730A (en) 2012-08-01
TWI559480B true TWI559480B (zh) 2016-11-21

Family

ID=46133545

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131667A TWI559480B (zh) 2010-09-15 2011-09-02 藉由使用內部堆疊模組的可堆疊封裝

Country Status (2)

Country Link
KR (1) KR20120028846A (zh)
TW (1) TWI559480B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014063287A1 (en) 2012-10-22 2014-05-01 Sandisk Information Technology (Shanghai) Co., Ltd. Wire tail connector for a semiconductor device
US9548599B2 (en) * 2013-08-27 2017-01-17 Labinal, Llc Thermally managed load module with embedded conductors
TWI588940B (zh) * 2015-08-21 2017-06-21 力成科技股份有限公司 封裝疊層及其製造方法
KR101712837B1 (ko) * 2015-11-09 2017-03-07 주식회사 에스에프에이반도체 Pip 구조를 갖는 반도체 패키지 제조 방법
JP6680712B2 (ja) * 2017-03-10 2020-04-15 キオクシア株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388333B1 (en) * 1999-11-30 2002-05-14 Fujitsu Limited Semiconductor device having protruding electrodes higher than a sealed portion
US20060220209A1 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388333B1 (en) * 1999-11-30 2002-05-14 Fujitsu Limited Semiconductor device having protruding electrodes higher than a sealed portion
US20060220209A1 (en) * 2005-03-31 2006-10-05 Stats Chippac Ltd. Semiconductor stacked package assembly having exposed substrate surfaces on upper and lower sides

Also Published As

Publication number Publication date
KR20120028846A (ko) 2012-03-23
TW201232730A (en) 2012-08-01

Similar Documents

Publication Publication Date Title
US9245772B2 (en) Stackable package by using internal stacking modules
USRE48408E1 (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI557862B (zh) 形成具有半導體晶粒的ｔｓｖ插入物並在插入物的對置表面上形成增長式的互連結構之半導體元件及方法
US9721925B2 (en) Semiconductor device and method of forming overlapping semiconductor die with coplanar vertical interconnect structure
US9418962B2 (en) Semiconductor device and method of forming WLP with semiconductor die embedded within penetrable encapsulant between TSV interposers
US9153494B2 (en) Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
US9064859B2 (en) Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
US8866275B2 (en) Leadframe interposer over semiconductor die and TSV substrate for vertical electrical interconnect
US8890328B2 (en) Semiconductor device and method of forming vertical interconnect structure between non-linear portions of conductive layers
US9064876B2 (en) Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8896109B2 (en) Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
US9559046B2 (en) Semiconductor device and method of forming a fan-in package-on-package structure using through silicon vias
US9312218B2 (en) Semiconductor device and method of forming leadframe with conductive bodies for vertical electrical interconnect of semiconductor die
TWI508202B (zh) 雙重模造晶粒形成於增進互連結構之對邊上之半導體裝置和方法
TWI590408B (zh) 半導體裝置和自基板形成基礎導線作為支座以堆疊半導體晶粒之方法
TWI528465B (zh) 半導體元件和形成具有嵌入半導體晶粒的預先製備散熱框之方法
TWI553747B (zh) 半導體裝置及形成穿孔的開口於覆晶疊合式封裝組件之底部基板中以減少填充材料的流出之方法
TWI559480B (zh) 藉由使用內部堆疊模組的可堆疊封裝
USRE48111E1 (en) Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect