CN106653625B - 超薄封装元件的制作工艺 - Google Patents

超薄封装元件的制作工艺 Download PDF

Info

Publication number
CN106653625B
CN106653625B CN201710063954.0A CN201710063954A CN106653625B CN 106653625 B CN106653625 B CN 106653625B CN 201710063954 A CN201710063954 A CN 201710063954A CN 106653625 B CN106653625 B CN 106653625B
Authority
CN
China
Prior art keywords
product
carried out
load
packaging
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710063954.0A
Other languages
English (en)
Other versions
CN106653625A (zh
Inventor
郭玉兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changzhou Galaxy Century Microelectronics Ltd By Share Ltd
Original Assignee
Changzhou Galaxy Century Microelectronics Ltd By Share Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changzhou Galaxy Century Microelectronics Ltd By Share Ltd filed Critical Changzhou Galaxy Century Microelectronics Ltd By Share Ltd
Priority to CN201710063954.0A priority Critical patent/CN106653625B/zh
Publication of CN106653625A publication Critical patent/CN106653625A/zh
Application granted granted Critical
Publication of CN106653625B publication Critical patent/CN106653625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种超薄封装元件的制作工艺,包括如下步骤:框架设计制造,装片,焊线,等离子清洗,塑封固化,化学去框架底板,切割分离,测试包装。本发明设计新颖,采用特殊的框架设计方式,装片和焊线功能区域可根据结构需要设计不同形状并通过电镀形成,最终成型后的产品内部没有框架。该种工艺容易实现各种复杂结构的封装要求,设备工装通用性强,封装工艺难度低,产品厚度可实现超薄型化。

Description

超薄封装元件的制作工艺
技术领域
本发明属于封装技术领域,具体涉及一种超薄封装元件的制作工艺。
背景技术
目前在无引脚封装产品方面种类较少,产品结构及封装工艺比较普通,产品在市场的没有太多的竞争力。针对结构复杂的工艺要求难以实现。传统产品厚度仍然比较大,无法满足当前的便携式设备对小体积、高密度封装的需求。
发明内容
本发明所要解决的技术问题是克服现有技术的缺陷,提供一种超薄封装元件的制作工艺。
本发明解决现有技术问题所采用的技术方案:一种超薄封装元件的制作工艺,包括如下步骤:
a、框架设计制造
采用金属作为底板,在底板上通过干膜光刻掩膜,按顺序分别电镀厚度控制在0.03~0.05um的Au层、厚度60~80um的Ni层和厚度1.5~3umAg层,形成组装功能区,用于芯片的安装和焊线的焊点;
b、装片
采用共晶或银胶或绝缘胶中的任一种装片工艺,完成芯片安装;
c、焊线
采用球焊工艺进行焊接;
d、等离子清洗
进行等离子清洗,保证产品在塑封前的表面清洁,提高器件的可靠性和湿度敏感性;
e、塑封固化
产品装入塑封模具,加入环氧树脂包裹成型,使产品内部的芯片和焊线能够安全地保护,塑封后的产品经过高温150~175℃烘烤4~8小时,使环氧树脂内部结构能够充分反应;
f、化学去框架底板
产品放进腐蚀液中进行腐蚀,框架底板材料在腐蚀液中被腐蚀掉,而与底板接触的镀金层由于耐腐蚀性未被腐蚀,去除框架底板后产品的底部全部露出镀金层凸点,用于产品后续与PCB板之间的焊接;
g、切割分离
将去除底板后的产品粘贴在UV上,按照产品设计的尺寸大小及外露的镀金凸点之间的间距采用切割设备进行切割分离,切割后进行UV照射并使产品从UV上分离开,通过清洗并干燥烘干;
h、测试、包装
根据产品的电性规定设定测试程序进行电性能参数测试,通过测试合格产品按照印章内容要求MARK打印,并对测试打印后产品进行外观检测通过后进行编带包装,形成合格成品。
进一步地,所述步骤a中底板为厚度0.1mm的铜板或不锈钢板材料通过多层电镀方式制成。
进一步地,所述步骤b中采用银胶、绝缘胶工艺的产品装片后需进行加温烧结,烧结后进行等离子清洗去除烧结过程中的银胶、绝缘胶产生的挥发物,保证下道焊线工序的品质。
进一步地,所述步骤c中球焊工艺中选用金线、合金线或者铜线等焊接材料,采用合金线和铜线生产在焊接过程中需要增加氮氢混合气进行保护,防止球氧化造成焊接不良。
采用了上述技术方案,本发明具有以下的有益效果:
1、结构灵活,可以根据需要随意设计装片和焊线功能区域形状;
2、封装工艺简单,设备通用性强;
3、最终产品内部无框架设计,产品超薄化。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1是本发明的工艺流程图。
具体实施方式
为了使本发明的内容更容易被清楚地理解,下面根据具体实施例并结合附图,对本发明作进一步详细的说明。
如图1所示的一种超薄封装元件的制作工艺,包括如下步骤:
a、框架设计制造
采用金属作为底板,底板选用厚度0.1mm的铜板或不锈钢板材料,在底板上通过干膜光刻掩膜,按顺序分别电镀厚度控制在0.03~0.05um的Au层、厚度60~80um的Ni层和厚度1.5~3umAg层,形成组装功能区,用于芯片的安装和焊线的焊点;
b、装片
采用共晶或银胶或绝缘胶中的任一种装片工艺,完成芯片安装,采用银胶、绝缘胶工艺的产品装片后需进行加温烧结,烧结后进行等离子清洗去除烧结过程中的银胶、绝缘胶产生的挥发物,保证下道焊线工序的品质;
c、焊线
采用球焊工艺进行焊接,选用金线、合金线或者铜线等焊接材料,采用合金线和铜线生产在焊接过程中需要增加氮氢混合气进行保护,防止球氧化造成焊接不良。
d、等离子清洗
进行等离子清洗,保证产品在塑封前的表面清洁,提高器件的可靠性和湿度敏感性;
e、塑封固化
产品装入塑封模具,加入环氧树脂包裹成型,使产品内部的芯片和焊线能够安全地保护,塑封后的产品经过高温150~175℃烘烤4~8小时,使环氧树脂内部结构能够充分反应;
f、化学去框架底板
产品放进腐蚀液中进行腐蚀,框架底板材料在腐蚀液中被腐蚀掉,而与底板接触的镀金层由于耐腐蚀性未被腐蚀,去除框架底板后产品的底部全部露出镀金层凸点,用于产品后续与PCB板之间的焊接;
g、切割分离
将去除底板后的产品粘贴在UV上,按照产品设计的尺寸大小及外露的镀金凸点之间的间距采用切割设备进行切割分离,切割后进行UV照射并使产品从UV上分离开,通过清洗并干燥烘干;
h、测试、包装
根据产品的电性规定设定测试程序进行电性能参数测试,通过测试合格产品按照印章内容要求MARK打印,并对测试打印后产品进行外观检测通过后进行编带包装,形成合格成品。
本发明设计新颖,采用特殊的框架设计方式,装片和焊线功能区域可根据结构需要设计不同形状并通过电镀形成,最终成型后的产品内部没有框架。该种工艺容易实现各种复杂结构的封装要求,设备工装通用性强,封装工艺难度低,产品厚度可实现超薄型化。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (1)

1.一种超薄封装元件的制作工艺,其特征在于,包括如下步骤:
a、框架设计制造
采用厚度0.1mm的铜板或不锈钢板材料通过多层电镀方式制成作为底板,在底板上通过干膜光刻掩膜,按顺序分别电镀厚度控制在0.03~0.05um的Au层、厚度60~80um的Ni层和厚度1.5~3umAg层,形成组装功能区,用于芯片的安装和焊线的焊点;
b、装片
采用共晶或银胶或绝缘胶中的任一种装片工艺,完成芯片安装,装片后进行加温烧结,烧结后进行等离子清洗去除烧结过程中的银胶、绝缘胶产生的挥发物;
c、焊线
采用球焊工艺进行焊接,球焊工艺中选用金线、合金线或者铜线等焊接材料,采用合金线和铜线生产在焊接过程中增加氮氢混合气进行保护,防止球氧化造成焊接不良;
d、等离子清洗
进行等离子清洗,保证产品在塑封前的表面清洁;
e、塑封固化
产品装入塑封模具,加入环氧树脂包裹成型,使产品内部的芯片和焊线能够安全地保护,塑封后的产品经过高温150~175℃烘烤4~8小时,使环氧树脂内部结构能够充分反应;
f、化学去框架底板
产品放进腐蚀液中进行腐蚀,框架底板材料在腐蚀液中被腐蚀掉,而与底板接触的镀金层由于耐腐蚀性未被腐蚀,去除框架底板后产品的底部全部露出镀金层凸点,用于产品后续与PCB板之间的焊接;
g、切割分离
将去除底板后的产品粘贴在UV上,按照产品设计的尺寸大小及外露的镀金层凸点之间的间距采用切割设备进行切割分离,切割后进行UV照射并使产品从UV上分离开,通过清洗并干燥烘干;
h、测试、包装
根据产品的电性规定设定测试程序进行电性能参数测试,通过测试合格产品按照印章内容要求MARK打印,并对测试打印后产品进行外观检测通过后进行编带包装,形成合格成品。
CN201710063954.0A 2017-02-04 2017-02-04 超薄封装元件的制作工艺 Active CN106653625B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710063954.0A CN106653625B (zh) 2017-02-04 2017-02-04 超薄封装元件的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710063954.0A CN106653625B (zh) 2017-02-04 2017-02-04 超薄封装元件的制作工艺

Publications (2)

Publication Number Publication Date
CN106653625A CN106653625A (zh) 2017-05-10
CN106653625B true CN106653625B (zh) 2019-03-26

Family

ID=58844470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710063954.0A Active CN106653625B (zh) 2017-02-04 2017-02-04 超薄封装元件的制作工艺

Country Status (1)

Country Link
CN (1) CN106653625B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832141A (zh) * 2012-08-18 2012-12-19 孙青秀 一种基于框架的无载体式封装件的制作工艺
CN105870100A (zh) * 2015-01-05 2016-08-17 广东气派科技有限公司 一种超薄封装件及其制作工艺
CN105895615A (zh) * 2015-01-05 2016-08-24 广东气派科技有限公司 一种超薄封装元件及其制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832141A (zh) * 2012-08-18 2012-12-19 孙青秀 一种基于框架的无载体式封装件的制作工艺
CN105870100A (zh) * 2015-01-05 2016-08-17 广东气派科技有限公司 一种超薄封装件及其制作工艺
CN105895615A (zh) * 2015-01-05 2016-08-24 广东气派科技有限公司 一种超薄封装元件及其制作工艺

Also Published As

Publication number Publication date
CN106653625A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
CN207781575U (zh) 经封装的电子装置
CN102738109B (zh) 引线框架及半导体装置
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
CN104167395A (zh) 薄轮廓引线半导体封装
CN103715165B (zh) 半导体封装件及其制法
CN105895303B (zh) 电极结构和使用该电极结构的电子元件及其制造方法
US9484278B2 (en) Semiconductor package and method for producing the same
CN101431031A (zh) 半导体封装件及其制法
CN105702657B (zh) 用于表面贴装半导体器件的改进的封装及其制造方法
CN106816416A (zh) 半导体嵌入式混合封装结构及其制作方法
CN106653625B (zh) 超薄封装元件的制作工艺
CN103288044B (zh) 精准集成三轴mems装置到基板的方法
CN101325190A (zh) 导线架上具有图案的四方扁平无引脚封装结构
CN102136459B (zh) 封装结构及其制法
CN101866867B (zh) 无外引脚半导体封装构造的导线架制造方法
CN107093588B (zh) 一种芯片双面垂直封装结构及封装方法
CN108630632A (zh) 用于改进的集成电路封装的方法和装置
CN105206594B (zh) 单面蚀刻水滴凸点式封装结构及其工艺方法
CN105355567B (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
CN104769712A (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
CN103247539B (zh) 引线框架的环氧树脂流出防止方法及用其制造的引线框架
CN208093541U (zh) 封装体
CN106954335B (zh) 表面镀层和包括该表面镀层的半导体封装件
CN205194690U (zh) 集成电路器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant