CN205303457U - 一种高焊线质量的芯片框架 - Google Patents
一种高焊线质量的芯片框架 Download PDFInfo
- Publication number
- CN205303457U CN205303457U CN201620024994.5U CN201620024994U CN205303457U CN 205303457 U CN205303457 U CN 205303457U CN 201620024994 U CN201620024994 U CN 201620024994U CN 205303457 U CN205303457 U CN 205303457U
- Authority
- CN
- China
- Prior art keywords
- frame
- layer
- palladium
- coating
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn - After Issue
Links
Abstract
本实用新型涉及一种芯片框架，具体涉及一种高焊线质量的芯片框架，包括框架本体，所述框架本体分为用于封装芯片的框架正面和与框架正面对应的框架背面，所述框架正面涂敷有钯银金镍合金保护层，所述框架背面涂敷有镍钯金保护层。将芯片框架的正面和背面分别涂敷不同的保护层，框架正面涂敷钯银金镍合金保护层，框架背面涂敷镍钯金保护层，利用钯银金镍合金涂层使封装在框架正面的芯片引线焊接时速度快、质量好，并利用框架背面涂敷的镍钯金保护层，保护框架和引线脚不变色，进而使整个框架的焊线质量高、焊接速度快且框架和引线脚不会变色，解决该领域长期存在的技术缺陷，具有较优的技术效果。
Description
技术领域
本实用新型涉及一种芯片框架，特别是一种高焊线质量的芯片框架。
背景技术
半导体封装技术其实就是一种将芯片打包的技术，因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降，芯片框架作封装芯片的载体，是一种借助于键合金丝实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用芯片框架，是电子信息产业中重要的基础材料。为了保护芯片不被污染和氧化需要在框架表面涂覆处理材料，由于化学镀镍浸金的镀层平整度高、镀层耐磨性好且接触电阻底等优越性能，被广泛应用于精密电子产品的印刷电路板的表面处理和微电子芯片的封装技术中。
现代涂覆技术发展出在芯片框架表面涂镍钯金（NiPdAu）涂层或钯银金镍合金（NiPdAgAu）涂层，在芯片框架涂镍钯金（NiPdAu）涂层可以解决产品管脚焊接时易变色的问题，但不利于框架上的芯片引脚焊接，焊接质量较差、焊线不稳定、焊接速度也慢、工作效率低；而采用钯银金镍合金（NiPdAgAu）涂层的引线框架，框架的芯片引线脚焊接速度快、质量也好、焊线稳定，但是在焊接时框架的裸露部分会氧化变色(涂层中的银和空气中的硫会发生反应)，所以还需要对芯片框架的涂层技术进行研究，以达到焊线质量好、焊接速度快且线脚不变色的效果。
实用新型内容
本实用新型的发明目的在于：针对现有芯片框架的外表面涂层两面均为涂镍钯金或钯银金镍合金，涂镍钯金涂层不利于框架上的芯片引线脚焊接，焊接质量差、焊接速度也慢、工作效率低，而采用钯银金镍合金涂层时，焊接时框架的裸露部分会变色的技术问题，提供一种高焊线质量的芯片框架，该芯片框架通过调整表面涂覆物的结构，使得芯片框架的焊线焊接速度快、质量好且框架和引线脚不易变色。
为了实现上述目的，本实用新型采用的技术方案为：
一种高焊线质量的芯片框架，包括框架本体，所述框架本体分为用于封装芯片的框架正面和与框架正面对应的框架背面，所述框架正面涂敷有钯银金镍保护层，所述框架背面涂敷有镍钯金保护层。
将芯片框架的正面和背面分别涂敷不同的保护层，框架正面涂敷钯银金镍保护层，框架背面涂敷镍钯金保护层，利用钯银金镍合金涂层使封装在框架正面的芯片引线焊接时速度快、质量好，并利用框架背面涂敷的镍钯金保护层，保护框架和引线脚不变色，进而使整个框架的焊线质量高、焊接速度快且框架和引线脚不会变色，解决该领域长期存在的技术缺陷和困难，具有较优的技术效果。
作为本实用新型的优选方案，所述框架正面涂敷的钯银金镍保护层为从内到外的多层结构，且从内到外依次为正面Ni层、正面Pd层、正面Ag层和正面Au层，其中Ni为镍，Pd为钯，Ag为银，Au为金。少量镍可提高合金在氢中的热稳定性，而钯和银可无限互溶，形成连续固溶体，具有强烈吸氢能力和选择性透氢能力，钯银金镍保护层使得框架在室温下具有良好的抗氧化性，提高焊接性能和焊接质量。
作为本实用新型的优选方案，所述正面Ni层的厚度为0.5-2.0um，所述正面Pd层的厚度为0.02-0.15um，所述正面Ag层的厚度不小于0.1um，所述正面Au层的厚度不小于0.003um。经过多次试验分析，得出最适合的各个涂层厚度，使得框架上芯片引线焊接的质量最优。
作为本实用新型的优选方案，所述框架背涂敷的镍钯金保护层为从内到外的多层结构，且从内到外依次为背面Ni层、背面Pd层和背面Au层。在高温下随钯含量增加抗氧化能力亦随之提高，在含硫气氛中不变色，镍钯金保护层保护框架上的引线脚在焊接时不变色。
作为本实用新型的优选方案，所述背面Ni层的厚度为0.5-2.0um，所述背面Pd层的厚度为0.02-0.15um，所述背面Au层的厚度不小于0.003um。
综上所述，由于采用了上述技术方案，本实用新型的有益效果是：
1、将芯片框架的正面和背面分别涂敷不同的保护层，框架正面涂敷钯银金镍保护层，框架背面涂敷镍钯金保护层，利用钯银金镍合金涂层使封装在框架正面的芯片引线焊接时速度快、质量好，并利用框架背面涂敷的镍钯金保护层，保护框架和引线脚不变色，进而使整个框架的焊线质量高、焊接速度快且框架和引线脚不会变色，解决该领域长期存在的技术缺陷，具有较优的技术效果；
2、少量镍可提高合金在氢中的热稳定性，而钯和银可无限互溶，形成连续固溶体，具有强烈吸氢能力和选择性透氢能力，钯银金镍保护层使得框架在室温下具有良好的抗氧化性，提高焊接性能和焊接质量；
3、在高温下随钯含量增加抗氧化能力亦随之提高，在含硫气氛中不变色，镍钯金保护层保护框架上的引线脚在焊接时不变色。
附图说明
图1是本实用新型高焊线质量的芯片框架的结构示意图。
图2为图1中的E-E剖视图。
图3为图2中的A部放大示意图。
图4为图2中的B部放大示意图。
图中标记：1-框架本体，2-钯银金镍保护层，201-正面Ni层，202-正面Pd层，203-正面Ag层，204-正面Au层，3-镍钯金保护层，301-背面Ni层，302-背面Pd层，303-背面Au层。
具体实施方式
下面结合附图，对本实用新型作详细的说明。
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
实施例1
本实施例将该芯片框架的用于SOD882类型的芯片框架，如图1-图4所示，本实施例的高焊线质量的芯片框架，包括框架本体1，所述框架本体分为用于封装芯片的框架正面和与框架正面对应的框架背面，所述框架正面涂敷有钯银金镍保护层2，所述框架背面涂敷有镍钯金保护层3。
本实施例中，所述框架正面涂敷的钯银金镍保护层2为从内到外的多层结构，且从内到外依次为正面Ni层201、正面Pd层202、正面Ag层203和正面Au层204，其中Ni为镍，Pd为钯，Ag为银，Au为金。少量镍可提高合金在氢中的热稳定性，而钯和银可无限互溶，形成连续固溶体，具有强烈吸氢能力和选择性透氢能力，钯银金镍保护层使得框架在室温下具有良好的抗氧化性，提高焊接性能和焊接质量。
本实施例中，所述正面Ni层201的厚度为0.5um，所述正面Pd层202的厚度为0.02um，所述正面Ag层203的厚度为0.1um，所述正面Au层204的厚度为0.003um。经过多次试验分析，得出最适合的各个涂层厚度，使得框架上芯片引线焊接的质量最优。
本实施例中，所述框架背面涂敷的镍钯金保护层3为从内到外的多层结构，且从内到外依次为背面Ni层301、背面Pd层302和背面Au层303。在高温下随钯含量增加抗氧化能力亦随之提高，在含硫气氛中不变色，镍钯金保护层保护框架上的引线脚在焊接时不变色。
本实施例中，所述背面Ni层301的厚度为0.5um，所述背面Pd层302的厚度为0.02um，所述背面Au层303的厚度为0.003um。
综上所述，本实施例的SOD882芯片框架由于采用了上述技术方案，具有以下的有益效果：
将芯片框架的正面和背面分别涂敷不同的保护层，框架正面涂敷钯银金镍保护层，框架背面涂敷镍钯金保护层，利用钯银金镍合金涂层使封装在框架正面的芯片引线焊接时速度快、质量好，并利用框架背面涂敷的镍钯金保护层，保护框架和引线脚不变色，进而使整个框架的焊线质量高、焊接速度快且框架和引线脚不会变色，解决该领域长期存在的技术缺陷，具有较优的技术效果。
实施例2
本实施例将该芯片框架的用于DFN3030类型的芯片框架，如图1-图4所示，本实施例的高焊线质量的芯片框架，包括框架本体1，所述框架本体分为用于封装芯片的框架正面和与框架正面对应的框架背面，所述框架正面涂敷有钯银金镍保护层2，所述框架背面涂敷有镍钯金保护层3。
本实施例中，所述框架正面涂敷的钯银金镍保护层2为从内到外的多层结构，且从内到外依次为正面Ni层201、正面Pd层202、正面Ag层203和正面Au层204，其中Ni为镍，Pd为钯，Ag为银，Au为金。少量镍可提高合金在氢中的热稳定性，而钯和银可无限互溶，形成连续固溶体，具有强烈吸氢能力和选择性透氢能力，室温下具有良好的抗氧化性，提高焊接性能和焊接质量。
本实施例中，所述正面Ni层201的厚度为2.0um，所述正面Pd层202的厚度为0.15um，所述正面Ag层203的厚度为0.2um，所述正面Au层204的厚度为0.005um。
本实施例中，所述框架背面涂敷的镍钯金保护层3为从内到外的多层结构，且从内到外依次为背面Ni层301、背面Pd层302和背面Au层303。在高温下随钯含量增加抗氧化能力亦随之提高，在含硫气氛中不变色，保护框架上的引线脚在焊接时不变色。
本实施例中，所述背面Ni层301的厚度为2.0um，所述背面Pd层302的厚度为0.15um，所述背面Au层303的厚度为0.005um。
综上所述，本实施例的DFN3030芯片框架由于采用了上述技术方案，具有以下的有益效果：
将芯片框架的正面和背面分别涂敷不同的保护层，框架正面涂敷钯银金镍保护层，框架背面涂敷镍钯金保护层，利用钯银金镍合金涂层使封装在框架正面的芯片引线焊接时速度快、质量好，并利用框架背面涂敷的镍钯金保护层，保护框架和引线脚不变色，进而使整个框架的焊线质量高、焊接速度快且框架和引线脚不会变色，解决该领域长期存在的技术缺陷，具有较优的技术效果。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种高焊线质量的芯片框架，包括框架本体，所述框架本体分为用于封装芯片的框架正面和与框架正面对应的框架背面，其特征在于，所述框架正面涂敷有钯银金镍保护层，所述框架背面涂敷有镍钯金保护层。
2.根据权利要求1所述的高焊线质量的芯片框架，其特征在于，所述框架正面涂敷的钯银金镍保护层为从内到外的多层结构，且从内到外依次为Ni层、Pd层、Ag层和Au层，其中Ni为镍，Pd为钯，Ag为银，Au为金。
3.根据权利要求2所述的高焊线质量的芯片框架，其特征在于，所述Ni层的厚度为0.5-2.0um，所述Pd层的厚度为0.02-0.15um，所述Ag层的厚度不小于0.1um，所述Au层的厚度不小于0.003um。
4.根据权利要求1-3之一所述的高焊线质量的芯片框架，其特征在于，所述框架背涂敷的镍钯金保护层为从内到外的多层结构，且从内到外依次为Ni层、Pd层和Au层。
5.根据权利要求4所述的高焊线质量的芯片框架，其特征在于，所述Ni层的厚度为0.5-2.0um，所述Pd层的厚度为0.02-0.15um，所述Au层的厚度不小于0.003um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620024994.5U CN205303457U (zh) | 2016-01-12 | 2016-01-12 | 一种高焊线质量的芯片框架 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620024994.5U CN205303457U (zh) | 2016-01-12 | 2016-01-12 | 一种高焊线质量的芯片框架 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205303457U true CN205303457U (zh) | 2016-06-08 |
Family
ID=56474886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620024994.5U Withdrawn - After Issue CN205303457U (zh) | 2016-01-12 | 2016-01-12 | 一种高焊线质量的芯片框架 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205303457U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489506A (zh) * | 2016-01-12 | 2016-04-13 | 成都先进功率半导体股份有限公司 | 高焊线质量的芯片框架及其制造方法 |
| CN111199940A (zh) * | 2018-11-16 | 2020-05-26 | 泰州友润电子科技股份有限公司 | 一种用于引线框架的涂覆料及涂覆方法 |
-
2016
- 2016-01-12 CN CN201620024994.5U patent/CN205303457U/zh not_active Withdrawn - After Issue
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105489506A (zh) * | 2016-01-12 | 2016-04-13 | 成都先进功率半导体股份有限公司 | 高焊线质量的芯片框架及其制造方法 |
| CN105489506B (zh) * | 2016-01-12 | 2018-02-06 | 成都先进功率半导体股份有限公司 | 高焊线质量的芯片框架及其制造方法 |
| CN111199940A (zh) * | 2018-11-16 | 2020-05-26 | 泰州友润电子科技股份有限公司 | 一种用于引线框架的涂覆料及涂覆方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100371567B1 (ko) | Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임 | |
| US7245006B2 (en) | Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication | |
| WO2010052973A1 (ja) | 半導体装置及びその製造方法 | |
| US20150014829A1 (en) | Copper Leadframe Finish for Copper Wire Bonding | |
| CN103474408B (zh) | 一种表面有镀金层的金银合金键合丝及其制备方法 | |
| US20070120233A1 (en) | Leadframes for improved moisture reliability and enhanced solderability of semiconductor devices | |
| CN102456648B (zh) | 封装基板的制法 | |
| US11869832B2 (en) | Leadframe package using selectively pre-plated leadframe | |
| CN102738109A (zh) | 引线框架及半导体装置 | |
| CN205303457U (zh) | 一种高焊线质量的芯片框架 | |
| CN103988301B (zh) | 引线框架和使用该引线框架制造的半导体封装件 | |
| CN100511588C (zh) | 导线架型芯片级封装方法 | |
| KR20050002601A (ko) | 반도체 패키지용 리드 프레임 | |
| JP2001127229A (ja) | リードフレーム及びそのリードフレームを用いた樹脂封止型半導体装置 | |
| CN105489506B (zh) | 高焊线质量的芯片框架及其制造方法 | |
| KR100378489B1 (ko) | 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법 | |
| CN208478329U (zh) | 用于sot/tsot封装的引线框架 | |
| CN104078437B (zh) | 引线框架及半导体装置的制造方法 | |
| CN105355567A (zh) | 双面蚀刻水滴凸点式封装结构及其工艺方法 | |
| CN104538377A (zh) | 一种基于载体的扇出封装结构及其制备方法 | |
| CN103681375B (zh) | 四方平面无导脚半导体封装件及其制法 | |
| CN202957237U (zh) | 一种芯片封装结构 | |
| KR100269237B1 (ko) | 다중 도금층을 가진 반도체 리드프레임과 그 제조방법 | |
| JPS63304654A (ja) | リ−ドフレ−ム | |
| TW541362B (en) | Lead-free electroplating process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| AV01 | Patent right actively abandoned |
Granted publication date: 20160608 Effective date of abandoning: 20180206 |
|
| AV01 | Patent right actively abandoned |