TW201738976A - 晶片封裝體及晶片封裝製程 - Google Patents

晶片封裝體及晶片封裝製程 Download PDF

Info

Publication number
TW201738976A
TW201738976A TW105113070A TW105113070A TW201738976A TW 201738976 A TW201738976 A TW 201738976A TW 105113070 A TW105113070 A TW 105113070A TW 105113070 A TW105113070 A TW 105113070A TW 201738976 A TW201738976 A TW 201738976A
Authority
TW
Taiwan
Prior art keywords
wafer
line carrier
encapsulant
conductive
chip
Prior art date
Application number
TW105113070A
Other languages
English (en)
Other versions
TWI590349B (zh
Inventor
陳憲章
東鴻 黃
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW105113070A priority Critical patent/TWI590349B/zh
Priority to CN201610471869.3A priority patent/CN107316819A/zh
Application granted granted Critical
Publication of TWI590349B publication Critical patent/TWI590349B/zh
Publication of TW201738976A publication Critical patent/TW201738976A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種晶片封裝體，其包括：一具有一導電柱的線路載板、一晶片、一封裝膠體、一導電層以及多個外部端子。封裝膠體配置於線路載板上，並包覆晶片及導電柱。導電柱頂面暴露於封裝膠體外且配置於線路載板上。晶片配置於線路載板上，而線路載板透過至少一焊線與晶片電性連接。外部端子位於在線路載板上，與晶片位於線路載板不同側，並透過線路載板與晶片電性連接。封裝膠體上有一導電層，導電層與導電柱的頂面連接，使導電層透過導電柱與線路載板及晶片電性連接。一種製造此晶片封裝體的製程亦被提出。

Description

晶片封裝體及晶片封裝製程
本發明是有關於一種晶片封裝體及晶片封裝製程，且特別是有關於一種具有導電柱的晶片封裝體及晶片封裝製程。
在半導體產業中，積體電路(Integrated Circuits, IC)的生產，主要分為三個階段：晶圓(wafer)的製造、積體電路的製作以及晶片的封裝(Package)等。其中，晶片係經由晶圓製作、電路設計、光罩製作、電路製作以及切割晶圓等步驟而完成，而每一顆由晶圓切割所形成的晶片，在經由晶片上之接點與外部訊號電性連接後，可再以封裝膠體材料將晶片包覆，其封裝之目的在於防止晶片受到濕氣、熱量、雜訊的影響，並提供晶片與外部電路之間電性連接的媒介，如此即完成積體電路的生產。
在通訊元件的製造過程中，在以封裝膠體將通訊晶片包覆之後，須進一步製作外部天線，此外部天線的製作包括形成外部天線本身以及連接於外部天線與通訊晶片之間的接觸導體。一般而言，前述的接觸導體通常是在封裝膠體製作完成之後以雷射鑽孔搭配導電材料的填入進行製作。
然而，因為封裝膠體過厚且雷射的能量不易控制，所以以雷射鑽孔方式於封裝膠體中形成接觸開口面臨了製程裕度(process window)不足的問題。因此，外部天線與通訊晶片之間的電性連接有可能會出現開路或電氣特性不佳等問題，進而導致通訊元件的封裝良率無法有效被提升。因此，如何進一步提升通訊元件的封裝良率，實已成目前亟欲解決的課題。
本發明提供多種晶片封裝體以及多種晶片封裝製程。
本發明提供一種晶片封裝製程，其包括下列步驟。提供一線路載板，此線路載板上具有一導電柱。將一晶片置於線路載板上，其中晶片透過至少一焊線與線路載板電性連接。於線路載板上形成一封裝膠體，以包覆晶片及導電柱。移除部分的封裝膠體，以暴露出導電柱的一頂面。於封裝膠體上形成與導電柱頂面連接的一導電層，此導電層透過線路載板與晶片電性連接。於線路載板上形成多個外部端子，此外部端子與晶片在線路載板的不同側的，且外部端子透過線路載板與晶片電性連接。
本發明提供一種晶片封裝體，其包括一線路載板、一晶片、一封裝膠體、一導電層以及多個外部端子。線路載板具有一導電柱。晶片配置於線路載板上，並且透過至少一焊線與線路載板電性連接。封裝膠體配置於線路載板上，其中封裝膠體包覆晶片及導電柱，且導電柱的一頂面暴露於封裝膠體外。導電層配置於封裝膠體上以與導電柱的頂面連接，其中導電層透過線路載板與晶片電性連接。外部端子與晶片位於線路載板的不同側，且外部端子透過線路載板與晶片電性連接。
在本發明的一實施例中，移除部分的封裝膠體的方法包括研磨。
在本發明的一實施例中，形成導電層的方法包括電鍍。
在本發明的一實施例中，導電柱與晶片位於線路載板的同側，且導電柱的高度大於晶片的厚度。
本發明提供另一種晶片封裝製程，其包括下列步驟。提供一線路載板，此線路載板上具有一導電柱。將一晶片置於線路載板，其中晶片透過至少一焊線與線路載板電性連接。於線路載板上形成一封裝膠體，以包覆晶片及導電柱。移除部分的封裝膠體，以於封裝膠體內形成一開口，且此開口暴露出導電柱的一頂面。於開口中填入一接觸導體。於封裝膠體上形成與接觸導體頂面連接的一導電層，此導電層透過接觸導體及線路載板與晶片電性連接。
本發明提供另一種晶片封裝體，其包括一線路載板、一接觸導體、一晶片、一封裝膠體、一導電層以及多個外部端子。線路載板具有一導電柱。接觸導體配置於導電柱上。晶片配置於線路載板上，並且與線路載板電性連接。封裝膠體配置於線路載板上，其中封裝膠體包覆晶片、導電柱及接觸導體，且接觸導體的一頂面暴露於封裝膠體外。導電層配置於封裝膠體上以與接觸導體的頂面連接，其中導電層透過接觸導體及線路載板與晶片電性連接。外部端子與晶片位於線路載板的不同側，且外部端子透過線路載板與晶片電性連接。
在本發明的另一實施例中，移除部分的封裝膠體以於封裝膠體內形成開口的方法包括雷射鑽孔。
在本發明的另一實施例中，形成導電層的方法包括電鍍。
在本發明的另一實施例中，更包括於線路載板上形成多個外部端子，其中外部端子與晶片位於線路載板的不同側，且外部端子透過線路載板與晶片電性連接。
在本發明的另一實施例中，導電柱、接觸導體與晶片位於線路載板的同側。
基於上述，本發明上述實施例在形成封裝膠體之前先於線路載板上形成導電柱，此製程順序可以提升晶片封裝製程的封裝良率。此外，由於導電柱的製作早於封裝膠體的形成，因此封裝膠體的厚度不會影響到導電柱的製作良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D是依照本發明第一實施例的一種晶片封裝體的製造流程示意圖。首先，請參照圖1A，提供一已形成有導電柱220的線路載板210，其中線路載板210具有第一表面210a以及第二表面210b，且導電柱220位於線路載板210之第一表面210a上。具體而言，線路載板210包括一核心層212、導體C、第一接墊212a、第二接墊212b、第一防焊層214a以及第二防焊層214b，其中核心層212為硬質或可撓性之介電材料，第一接墊212a與第二接墊212b分別位於核心層212的二相對表面S1、S2上，且第一接墊212a分別與透過嵌於核心層212中的導體C與對應的第二接墊212b電性連接。第一防焊層214a與第二防焊層214b分別覆蓋於核心層212的二相對表面S1、S2上，並暴露出第一接墊212a與第二接墊212b。在一實施例中，導電柱220位於線路載板210的核心層212之表面S1上，且導電柱220例如是嵌於第一防焊層214a中。然而，本揭露不限定導電柱220必須嵌於第一防焊層214a中。換言之，在其他實施例中，導電柱220可以是配置於線路載板210（即第一防焊層214a）的第一表面210a上。或者，導電柱220除了可嵌於第一防焊層214a中，還可進一步嵌於或延伸至核心層212中。
在本實施例中，線路載板210例如是具有單層線路之印刷電路板或具有多層線路之印刷電路板。前述的線路載板210可為硬質線路載板或可撓性線路載板。第一接墊212a及第二接墊212b的材料例如是銅、鎳、金、錫或上述之組合，第一防焊層214a以及第二防焊層214b的材料例如是環氧樹酯或其他防焊材質，而導電柱220的材料例如是銅或銅合金。
接著，請參考圖1B，將晶片230置於線路載板210的第一表面210a上，以使晶片230與導電柱220位於線路載板230的同一側，接著，透過至少一焊線240使晶片230與線路載板210上的第一接墊212a電性連接。
如圖1B所示，前述之導電柱220、晶片230及焊線240皆位於線路載板210的同一側。在一實施例中，晶片230配置於防焊層214a的表面上。在完成晶片230與線路載板210的接合之後，晶片230會透過線路載板210內之導體C與導電柱220電性連接。
在完成晶片230與線路載板210的接合之後，接著，於線路載板210上形成封裝膠體250，以包覆導電柱220及晶片230。具體而言，前述的封裝膠體250除了包覆導電柱220及晶片230之外，可進一步包覆焊線240以及被防焊層214a所暴露的第一接墊212a。在本實施例中，晶片230例如通訊晶片，焊線240例如金線，而封裝膠體250例如是以射出成型(mold injection)的方式製作，且晶片230的厚度及焊線240弧高決定了所欲形成之封裝膠體250的厚度T1。此處，封裝膠體250的厚度T1足以覆蓋住導電柱220的頂面220a。
在完成封裝膠體250的製作之後，本實施例可於線路載板210的第二表面210b上形成外部端子216，其中外部端子216與被防焊層214b所暴露出的第二接墊214電性連接。舉例而言，外部端子216可為焊球、凸塊等，且晶片230可透過焊線240、第一接墊212a、導體C、第二接墊212b以及外部端子216與外部元件電性連接。
然後，請參考圖1C，移除部分的封裝膠體250，直到導電柱220的頂面220a被暴露。在本實施例中，封裝膠體250可藉由研磨製程、蝕刻製程或其他製程進行薄化，以形成封裝膠體250’。值得注意的是，當厚度為T1之封裝膠體250被薄化而成為封裝膠體250’時，封裝膠體250’的厚度為T2。。
請參考圖1D，在形成封裝膠體250’之後，接著於封裝膠體250’上形成一導電層270，此導電層270與導電柱220的頂面220a連接，使導電層270透過導電柱220、線路載板210與晶片230電性連接。此外，在本實施例中，形成導電層270的方法例如是電鍍、濺鍍或其他適當的成膜製程，導電層270的材料例如是金屬。在本實施例中，導電層270可作為天線層。
在本實施例中，如圖1C與圖1D所示，由於導電柱220可預先行製作並設置於線路載板210上，因此本實施例可精準地控制導電柱220的頂面220a之平整度，以使頂面220a與薄化後的封裝膠體250’的頂面切齊（實質上共平面），進而使得後續形成之導電層270能夠順利地與導電柱220的頂面220a電性連接。在導電柱220的頂面220a之平整度獲得良好控制的情況下，導電層270與導電柱220的頂面220a會形成良好的歐姆接觸，使得整體的封裝信賴性獲得提升。
經過上述製程後即可大致上完成本實施例之晶片封裝體200的製作。上述之晶片封裝體200包括線路載板210、導電柱220、晶片230、焊線240、封裝膠體250’、導電層270及外部端子216。線路載板210具有第一表面210a以及第二表面210b，且導電柱220、晶片230、焊線240、封裝膠體250’及導電層270位於線路載板210之第一表面210a上，外部端子216位於線路載板210之第二表面210b上。在一實施例中，線路載板210包括一核心層212、導體C、第一接墊212a、第二接墊212b、第一防焊層214a以及第二防焊層214b，第一接墊212a與第二接墊212b分別位於核心層212的二相對表面S1、S2上，且第一接墊212a分別與透過嵌於核心層212中的導體C與對應的第二接墊212b電性連接。晶片230透過至少一焊線240與被防焊層214a所暴露出的第一接墊214電性連接。外部端子216與被防焊層214b所暴露出的第二接墊214電性連接。因此，晶片230透過至少一焊線240、第一接墊212a、導體C、第二接墊212b以及外部端子216與外部元件電性連接。封裝膠體250’配置於線路載板上，除了包覆晶片230及導電柱220，可進一步包覆焊線240以及被防焊層214a所暴露的第一接墊212a，並使導電柱220暴露出導電柱220的一頂面220a。導電層270配置於封裝膠體250’上，使導電層270接觸導電柱220的一頂面220a，且透過導電柱220、線路載板210與晶片230電性連接。
以下將以不同的實施例來說明晶片封裝體的製造流程。在此必須說明的是，下述實施例延用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可以參考前述實施例，下述實施例不再重述。
圖2A至圖2D是依照本發明第二實施例的一種晶片封裝體的製造流程示意圖。首先，請參照圖1A、圖1B、圖2A以及圖2B，本實施例中具有導電柱220’的線路載板210與圖1A及圖1B中所繪示之具有導電柱220的線路載板210相似，二者之間不同之處在於：本實施例（圖2A及圖2B）中形成於線路載板210上的導電柱220’較導電柱220（圖1A與圖1B）為短。
然後，請參考圖2C，在完成封裝膠體251的製作之後，在封裝膠體251中形成接觸開口252，此接觸開口252暴露出導電柱220’的頂面220a。接著，於接觸開口252中填入接觸導體260，此處，接觸導體260與導電柱220’電性連接。本實施例可藉由蝕刻、研磨鑽孔、雷射鑽孔或其他製程於封裝膠體251中形成接觸開口252。此外，接觸導體260的材料例如是錫膏、銀漿、或其他融點低於導電柱220’材料的導電物質。
在本實施例中，如圖2B與圖2C所示，由於導電柱220’可預先製作並設置於線路載板210上，因此本實施例在形成封裝膠體251中的接觸開口252時，將可有效減少封裝膠體251中接觸開孔252的深寬比(aspect ratio)，使得製程時間縮短，進而增加產能。
請參考圖2D，在填入接觸導體260後，接著於封裝膠體251上形成一導電層270，以使導電層270透過接觸導體260、導電柱220以及線路載板210而與晶片230電性連接。
在本實施例中，如圖2C與圖2D所示，前述的接觸導體260於填入開口後，接觸導體260會有一頂面260a，其中頂面260a不會被封裝膠體251所包覆，進而使得後續形成之導電層270能夠順利地與接觸導體260的頂面260a電性連接。
經過上述製程後即可大致上完成本實施例之晶片封裝體200’的製作。上述之晶片封裝體200’包括線路載板210、導電柱220、晶片230、焊線240、封裝膠體251、接觸導體260、導電層270及外部端子216。線路載板210具有第一表面210a以及第二表面210b，且導電柱220、晶片230、焊線240、封裝膠體251、接觸導體260及導電層270位於線路載板210之第一表面210a上，外部端子216位於線路載板210之第二表面210b上。在一實施例中，線路載板210包括一核心層212、導體C、第一接墊212a、第二接墊212b、第一防焊層214a以及第二防焊層214b，第一接墊212a與第二接墊212b分別位於核心層212的二相對表面S1、S2上，且第一接墊212a分別與透過嵌於核心層212中的導體C與對應的第二接墊212b電性連接。晶片230透過至少一焊線240與被防焊層214a所暴露出的第一接墊214電性連接。外部端子216與被防焊層214b所暴露出的第二接墊214電性連接。因此，晶片230透過至少一焊線240、第一接墊212a、導體C、第二接墊212b以及外部端子216與外部元件電性連接。封裝膠體251配置於線路載板210上，除了包覆晶片230、接觸導體260及導電柱220，可進一步包覆焊線240以及被防焊層214a所暴露的第一接墊212a，並使接觸導體260暴露出接觸導體260的一頂面260a。導電層270配置於封裝膠體251上，使導電層270接觸接觸導體260，且透過導電柱220、線路載板210與晶片230電性連接。
綜上所述，本發明上述實施例在形成封裝膠體之前先於線路載板上形成導電柱，此製程順序可以提升晶片封裝製程的封裝良率。此外，由於導電柱的製作早於封裝膠體的形成，因此封裝膠體的厚度不會影響到導電柱的製作良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200、200’‧‧‧晶片封裝體
210‧‧‧線路載板
210a‧‧‧第一表面
210b、210b‧‧‧第二表面
S1、S2‧‧‧表面
212a‧‧‧第一接墊
212b‧‧‧第二接墊
214a‧‧‧第一防焊層
214b‧‧‧第二防焊層
C‧‧‧導體
216‧‧‧外部端子
220、220’‧‧‧導電柱
H、H’‧‧‧高度
220a‧‧‧頂面
230‧‧‧晶片
240‧‧‧焊線
250、250’、251‧‧‧封裝膠體
252‧‧‧接觸開口
T1、T2、T3‧‧‧厚度
260‧‧‧接觸導體
260a‧‧‧頂面
270‧‧‧導電層
圖1A至圖1D是依照本發明第一實施例的一種晶片封裝體的製造流程示意圖。 圖1D是依照本發明第一實施例的晶片封裝體的剖面示意圖。 圖2A至圖2D是依照本發明第二實施例的一種晶片封裝體的製造流程示意圖。 圖2D是依照本發明第二實施例的晶片封裝體的剖面示意圖。
200‧‧‧晶片封裝體
210‧‧‧線路載板
212‧‧‧核心層
210a‧‧‧第一表面
210b‧‧‧第二表面
S1、S2‧‧‧表面
212a‧‧‧第一接墊
212b‧‧‧第二接墊
214a‧‧‧第一防焊層
214b‧‧‧第二防焊層
216‧‧‧外部端子
220‧‧‧導電柱
220a‧‧‧頂面
230‧‧‧晶片
240‧‧‧焊線
250‧‧‧封裝膠體
270‧‧‧導電層
C‧‧‧導體
H‧‧‧高度
T2‧‧‧厚度

Claims (11)

  1. 一種晶片封裝製程，包括： 提供一線路載板，該線路載板上具有一導電柱； 將一晶片置於一線路載板，並使該晶片透過至少一焊線與該線路載板電性連接； 於該線路載板上形成一封裝膠體以包覆該晶片及該導電柱； 移除部分的該封裝膠體以暴露出該導電柱的一頂面；以及 於該封裝膠體上形成與該導電柱的該頂面連接的一導電層，其中該導電層透過該線路載板與該晶片電性連接； 於該線路載板上形成多個外部端子，其中該些外部端子與該晶片位於該線路載板的不同側，且該些外部端子透過該線路載板與該晶片電性連接。
  2. 如申請專利範圍第1項所述的晶片封裝製程，其中移除部分的該封裝膠體的方法包括研磨。
  3. 如申請專利範圍第1項所述的晶片封裝製程，其中形成該導電層的方法包括電鍍。
  4. 一種晶片封裝體，包括： 一線路載板，該線路載板具有一導電柱； 一晶片，配置於該線路載板上，並且透過至少一焊線與該線路載板電性連接； 一封裝膠體，配置於該線路載板上，其中該封裝膠體包覆該晶片及該導電柱，且該導電柱的一頂面暴露於封裝膠體外； 一導電層，配置於該封裝膠體上以與該導電柱的該頂面連接，其中該導電層透過該線路載板與該晶片電性連接；以及 多個外部端子，其中該些外部端子與該晶片位於該線路載板的不同側，且該些外部端子透過該線路載板與該晶片電性連接。
  5. 如申請專利範圍第4項所述的晶片封裝體，其中該導電柱與該晶片位於該線路載板的同側，且該導電柱的高度大於該晶片的厚度。
  6. 一種晶片封裝製程，包括： 提供一線路載板，該線路載板上具有一導電柱； 將一晶片置於一線路載板，並使該晶片透過至少一焊線與該線路載板電性連接； 於該線路載板上形成一封裝膠體以包覆該晶片及該導電柱； 移除部分的該封裝膠體以於該封裝膠體內形成一開口，其中該開口暴露出該導電柱的一頂面； 於該開口中填入一接觸導體；以及 於該封裝膠體上形成與該接觸導體的一頂面連接的一導電層，其中該導電層透過該接觸導體及該線路載板與該晶片電性連接。
  7. 如申請專利範圍第6項所述的晶片封裝製程，其中移除部分的該封裝膠體以於該封裝膠體內形成該開口的方法包括雷射鑽孔。
  8. 如申請專利範圍第6項所述的晶片封裝製程，其中形成該導電層的方法包括電鍍。
  9. 如申請專利範圍第6項所述的晶片封裝製程，更包括於該線路載板上形成多個外部端子，其中該些外部端子與該晶片位於該線路載板的不同側，且該些外部端子透過該線路載板與該晶片電性連接。
  10. 一種晶片封裝體，包括： 一線路載板，該線路載板具有一導電柱； 一接觸導體，配置於該導電柱上； 一晶片，配置於該線路載板上，並且與該線路載板電性連接； 一封裝膠體，配置於該線路載板上，其中該封裝膠體包覆該晶片、該導電柱及該接觸導體，且該接觸導體的一頂面暴露於封裝膠體外； 一導電層，配置於該封裝膠體上以與該接觸導體的該頂面連接，其中該導電層透過該接觸導體及該線路載板與該晶片電性連接；以及 多個外部端子，其中該些外部端子與該晶片位於該線路載板的不同側，且該些外部端子透過該線路載板與該晶片電性連接。
  11. 如申請專利範圍第10項所述的晶片封裝體，其中該導電柱、該接觸導體與該晶片位於該線路載板的同側。
TW105113070A 2016-04-27 2016-04-27 晶片封裝體及晶片封裝製程 TWI590349B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105113070A TWI590349B (zh) 2016-04-27 2016-04-27 晶片封裝體及晶片封裝製程
CN201610471869.3A CN107316819A (zh) 2016-04-27 2016-06-24 芯片封装体及芯片封装制程

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105113070A TWI590349B (zh) 2016-04-27 2016-04-27 晶片封裝體及晶片封裝製程

Publications (2)

Publication Number Publication Date
TWI590349B TWI590349B (zh) 2017-07-01
TW201738976A true TW201738976A (zh) 2017-11-01

Family

ID=60048447

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113070A TWI590349B (zh) 2016-04-27 2016-04-27 晶片封裝體及晶片封裝製程

Country Status (2)

Country Link
CN (1) CN107316819A (zh)
TW (1) TWI590349B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782496A (zh) * 2020-06-10 2021-12-10 讯芯电子科技（中山）有限公司 半导体封装装置和半导体封装装置制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105483B2 (en) * 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
CN103632988B (zh) * 2012-08-28 2016-10-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
US9129954B2 (en) * 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof

Also Published As

Publication number Publication date
CN107316819A (zh) 2017-11-03
TWI590349B (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
TWI651828B (zh) 晶片封裝結構及其製造方法
US20090127682A1 (en) Chip package structure and method of fabricating the same
KR101605600B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US8304268B2 (en) Fabrication method of semiconductor package structure
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
TWI404175B (zh) 具電性連接結構之半導體封裝件及其製法
CN107910311B (zh) 一种扇出型天线封装结构及其制备方法
TW201644024A (zh) 晶片封裝結構及其製造方法
CN105990268B (zh) 电子封装结构及其制法
US20100123236A1 (en) Semiconductor package having adhesive layer and method of manufacturing the same
TW201415589A (zh) 半導體封裝件及其製法
US10811378B2 (en) Electronic package and manufacturing method thereof
US7015591B2 (en) Exposed pad module integrating a passive device therein
KR101474189B1 (ko) 집적회로 패키지
KR101685068B1 (ko) 시스템 인 패키지 및 이의 제조방법
TWI651827B (zh) 無基板封裝結構
TW201814854A (zh) 電子封裝件及其製法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
US11764188B2 (en) Electronic package and manufacturing method thereof
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
KR101432486B1 (ko) 집적회로 패키지 제조방법
TWI689067B (zh) 電子封裝件及其製法
TW202115852A (zh) 半導體裝置及製造方法
TW202137342A (zh) 晶片嵌入式基板結構與晶片封裝結構及其製造方法
KR101659354B1 (ko) 반도체 패키지 및 이의 제조 방법