CN113782496A - 半导体封装装置和半导体封装装置制造方法 - Google Patents

半导体封装装置和半导体封装装置制造方法 Download PDF

Info

Publication number
CN113782496A
CN113782496A CN202010525073.8A CN202010525073A CN113782496A CN 113782496 A CN113782496 A CN 113782496A CN 202010525073 A CN202010525073 A CN 202010525073A CN 113782496 A CN113782496 A CN 113782496A
Authority
CN
China
Prior art keywords
chip
layer
substrate
semiconductor package
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010525073.8A
Other languages
English (en)
Inventor
黄柏仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shunsin Technology Zhongshan Ltd
Original Assignee
Shunsin Technology Zhongshan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shunsin Technology Zhongshan Ltd filed Critical Shunsin Technology Zhongshan Ltd
Priority to CN202010525073.8A priority Critical patent/CN113782496A/zh
Priority to TW109133439A priority patent/TWI763056B/zh
Publication of CN113782496A publication Critical patent/CN113782496A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731Ceramic materials or glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种半导体封装装置,包括基板、芯片、导电组件、封胶层、及天线组件。芯片设置于基板,导电组件设置于基板,封胶层包覆芯片与导电组件,并露出芯片与导电组件的顶部,天线组件设置于封胶层,并与导电组件电性连接。本发明利用封胶层包覆晶片,並在封胶层上直接印刷天線結構,省去了天线基板的厚度,有效縮小封裝產品結合天線的厚度空間,滿足未來更小產品尺寸需求。

Description

半导体封装装置和半导体封装装置制造方法
技术领域
本发明有关于一种半导体封装装置和其制造方法,尤指一种在封胶层上直接印刷天線結構的半导体封装装置和其制造方法。
背景技术
天線封裝(Antennas in package,AiP)技術是基於封裝材料與工藝,將天線與晶片集成在封裝內,實現系統級無線功能的技術。然而,傳統天線封裝需要在晶片上疊加具有天線模塊的電路板,造成整體封裝產品厚度的增加,並且需要額外的製程,導致成本的增加。
发明内容
有鉴于此,在本发明一实施例中,提供一种降低封装产品厚度并具有天线模块的半导体封装装置和半导体封装装置制造方法。
本发明一实施例揭露一种半导体封装装置,包括:导热载板,具有线路层,所述导热载板的底部具有与所述线路层连接的焊球;导电元件,形成于所述线路层上;绝缘层,形成于所述导热载板上,并露出所述导电元件;及芯片,设置于所述导电元件上。
本发明一实施例揭露一种半导体封装装置制造方法,其特征在于,包括:提供导热载板,所述导热载板,具有线路层,所述线路层具有第一表面以及与所述第一表面相对的第二表面;蚀刻所述导热载板以露出所述第一表面;设置导电元件于所述第一表面,所述导电元件具有导电顶面;形成绝缘层以覆盖所述导热载板以及所述导电元件;研磨所述绝缘层以露出所述导电顶面;设置芯片于所述导电顶面;蚀刻所述导热载板以露出所述第二表面;及设置焊球以与所述线路层连接。
本发明一实施例揭露一种半导体封装装置,包括基板;芯片,设置于所述基板;导电组件,设置于所述基板;封胶层,包覆所述芯片与所述导电组件,并露出所述芯片与所述导电组件的顶部;及天线组件,设置于所述封胶层,并与所述导电组件电性连接。
本发明另一实施例揭露一种半导体封装装置制造方法,包括提供基板;设置芯片于所述基板;设置导电组件于所述基板;形成封胶层,所述包覆所述芯片与所述导电组件;研磨封胶层,使得所述芯片的顶部与所述导电组件露出;及设置天线组件于所述封胶层,并与所述导电组件电性连接。
根据本发明一实施例,所述基板具有线路层,以及与所述线路层电性连接的复数接合垫,所述芯片与所述导电组件透过所述接合垫与所述线路层电性连接。
根据本发明一实施例,更包括设置于所述基板的电子组件,所述电子组件包括滤波电路或被动组件。
根据本发明一实施例,所述天线组件透过网版印刷方式直接贴附于所述封胶层。
根据本发明一实施例,更包括散热层,设置于所述芯片上,所述散热层透过网版印刷方式直接贴附于所述芯片露出所述封胶层的表面。
根据本发明一实施例,所述天线组件与所述散热层的底面与所述封胶层的表面共平面。
根据本发明一实施例,所述导电组件是由复数铜球迭合而成。
根据本发明实施例,利用封胶层包覆晶片,並在封胶层上直接印刷天線結構,省去了天线基板的厚度,有效縮小封裝產品結合天線的厚度空間,滿足未來更小產品尺寸需求。另外,透过封胶层的设计,方便实践直接印刷天线的目的,大幅降低產品成本。再者,透过散熱層的设计,进一步提高散热的效率,有效改善产品的可靠度。
附图说明
图1A显示根据本发明一实施例所述的半导体封装装置的剖面图。
图1B显示根据本发明另一实施例所述的半导体封装装置的剖面图。
图2A-图2D显示根据本发明一实施例所述的半导体封装装置的制造方法的剖面图。
图3A是根据本发明一实施例所述的阵列天线的俯视示意图。
图3B是根据本发明一实施例所述的阵列天线的返回損失对频率的模拟结果曲线图。
图4A是根据本发明一实施例所述的贴片天线的俯视示意图。
图4B是根据本发明一实施例所述的贴片天线的返回損失对频率的模拟结果曲线图。
主要元件符号说明
100A、100B 半导体封装装置
10 基板
12 芯片
14 电子组件
16A、16B 导电组件
17 封胶层
19 天线组件
11 接合垫
30、40 馈入点
32、42 辐射体
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于本领域普通技术人员理解和实施本发明,下面结合附图与实施例对本发明进一步的详细描述,应当理解,本发明提供许多可供应用的发明概念,其可以多种特定型式实施。本领域技术人员可利用这些实施例或其他实施例所描述的细节及其他可以利用的结构,逻辑和电性变化,在没有离开本发明的精神与范围之下以实施发明。
本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中,实施例中的各元件的配置为说明之用,并非用以限制本发明。且实施例中图式标号的部分重复,系为了简化说明,并非意指不同实施例之间的关联性。其中,图示和说明书中使用的相同的元件编号系表示相同或类似的元件。本说明书的图示为简化的形式且并未以精确比例绘制。为清楚和方便说明起见,方向性用语(例如顶、底、上、下以及对角)系针对伴随的图示说明。而以下说明所使用的方向性用语在没有明确使用在以下所附的申请专利范围时,并非用来限制本发明的范围。
再者,在说明本发明一些实施例中,说明书以特定步骤顺序说明本发明的方法以及(或)程序。然而,由于方法以及程序并未必然根据所述的特定步骤顺序实施,因此并未受限于所述的特定步骤顺序。熟习此项技艺者可知其他顺序也为可能的实施方式。因此,于说明书所述的特定步骤顺序并未用来限定申请专利范围。再者,本发明针对方法以及(或)程序的申请专利范围并未受限于其撰写的执行步骤顺序,且熟习此项技艺者可了解调整执行步骤顺序并未跳脱本发明的精神以及范围。
图1A显示根据本发明一实施例所述的半导体封装装置的剖面图。根据本发明一实施例所述的半导体封装装置100A,包括基板10、芯片12、电子组件14、导电组件16A、封胶层17以及天线组件19。基板10内部具有线路层(图未显示),以及与线路层电性连接,分别位于基板10相对的上表面与下表面的复数接合垫11,基板10可以是通过压合法(laminated)及增层法(Build-up)等方式形成的双层或多层电路层的基板。此属于现有技术,因此不再详述具体的实施细节以精简说明。根据本申请一实施例,基板10可用不同的材料制作,如硅、高分子和陶瓷材料制作。
芯片12设置于基板10的上表面的接合垫11上,透过接合垫11与线路层电性连接。根据本发明一实施例,芯片12可以是各种包含有源组件或无源组件(active or passiveelements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子组件(electronic components),例如是有关于光电装置(optoelectronic devices)、微机电系统(Micro-electromechanical Systems,MEMS)、功率放大芯片、电源管理芯片、生物辨识装置、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package,WSP)制程对影像感测装置、发光二极管(light-emitting diodes,LEDs)、太阳能电池(solarcells)、射频组件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力传感器(process sensors)或喷墨头(ink printer heads)等半导体芯片。
电子组件14设置于基板10的上表面的接合垫11上,透过接合垫11与线路层电性连接。根据本发明一实施例,电子组件14可包括滤波电路或被动组件,例如电阻、电容、电感等,以搭配芯片12实施滤波、稳压、信号放大等功能。根据本发明一实施例,芯片12与电子组件14可利用表面黏着技术(Surface Mount Technology,SMT)安装在基板10上。
导电组件16A设置于基板10的上表面的接合垫11上,透过接合垫11与线路层电性连接。根据本发明一实施例,导电组件16A可以是金属插塞(plug)或是导电柱,材质可以是例如金、银、铜、铝、钨、锡、合金或其他合适的导电材料。
封胶层17,顺应性地形成于基板10上,用以包覆芯片12、电子组件14以及导电组件16A,并露出芯片12与导电组件16A的顶部。封胶层17可提供机械稳定性及抵抗氧化、湿度及其它环境条件的保护。根据本发明一实施例,封胶层17可由一封装材料(moldingmaterial)形成。该封装材料可包括酸醛基树脂(novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其它适当的包覆剂。该封装材料亦可包括适当的填充剂(filler),例如是粉状的二氧化硅。该封装材料可以是预浸渍材料(pre-impregnated material),例如是预浸渍介电材料。
散热层18,设置于芯片12上,用以帮助芯片12散热。根据本发明一实施例,散热层18的材质可为铝胶或银胶,透过网版印刷(Screen printing)的方式直接贴附在芯片12露出封胶层17的表面。根据本发明其他实施例,散热层18的材料还可包含陶瓷、石墨烯(graphene)、石墨(graphite)、奈米碳管(carbon nanotube,CNT)、奈米碳球(carbonnanoball)、或其组合。
天线组件19,设置于封胶层17,并与导电组件16A电性连接。根据本发明一实施例,天线组件19可包括辐射体,具有馈入端,辐射体设置于封胶层17上,而天线组件19的接地层可共用电子组件14的接地层。天线组件19部分设置于导电组件16A上,且天线组件19可透过网版印刷(Screen printing)的方式直接贴附在封胶层17上,材质可为铝胶或银胶。在此实施例,天线组件19与散热层18的底面与封胶层17的表面共平面。另外,天线组件19可以是阵列天线(array antenna)或贴片天线(patch antenna)。由于阵列天线所需的布局面积相对贴片天线较大,本领域技术人员可根据功能需要以及产品尺寸而选择使用阵列天线或贴片天线。
图1B显示根据本发明另一实施例所述的半导体封装装置的剖面图。图1B與图1A的差異在於图1A的导电组件16A改以导电组件16B代替。根据本发明一实施例,导电组件16B可由复数铜球迭合而成。透过复数铜球迭合的方式形成导电组件16B,可以简化制程,降低成本。在其他实施例中,导电组件16B亦可由复数锡球迭合而成。
图2A-图2D显示根据本发明一实施例所述的半导体封装装置的制造方法的剖面图。参阅图2A,首先提供基板10。基板10具有线路层,以及与线路层电性连接,分别位于基板10相对的上表面与下表面的复数接合垫11,基板10可以是通过压合法(laminated)及增层法(Build-up)等方式形成的双层或多层电路层的基板。此属于现有技术,因此不再详述具体的实施细节以精简说明。根据本申请一实施例,基板10可用不同的材料制作,如硅、高分子和陶瓷材料制作。
接下来,设置芯片12以及电子组件14于基板10的上表面的接合垫11上,根据本发明一实施例,芯片12与电子组件14可利用表面黏着技术(Surface Mount Technology,SMT)安装在基板10上。芯片12可以是各种包含有源组件或无源组件(active or passiveelements)、数字电路或模拟电路(digital or analog circuits)等集成电路的电子组件(electronic components),例如是有关于光电装置(optoelectronic devices)、微机电系统(Micro-electromechanical Systems,MEMS)、功率放大芯片、电源管理芯片、生物辨识装置、微流体系统(microfluidic systems)、或利用热、光线及压力等物理量变化来测量的物理传感器(Physical Sensor)。特别是可选择使用晶圆级封装(wafer scale package,WSP)制程对影像感测装置、发光二极管(light-emitting diodes,LEDs)、太阳能电池(solarcells)、射频组件(RF circuits)、加速计(accelerators)、陀螺仪(gyroscopes)、指纹辨识器、微制动器(micro actuators)、表面声波组件(surface acoustic wave devices)、压力传感器(process sensors)或喷墨头(ink printer heads)等半导体芯片。电子组件14透过接合垫11与线路层电性连接。根据本发明一实施例,电子组件14可包括滤波电路或被动组件,例如电阻、电容、电感等,以搭配芯片12实施滤波、稳压、信号放大等功能。
接下来,形成导电组件16A于基板10的上表面的接合垫11上,并透过接合垫11与线路层电性连接。根据本发明一实施例,导电组件16A可以是金属插塞(plug)或是导电柱,材质可以是例如金、银、铜、铝、钨、锡、合金或其他合适的导电材料,根据本发明另一实施例,导电组件16A也可置换为图1B所示的导电组件16B,由复数铜球迭合而成。
接下来,参阅图2B,顺应性地形成封胶层17于基板10上,以包覆芯片12、电子组件14以及导电组件16A。封胶层17可提供机械稳定性及抵抗氧化、湿度及其它环境条件的保护。根据本发明一实施例,封胶层17可由一封装材料(molding material)形成。该封装材料可包括酸醛基树脂(novolac-based resin)、环氧基树脂(epoxy-based resin)、硅基树脂(silicone-based resin)或其它适当的包覆剂。该封装材料亦可包括适当的填充剂(filler),例如是粉状的二氧化硅。该封装材料可以是预浸渍材料(pre-impregnatedmaterial),例如是预浸渍介电材料。
接下来,参阅图2C,研磨封胶层17,使得芯片12的顶部露出,并磨去部份的导电组件16A顶部,使得留下的导电组件16A的顶部与芯片12的顶部以及研磨后的封胶层17上表面切齐。根据本发明一实施例,可透过機械式研磨的方式使用砂轮来研磨封胶层17。
接下来,参阅图2D,形成散热层18于芯片12上,并形成天线组件19于封胶层17,同时与导电组件16电性连接,完成了根据本发明一实施例所述的半导体封装装置。根据本发明一实施例,散热层18的材料还可包含陶瓷、石墨烯(graphene)、石墨(graphite)、奈米碳管(carbon nanotube,CNT)、奈米碳球(carbon nanoball)、或其组合。天线组件19可包括辐射体,具有馈入端,辐射体设置于封胶层17上,而天线组件19的接地层可共用电子组件14的接地层。天线组件19可部分设置于导电组件16上,天线类型可以是阵列天线(arrayantenna)或贴片天线(patch antenna)。根据本发明另一实施例,散热层18与天线组件19的材质可为铝胶或银胶,并透过网版印刷(Screen printing)的方式同時分别贴附在芯片12与封胶层17的表面。
图3A是根据本发明一实施例所述的阵列天线的俯视示意图。如图所示,馈入点30位于中央,辐射体32呈矩形。在图示中,仅显示四个辐射体32,然而在实际应用上,本领域技术人员可根据功能需要以及产品尺寸而选择适当个数的辐射体32。根据图3A所示的实施例,阵列天线的尺寸可小于12*12毫米。图3B是根据本发明一实施例所述的阵列天线的返回損失(Return Loss)对频率的模拟结果曲线图。如图3B所示,阵列天线可使用的频宽介于27.54GHz–28.58GHz之间。
图4A是根据本发明一实施例所述的贴片天线的俯视示意图。如图所示,馈入点40位于左下角,辐射体42呈矩形。根据图4A所示的实施例,贴片天线的尺寸可小于6.5*6.5毫米,比阵列天线的尺寸更小。图4B是根据本发明一实施例所述的贴片天线的返回損失(Return Loss)对频率的模拟结果曲线图。如图4B所示,贴片天线可使用的频宽介于27.6GHz–28.58GHz之间。
根据本发明实施例,利用封胶层包覆晶片,並在封胶层上直接印刷天線結構,省去了天线基板的厚度,有效縮小封裝產品結合天線的厚度空間,滿足未來更小產品尺寸需求。另外,透过封胶层的设计,方便实践直接印刷天线的目的,大幅降低產品成本。再者,透过散熱層的设计,进一步提高散热的效率,有效改善产品的可靠度。
对本领域的普通技术人员来说,可以根据本发明的发明方案和发明构思结合生成的实际需要做出其他相应的改变或调整,而这些改变和调整都应属于本发明权利要求的保护范围。

Claims (10)

1.一种半导体封装装置,其特征在于,包括:
基板;
芯片,设置于所述基板;
导电组件,设置于所述基板;
封胶层,包覆所述芯片与所述导电组件,并露出所述芯片与所述导电组件的顶部;及
天线组件,设置于所述封胶层,并与所述导电组件电性连接。
2.如权利要求1所述的半导体封装装置,其特征在于,所述基板具有线路层,以及与所述线路层电性连接的复数接合垫,所述芯片与所述导电组件透过所述接合垫与所述线路层电性连接。
3.如权利要求1所述的半导体封装装置,其特征在于,更包括设置于所述基板的电子组件,所述电子组件包括滤波电路或被动组件。
4.如权利要求1所述的半导体封装装置,其特征在于,所述天线组件透过网版印刷方式直接贴附于所述封胶层。
5.如权利要求1所述的半导体封装装置,其特征在于,更包括散热层,设置于所述芯片上,所述散热层透过网版印刷方式直接贴附于所述芯片露出所述封胶层的表面。
6.一种半导体封装装置制造方法,其特征在于,包括:
提供基板;
设置芯片于所述基板;
设置导电组件于所述基板;
形成封胶层,所述包覆所述芯片与所述导电组件;
研磨封胶层,使得所述芯片的顶部与所述导电组件露出;及
设置天线组件于所述封胶层,并与所述导电组件电性连接。
7.如权利要求6所述的半导体封装装置制造方法,其特征在于,所述基板具有线路层,以及与所述线路层电性连接的复数接合垫,所述芯片与所述导电组件透过所述接合垫与所述线路层电性连接。
8.如权利要求6所述的半导体封装装置制造方法,其特征在于,更包括设置于所述芯片上的散热层,所述散热层透过网版印刷方式直接贴附于所述芯片露出所述封胶层的表面,所述天线组件透过网版印刷方式直接贴附于所述封胶层。
9.如权利要求6所述的半导体封装装置制造方法,其特征在于,所述天线组件与所述散热层的底面与所述封胶层的表面共平面。
10.如权利要求6所述的半导体封装装置制造方法,其特征在于,所述导电组件是由复数铜球迭合而成。
CN202010525073.8A 2020-06-10 2020-06-10 半导体封装装置和半导体封装装置制造方法 Withdrawn CN113782496A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010525073.8A CN113782496A (zh) 2020-06-10 2020-06-10 半导体封装装置和半导体封装装置制造方法
TW109133439A TWI763056B (zh) 2020-06-10 2020-09-25 半導體封裝裝置和半導體封裝裝置製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010525073.8A CN113782496A (zh) 2020-06-10 2020-06-10 半导体封装装置和半导体封装装置制造方法

Publications (1)

Publication Number Publication Date
CN113782496A true CN113782496A (zh) 2021-12-10

Family

ID=78834833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010525073.8A Withdrawn CN113782496A (zh) 2020-06-10 2020-06-10 半导体封装装置和半导体封装装置制造方法

Country Status (2)

Country Link
CN (1) CN113782496A (zh)
TW (1) TWI763056B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101881A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
CN103000617A (zh) * 2011-09-09 2013-03-27 矽品精密工业股份有限公司 半导体封装件及其制法
TW201803051A (zh) * 2016-04-25 2018-01-16 三星電機股份有限公司 扇出型半導體封裝
CN207852653U (zh) * 2017-12-27 2018-09-11 中芯长电半导体(江阴)有限公司 具有天线组件的半导体封装结构
CN109411434A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN109755226A (zh) * 2017-11-02 2019-05-14 三星电机株式会社 半导体封装件及其制造方法
US10490479B1 (en) * 2018-06-25 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging of semiconductor device with antenna and heat spreader
CN111223853A (zh) * 2018-11-23 2020-06-02 三星电子株式会社 半导体封装及制造半导体封装的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180169B2 (en) * 2003-08-28 2007-02-20 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for manufacturing the same
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
JP2016526306A (ja) * 2014-07-11 2016-09-01 インテル コーポレイション スケーラブルパッケージアーキテクチャ並びに関連する技法及び構造
TWI590349B (zh) * 2016-04-27 2017-07-01 南茂科技股份有限公司 晶片封裝體及晶片封裝製程
US11075439B2 (en) * 2018-07-31 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101881A (zh) * 2006-07-03 2008-01-09 矽品精密工业股份有限公司 散热型封装结构及其制法
US8199518B1 (en) * 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
CN103000617A (zh) * 2011-09-09 2013-03-27 矽品精密工业股份有限公司 半导体封装件及其制法
TW201803051A (zh) * 2016-04-25 2018-01-16 三星電機股份有限公司 扇出型半導體封裝
CN109411434A (zh) * 2017-08-18 2019-03-01 三星电机株式会社 扇出型半导体封装件
CN109755226A (zh) * 2017-11-02 2019-05-14 三星电机株式会社 半导体封装件及其制造方法
CN207852653U (zh) * 2017-12-27 2018-09-11 中芯长电半导体(江阴)有限公司 具有天线组件的半导体封装结构
US10490479B1 (en) * 2018-06-25 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Packaging of semiconductor device with antenna and heat spreader
CN111223853A (zh) * 2018-11-23 2020-06-02 三星电子株式会社 半导体封装及制造半导体封装的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
幸智青,胡堃: "印刷制造原理与技术", 31 July 2019, 文化发展出版社, pages: 45 - 46 *

Also Published As

Publication number Publication date
TWI763056B (zh) 2022-05-01
TW202147533A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US7511365B2 (en) Thermal enhanced low profile package structure
US20080128890A1 (en) Chip package and fabricating process thereof
US20090035895A1 (en) Chip package and chip packaging process thereof
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US9984900B2 (en) Semiconductor device including at least one element
CN102244013A (zh) 半导体器件及其制造方法
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
US8847412B2 (en) Microelectronic assembly with thermally and electrically conductive underfill
US20240088001A1 (en) Semiconductor device package, electronic assembly and method for manufacturing the same
CN101350318A (zh) 电子封装及电子装置
US20200185286A1 (en) Semiconductor package device and method of manufacturing the same
CN113782496A (zh) 半导体封装装置和半导体封装装置制造方法
CN102543910A (zh) 芯片封装件及其制造方法
CN107492528A (zh) 具有石墨烯条带的柔性半导体装置
US9392696B2 (en) Semiconductor package
KR100533761B1 (ko) 반도체패키지
CN111217318A (zh) 传感器及其封装组件
CN114121832A (zh) 半导体封装装置和半导体封装装置制造方法
KR100388291B1 (ko) 반도체패키지 구조
KR0185515B1 (ko) 칩사이즈의볼그리드어레이
KR100542672B1 (ko) 반도체패키지
KR100533762B1 (ko) 반도체패키지
US9147664B2 (en) Semiconductor package
CN118116908A (zh) 封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20211210

WW01 Invention patent application withdrawn after publication