JPH0652163U - 回路基板装置の放熱構造 - Google Patents

回路基板装置の放熱構造

Info

Publication number
JPH0652163U
JPH0652163U JP092630U JP9263092U JPH0652163U JP H0652163 U JPH0652163 U JP H0652163U JP 092630 U JP092630 U JP 092630U JP 9263092 U JP9263092 U JP 9263092U JP H0652163 U JPH0652163 U JP H0652163U
Authority
JP
Japan
Prior art keywords
heat dissipation
wiring
heat
chip
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP092630U
Other languages
English (en)
Inventor
伸一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP092630U priority Critical patent/JPH0652163U/ja
Publication of JPH0652163U publication Critical patent/JPH0652163U/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 配線基板にベアICチップ等の回路素子を直
接実装したCOB等の回路基板装置において、前記回路
素子の放熱効率を向上させる。 【構成】 配線パターンを形成した配線層1b,1dと
絶縁体層1a,1cからなる配線基板1にICチップ2
をダイボンディングし、ICチップ2の電極と配線層1
b,1dを金属細線8により接続する。絶縁体層1cを
通って形成されたスルーホール6を介してこの配線層1
b,1dに接続された配線基板1表面のテストパッド5
と配線基板1の外部に配置した放熱板3とを熱伝導部材
により接着することにより、ICチップ2の電極から放
熱板3までを熱的に結合した回路基板装置の放熱構造で
ある。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、回路基板装置の放熱構造に関し、特にベア半導体チップ等の回路素 子を配線基板に直接実装して回路を構成したCOB(Chip on Boar d)等の回路基板装置において、回路素子の電極と配線基板外部に配置した放熱 板とを熱的に結合させることにより、回路素子で発生した熱を効率的に放熱でき るようにした技術に関する。
【0002】
【従来の技術】
電子機器の電子回路を構成するため、半導体チップ等の回路素子を湿気等の外 部環境から保護するために絶縁性部材で密閉封止し、封止体から回路素子の接続 端子を導出した個別半導体素子が一般に使用されている。しかし、最近の電子機 器の小型化と高機能化により、例えばコンピュータ等の論理回路では回路素子の 集積度を高めるため、回路素子をさらに効率良く実装する技術が必要とされてお り、個別半導体素子の一層の小型化が進んでいる。
【0003】 しかしながら、個別半導体素子を製造するためには多くの部品と工程を必要と するうえ、プリント基板へ実装するためのスペースの問題や最近のデジタルIC の多ピン化による外部端子の半田付不良等、問題は多い。
【0004】 そこで、あらかじめ絶縁基板に配線パターンを形成したプリント配線基板にベ アICチップ等の回路素子を接着剤で直接ダイボンディングし、回路素子の電極 と配線パターンをワイヤボンディング等の方法により接続することにより回路を 構成したCOB(Chip on Board)の技術が開発された。このよう に配線基板上に回路素子を直接ダイボンディングし配線接続したものは、回路素 子を個別封止するためのパッケージや外部端子がないので、そのための部材やス ペースが不要となり回路素子の集積度を高めることができる。またプリント基板 に実装するために外部端子を半田付する必要がないため半田付不良の問題もなく なる。
【0005】 しかし回路素子を一枚の基板に直接ダイボンディングすると、回路素子を個別 の封止体に組み込んでプリント基板の表面に実装する場合と比べ、集積度は高ま るが、それに伴い一つの回路素子あたりの放熱面積が少なくなり、回路素子で発 生する熱の放出効率が悪くなる。従って、素子特性を維持するためには回路素子 で発生する熱を効率よく外部に放出させることが必要になる。
【0006】 従来、このように配線基板に回路素子を直接ダイボンディングしたCOBの半 導体装置の放熱は、回路素子のダイボンディング面から配線基板に熱拡散させ、 さらに配線基板から空気中または基板を実装するための支持体に熱放散させるも のであった。
【0007】
【考案が解決しようとする課題】
しかしながら、このような従来の放熱構造では、半導体チップ等の回路素子で 発生する熱はダイボンディング面から配線基板へ自然拡散されるだけなので、配 線基板が熱伝導率の悪いガラスエポキシやセラミック等で形成されている場合に は特に放熱効率が悪くなっていた。
【0008】 従って、本考案の目的は、回路素子の電極や配線基板上の配線層等が熱伝導性 であることを利用して、配線基板外部に配置した放熱板と回路素子の電極を熱的 に結合させることにより、ダイボンディング面の素子裏側だけでなく配線される 素子表側からも熱を放出できるようにするという構想にもとづき、回路素子の放 熱効率を高め、COB等における回路素子の集積度をさらに高めるとともに、C OBの一層の小型化高性能化を可能とすることにある。
【0009】
【課題を解決するための手段】
上記問題点の解決のため、本考案によれば、回路素子を配線基板に直接ダイボ ンディングし回路素子の電極と配線パターンを金属細線により接続し回路を構成 したCOB等の回路基板装置において、前記配線層から配線基板表面に至るスル ーホール内部の熱伝導部材を介して配線基板表面に形成された熱伝導性の露出電 極部と、配線基板外部に配置され前記露出電極部に熱伝導部材により熱的に結合 した放熱板とを設け、熱伝導体である回路素子の電極と金属細線と配線層と露出 電極部を介して、回路素子と放熱板とを熱的に結合したものである。
【0010】
【作用】
このような放熱構造により、回路素子で発生した熱はダイボンディング面から 基板に伝導拡散するのみならず、回路素子表面の電極から金属細線を介して配線 層に伝導し、さらに配線層に熱的に結合して形成された配線基板表面の露出電極 部分から熱伝導部材を介して放熱板に達し放熱されるので、放熱効率が大幅に向 上する。
【0011】 特に最近の高集積化されたデジタルICでは外部に取り出す信号線の数が増加 しており、回路素子の電極と配線パターンを接続する金属細線の数も多く、回路 素子から金属細線を介して配線パターンに伝導する熱量も多いので、配線層に伝 導した熱を積極的に外部に放出することにより放熱効率を高めることができる。
【0012】
【実施例】
以下、図面を参照して本考案の実施例につき説明する。図1は本考案の一実施 例に係わる回路基板装置の放熱構造を示す断面図である。図1に示された装置に おいては、ガラスエポキシやセラミック等からなる絶縁体基板層1a、1cと配 線パターンを形成する配線層1b,1dよりなる多層配線基板1にICチップ2 がダイボンディングされている。ICチップ2の表面のアルミニウム(Al)等 のボンディングパッド7は金(Au)やアルミニウム(Al)の金属細線8によ り配線層1bの配線パターンのセカンドパッド9とボンディング接続されている 。
【0013】 絶縁体層1cには、配線層1bから絶縁体層1cの表面に至るスルーホール6 が設けられ、このスルーホール6を介して配線層1bに接続するテストパッド5 が絶縁体層1c表面に形成されている。また配線基板1の外部表側にアルミニウ ム(Al)や銅(Cu)からなる放熱板3が配置され、テストパッド5を含む基 板領域上にシリコン樹脂等の熱伝導性かつ絶縁性の接着層4により接着されてい る。また図示されていないが、ワイヤボンディングされたICチップ2は樹脂等 により封止される。
【0014】 なお、前記テストパッド5はICチップ2を配線基板1に実装後、例えば素子 特性をテストするためにICチップ2の各電極と対応してICチップ2の配置部 周辺の配線基板1表面に設けられるものであるが、本実施例ではこのテストパッ ドが熱伝導性であることを利用して放熱を行なっている。
【0015】 また、スルーホール6およびテストパッド5は、ICチップの周辺に多数設け られるものであり、放熱板はこれら多くのテストパッドと熱的に結合される。
【0016】 なお、図2は、配線基板1にICチップ2をダイボンディングし、ICチップ 2のボンディングパッド7とセカンドパッド9を金属細線8により接続し、配線 基板1の表面にテストパッド5を露出形成した様子を上方から見た様子を示すも のである。
【0017】 また、図3は図1の一部を拡大したものであり、ICチップ2のボンディング パッド7から、金属細線8、配線層1b,1d、絶縁層1cのスルーホール6を 介して配線基板1表面のテストパッド5に到る導電経路、すなわち熱伝導経路を 拡大して示すものである。
【0018】 以上のような構成においては、ICチップ2で発生した熱は裏面のダイボンデ ィング面に拡散する一方、チップ表面に形成された熱伝導体のボンディングパッ ド7から金属細線8を介して配線層1b,1dに伝導し、さらに絶縁層1c内に 形成されたスルーホール6を介してテストパッド5に伝導する。さらに熱伝導性 の接着層4を介して放熱板3に伝導して空気中に拡散する。また、放熱板を冷却 ファンで冷却することにより、さらに効率良く放熱する事ができる。
【0019】 なお、本実施例の放熱板3は導電体であるため接着層4はシリコン樹脂等の絶 縁性部材を使用したが、放熱板3がセラミック等の絶縁体であれば半田や銀(A g)等の導電性部材を利用し、テストパッド5が互いに短絡しないように例えば 各テストパッドごとに接着層を形成してもよい。
【0020】 また、本実施例ではスルーホールを介して形成されたテストパッドに放熱板を 熱的に結合しているが、配線層と外部の放熱板を熱的に結合できる構造であれば 、必ずしもスルーホールを設ける必要はなく、例えば、基板端面に熱伝導性の被 膜を形成することにより配線層と放熱板を熱的に結合してもよい。
【0021】 また、本実施例では金属細線によりICチップの電極と配線パターンを接続し ているが、配線パターンとICチップの電極を接続する方法は金属細線によるも のに限定されず、バンプ等により接続されるものでもよい。
【0022】
【考案の効果】
以上のように、本考案によれば、ベアICチップ等の回路素子を配線基板に直 接実装して回路を構成したCOB等の回路基板装置において、回路素子の電極と 配線基板外部に配置した放熱板を配線層やテストパッドを利用して熱的に結合さ せることにより、回路素子で発生した熱を、ダイボンディング面の素子裏側から だけでなく素子表側からの熱伝導によっても放熱させることができるので放熱効 率を大幅に高める事ができる。このため、COB等における回路素子の集積度を さらに高めかつCOBの一層の小型高性能化を達成することができる。
【図面の簡単な説明】
【図1】本考案の一実施例に係る回路基板装置の放熱構
造を概略的に示す断面的説明図である。
【図2】図1の放熱構造を有する回路基板装置の製造過
程における基板を上方から見た説明図である。
【図3】図1の回路基板装置の放熱構造を部分的に示す
拡大断面図である。
【符号の説明】
1 基板 1a,1c 絶縁体層 1b,1d 配線層 2 ICチップ 3 放熱板 4 接着層4 5 テストパッド 6 スル−ホ−ル 7 ボンディングパッド 8 金属細線 9 セカンドパッド

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 配線パターンを形成した配線層と絶縁体
    層からなる配線基板に回路素子をダイボンディングし、
    該回路素子の電極と前記配線パターンを導電性部材によ
    り接続した回路基板装置の放熱構造であって、 前記配線層につながり前記配線基板表面に形成された露
    出電極部と前記配線基板外部に配置され前記露出電極部
    と熱的に結合した放熱手段とを具備し、前記回路素子か
    らの熱を前記回路素子の前記電極から前記導電性部材、
    前記配線層、前記露出電極部および前記放熱板を介して
    放熱することを特徴とする回路基板装置の放熱構造。
  2. 【請求項2】 前記露出電極部が、前記回路素子を含む
    回路の試験を行なうためのテストパッドであることを特
    徴とする請求項1に記載の回路基板装置の放熱構造。
JP092630U 1992-12-24 1992-12-24 回路基板装置の放熱構造 Pending JPH0652163U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP092630U JPH0652163U (ja) 1992-12-24 1992-12-24 回路基板装置の放熱構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP092630U JPH0652163U (ja) 1992-12-24 1992-12-24 回路基板装置の放熱構造

Publications (1)

Publication Number Publication Date
JPH0652163U true JPH0652163U (ja) 1994-07-15

Family

ID=14059766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP092630U Pending JPH0652163U (ja) 1992-12-24 1992-12-24 回路基板装置の放熱構造

Country Status (1)

Country Link
JP (1) JPH0652163U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044816A1 (ja) * 2019-09-04 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044816A1 (ja) * 2019-09-04 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ駆動装置、電子機器、および、半導体レーザ駆動装置の製造方法

Similar Documents

Publication Publication Date Title
US6528882B2 (en) Thermal enhanced ball grid array package
US6218731B1 (en) Tiny ball grid array package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6818981B2 (en) Heat spreader interconnect for thermally enhanced PBGA packages
JP3512169B2 (ja) マルチチップ半導体モジュール及びその製造方法
JP2005064479A (ja) 回路モジュール
JP2000323610A (ja) フィルムキャリア型半導体装置
JPH0719876B2 (ja) 半導体装置
JP2007036035A (ja) 半導体装置
JP3529507B2 (ja) 半導体装置
JPH0382060A (ja) 半導体装置
JPH0652163U (ja) 回路基板装置の放熱構造
JP3297959B2 (ja) 半導体装置
JP2002324873A (ja) 半導体装置及びその製造方法
US6265769B1 (en) Double-sided chip mount package
JP2004140275A (ja) 半導体装置及びその製造方法
JPH0817974A (ja) 放熱構造を持つbga型lsiパッケージ
JP2822990B2 (ja) Csp型半導体装置
JP4175339B2 (ja) 半導体装置の製造方法
KR20040075683A (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR19980025877A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JPS6184043A (ja) プラグインパツケ−ジ
JP2968704B2 (ja) 半導体装置
JPH07249733A (ja) 半導体装置