CN105374673A - 加工方法 - Google Patents

加工方法 Download PDF

Info

Publication number
CN105374673A
CN105374673A CN201510441136.0A CN201510441136A CN105374673A CN 105374673 A CN105374673 A CN 105374673A CN 201510441136 A CN201510441136 A CN 201510441136A CN 105374673 A CN105374673 A CN 105374673A
Authority
CN
China
Prior art keywords
processing method
machined object
semiconductor substrate
metal pattern
spacing track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510441136.0A
Other languages
English (en)
Inventor
西田吉辉
田渕智隆
高桥宏行
横尾晋
冈崎健志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN105374673A publication Critical patent/CN105374673A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种加工方法，其能够将间隔道上的低介电常数绝缘膜和金属图案适当地去除。加工方法构成为包括：遮掩工序，用表面保护部件(23)覆盖形成于被加工物(11)上的器件(17a)的表面，使间隔道(15)露出；湿式喷砂工序，使磨粒分散在溶解金属图案(21)的蚀刻液中并将该磨粒喷射到被加工物上，由此将间隔道上的低介电常数绝缘膜(19)和金属图案去除而使半导体基板(13)露出；以及分割工序，对通过湿式喷砂工序使得半导体基板露出的被加工物实施干蚀刻，沿着间隔道来分割被加工物。

Description

加工方法
技术领域
本发明涉及对板状的被加工物进行加工的加工方法。
背景技术
在以手机为代表的小型轻量的电子设备中，具备IC等电子电路(器件)的器件芯片成为必要的构成部件。器件芯片例如能够通过下述方式来制造：用被称作间隔道的多个分割预定线对由硅等材料构成的半导体基板的表面进行划分，并在各区域上形成器件后，沿着该间隔道分割半导体基板。
近年，利用被称作Low-k膜的低介电常数绝缘膜使器件的布线之间绝缘的技术得到实用化。通过将Low-k膜用于布线之间的绝缘，由此，即使由于工艺的微细化而导致布线的间隔变狭，也能够将在布线之间产生的静电电容抑制得较小，从而能够抑制信号的延迟。由此，能够将器件的处理能力维持得较高。
上述的Low-k膜是将多个层重叠而形成的，其机械强度较低。因此，例如，当用切削刀具切削半导体基板进行分割时，Low-k膜会从半导体基板剥离。对于该问题，提出有在照射激光光线将Low-k膜的一部分去除之后再对半导体基板进行切削的加工方法(例如，参照专利文献1)。
在该加工方法中，首先，从半导体基板的表面侧沿着间隔道照射激光光线，通过蚀刻加工来将Low-k膜的一部分去除。然后，只要利用切削刀具对去除了Low-k膜的区域进行切削，就能够在将Low-k膜的剥离的可能性抑制得较低的同时分割半导体基板。
但是，存在在半导体基板的间隔道上配置被称作TEG(TestElementsGroup：测试元件组)的测试用元件的情况。如果在该半导体基板的分割中应用上述加工方法，则激光光线被TEG所包含的金属图案遮住，从而导致无法适当地将Low-k膜去除。如果提高激光光线的输出，虽然能够去除Low-k膜，但在该情况下，碎屑容易飞散，器件芯片的质量也会降低。
为了对该半导体基板进行分割，也可以考虑采用利用了等离子蚀刻的加工方法(例如，参照专利文献2、3)。可是，在对由硅等材料构成的半导体基板进行加工的等离子蚀刻中，无法将TEG所含有的金属图案适当地去除。
专利文献1：日本特开2003-320466号公报
专利文献2：日本特开2003-197569号公报
专利文献3：日本特开2004-172365号公报
发明内容
本发明是鉴于所述问题点而完成的，其目的在于提供能够将间隔道上的低介电常数绝缘膜和金属图案适当地去除的加工方法。
根据本发明，提供一种加工方法，所述加工方法是在半导体基板的表面上层叠有多个低介电常数绝缘膜和金属图案且在由形成为格子状的间隔道划分出的多个区域中形成有器件的被加工物的加工方法，该加工方法的特征在于，所述加工方法包括：遮掩工序，用表面保护部件覆盖在被加工物上形成的该器件的表面，使该间隔道露出；湿式喷砂工序，使磨粒分散在溶解该金属图案的蚀刻液中并与压缩气体一起喷射到被加工物上，由此将该间隔道上的低介电常数绝缘膜和该金属图案去除而使该半导体基板露出；以及分割工序，对通过该湿式喷砂工序使得该半导体基板露出的被加工物实施干蚀刻，沿着该间隔道来分割被加工物。
在本发明中，优选的是，该干蚀刻是使用了氟系气体的等离子蚀刻。
另外，在本发明中，优选的是，该表面保护部件是橡胶系树脂。
本发明的加工方法包括：遮掩工序，用表面保护部件覆盖器件的表面；和湿式喷砂工序，使磨粒分散在溶解金属图案的蚀刻液中，并将其与压缩气体一起喷射在被加工物上，因此，能够分别利用磨粒和蚀刻液将间隔道上的低介电常数绝缘膜和金属图案适当地去除。
附图说明
图1的(A)是示意性地示出被加工物的结构例的立体图，图1的(B)是示意性地示出被加工物的结构例的剖视图。
图2的(A)是示意性地示出遮掩工序后的被加工物的剖视图，图2的(B)是示意性地示出湿式喷砂(wetblast)工序的剖视图。
图3是示意性地示出湿式喷砂工序的立体图。
图4的(A)是示意性地示出湿式喷砂工序后的被加工物的剖视图，图4的(B)是示意性地示出分割工序后的被加工物的剖视图。
标号说明
11：被加工物；
13：半导体基板；
13a：上表面(正面)；
15：间隔道(分割预定线)；
17a：器件；
17b：TEG；
19：低介电常数绝缘膜；
21：金属图案；
23：表面保护部件；
2：湿式喷砂装置(湿式喷砂构件)；
4：喷嘴；
6：第1供给管；
8：第2供给管；
S：浆液。
具体实施方式
参照附图对本发明的实施方式进行说明。本实施方式的加工方法是对在半导体基板上层叠有低介电常数绝缘膜和金属图案的被加工物进行加工的加工方法，该加工方法包括：遮掩工序(参照图2的(A))、湿式喷砂工序(参照图2的(B)、图3和图4的(A))以及分割工序(参照图4的(B))。
在遮掩工序中，用表面保护部件覆盖形成在被加工物上的器件的表面，使间隔道露出。在湿式喷砂工序中，通过使磨粒分散于用于溶解金属图案的蚀刻液中，并将其与压缩气体一起喷射到被加工物上，由此将与间隔道重合的区域(间隔道上)的低介电常数绝缘膜和金属图案去除。在分割工序中，将湿式喷砂工序后的被加工物沿着间隔道分割为多个器件芯片。以下，对本实施方式的加工方法详细叙述。
首先，对利用本实施方式的加工方法加工的被加工物进行说明。图1的(A)是示意性地示出被加工物的结构例的立体图，图1的(B)是示意性地示出被加工物的结构例的剖视图。
如图1的(A)和图1的(B)所示，本实施方式的被加工物11包括由硅等半导体材料构成的圆盘状的半导体基板13。半导体基板13的上表面(正面)13a侧被分成：中央的器件区域；和外周剩余区域，其围绕器件区域。
器件区域被呈格子状排列的间隔道(分割预定线)15进一步划分为多个区域，在各区域中形成有IC等器件17。另一方面，如图1的(B)所示，在与间隔道15重合的区域上配置有作为测试用元件的TEG(TestElementsGroup：测试元件组)17b。
在半导体基板13的上表面13a上层叠地形成有多个被称作Low-k膜的低介电常数绝缘膜19和多个构成布线等的金属图案21。该低介电常数绝缘膜19和金属图案21构成了上述的器件17a和TEG17b的一部分。
在本实施方式的加工方法中，首先，实施这样的遮掩工序：用对蚀刻等具有耐受性的表面保护部件覆盖器件17a的表面，使间隔道15露出。图2的(A)是示意性地示出遮掩工序的剖视图。
在遮掩工序中，首先，用后述的对蚀刻等具有耐受性的负性或正性的光致抗蚀剂覆盖被加工物11的正面侧(半导体基板13的上表面13a侧)。在本实施方式中，特别是优选采用环状化聚异戊二烯等橡胶系的光致抗蚀剂(橡胶系树脂)。由此，能够在之后的湿式喷砂工序中抑制与磨粒的冲击相伴随的表面保护部件23的磨损。
接下来，使用光掩模使覆盖被加工物11的表面侧的光致抗蚀剂曝光并显影，形成表面保护部件23，所述光掩模具备对应于器件17a使光透过的透过图案或对应于器件17a将光遮蔽的遮蔽图案。
这样，能够通过所谓的光刻法用对蚀刻等具有耐受性的表面保护部件23覆盖器件17a的表面，使间隔道15露出。并且，表面保护部件23的形成方法为任意。
例如，也可以通过下述这样的方法等来形成表面保护部件23：利用具备与器件17a相对应的多个开口的模板，使滴下至器件17a的表面上的抗蚀剂材料硬化。
在遮掩工序之后，实施将与间隔道15重合的区域的低介电常数绝缘膜19和金属图案21去除的湿式喷砂工序。图2的(B)是示意性地示出湿式喷砂工序的剖视图，图3是示意性地示出湿式喷砂工序的立体图。
本实施方式的湿式喷砂工序利用图2的(B)和图3所示的湿式喷砂装置(湿式喷砂构件)2来实施。湿式喷砂装置2具备喷嘴4，该喷嘴4利用压缩气体喷射使磨粒分散于蚀刻液中而成的浆液S。第1供给管6和第2供给管8与喷嘴4连接，所述第1供给管6供给浆液S，所述第2供给管8供给压缩气体。
在喷嘴4的下方配置有保持被加工物11的保持工作台(未图示)。该保持工作台借助工作台移动机构(未图示)沿水平方向移动。如图3所示，一边通过喷嘴4喷射浆液S和压缩气体，一边使保持工作台与被加工物11一起沿水平方向移动，由此能够将浆液S和压缩气体喷射至被加工物11的整个表面侧。
构成浆液S的蚀刻液例如是含有氟酸的混合液或含有硝酸的混合液等，用于溶解金属图案21。另一方面，作为分散于蚀刻液中的磨粒，可以采用由氧化铝、树脂、玻璃、氧化锆等构成的粒子。
并且，由氧化铝、树脂等构成的粒子主要形成为多面体形状或球形状，由玻璃、氧化锆等构成的粒子主要形成为球形状。根据被加工物11来调节这些粒子的粒径等。
用于喷射浆液S的压缩气体的压力例如为0.1MPa～0.7MPa。但是，压缩气体的压力并不限于该范围，可以根据被加工物11任意设定。
图4的(A)是示意性地示出湿式喷砂工序后的被加工物的剖视图。如图4的(A)所示，当去除了与间隔道15重合的区域的低介电常数绝缘膜19和金属图案21而使得半导体基板13的上表面13a露出时，湿式喷砂工序结束。
在湿式喷砂工序之后，实施沿着间隔道15来分割被加工物11的分割工序。图4的(B)是示意性地示出分割工序后的被加工物11的剖视图。
在本实施方式的分割工序中，通过等离子蚀刻(干蚀刻)来分割被加工物11。具体而言，首先，将被加工物11搬入真空腔室的处理空间内。然后，密闭处理空间进行排气。如果在该状态下一边以规定的流量供给等离子蚀刻用的气体，一边对配置于真空腔室内的一对电极供给规定的高频电力，则在电极之间产生含有原子团或离子的等离子区，能够对在间隔道15处露出的半导体基板13进行等离子蚀刻。
作为等离子蚀刻用的气体，可以采用例如以SF6、CF4等为代表的氟类气体。对电极供给的电力和气体的流量等条件被设定在能够适当地对半导体基板13进行加工的范围内。如图4的(B)所示，当沿着间隔道15将被加工物11分割为多个器件芯片时，分割工序结束。并且，在分割工序结束后，可以利用灰化(ashing)等方法去除残留在被加工物11(器件芯片)的表面侧的表面保护部件23。
如以上那样，本实施方式的加工方法包括：遮掩工序，用表面保护部件23覆盖器件17a的表面；和湿式喷砂工序，使磨粒分散于溶解金属图案21的蚀刻液中，并将其与压缩气体一起喷射到被加工物11上，因此，能够分别利用磨粒和蚀刻液将间隔道15上的低介电常数绝缘膜19和金属图案21适当地去除。
并且，上述实施方式的结构、方法等只要不脱离本发明的目的的范围，就能够适当变更来实施。

Claims (3)

1.一种加工方法，所述加工方法是在半导体基板的表面上层叠有多个低介电常数绝缘膜和金属图案且在由形成为格子状的间隔道划分出的多个区域中形成有器件的被加工物的加工方法，该加工方法的特征在于，
所述加工方法包括：
遮掩工序，用表面保护部件覆盖在被加工物上形成的该器件的表面，使该间隔道露出；
湿式喷砂工序，使磨粒分散在溶解该金属图案的蚀刻液中并与压缩气体一起喷射到被加工物上，由此将该间隔道上的低介电常数绝缘膜和该金属图案去除而使该半导体基板露出；以及
分割工序，对通过该湿式喷砂工序使得该半导体基板露出的被加工物实施干蚀刻，沿着该间隔道来分割被加工物。
2.根据权利要求1所述的加工方法，其特征在于，
该干蚀刻是使用了氟系气体的等离子蚀刻。
3.根据权利要求1或权利要求2所述的加工方法，其特征在于，
该表面保护部件是橡胶系树脂。
CN201510441136.0A 2014-08-08 2015-07-24 加工方法 Pending CN105374673A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-162184 2014-08-08
JP2014162184A JP2016039280A (ja) 2014-08-08 2014-08-08 加工方法

Publications (1)

Publication Number Publication Date
CN105374673A true CN105374673A (zh) 2016-03-02

Family

ID=55267956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510441136.0A Pending CN105374673A (zh) 2014-08-08 2015-07-24 加工方法

Country Status (5)

Country Link
US (1) US10115636B2 (zh)
JP (1) JP2016039280A (zh)
KR (1) KR20160018385A (zh)
CN (1) CN105374673A (zh)
TW (1) TW201608621A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110361898B (zh) 2018-11-27 2023-03-14 友达光电股份有限公司 显示面板、驱动电路及显示面板制作方法
CN111438641B (zh) * 2020-05-28 2021-12-07 湖南大学 一种异形喷嘴微结构射流抛光方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649531B1 (ja) * 2009-12-08 2011-03-09 新光電気工業株式会社 電子装置の切断方法
CN103582943A (zh) * 2011-06-15 2014-02-12 应用材料公司 多步骤和非对称塑形的激光束划线

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63114879A (ja) * 1986-10-30 1988-05-19 Houzan Seitoushiyo:Kk 物品の刻設絵付け方法とこれに用いる研削用マスク
JPH05337830A (ja) * 1992-06-08 1993-12-21 Susumu Mitobe 保護マスク形成液及び刻設方法
JP2003197569A (ja) 2001-12-28 2003-07-11 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP2003320466A (ja) 2002-05-07 2003-11-11 Disco Abrasive Syst Ltd レーザビームを使用した加工機
JP3966168B2 (ja) 2002-11-20 2007-08-29 松下電器産業株式会社 半導体装置の製造方法
WO2005059984A1 (ja) * 2003-12-19 2005-06-30 Mitsuboshi Diamond Industrial Co., Ltd. 基板付着物除去方法および基板乾燥方法並びにそれら方法を用いた基板付着物除去装置および基板乾燥装置
EP2097263B1 (en) * 2006-12-22 2012-02-08 Telecom Italia S.p.A. Ink-jet printhead manufacturing process
US9099437B2 (en) * 2011-03-08 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9029242B2 (en) * 2011-06-15 2015-05-12 Applied Materials, Inc. Damage isolation by shaped beam delivery in laser scribing process
US9601354B2 (en) * 2014-08-27 2017-03-21 Nxp Usa, Inc. Semiconductor manufacturing for forming bond pads and seal rings

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4649531B1 (ja) * 2009-12-08 2011-03-09 新光電気工業株式会社 電子装置の切断方法
CN103582943A (zh) * 2011-06-15 2014-02-12 应用材料公司 多步骤和非对称塑形的激光束划线

Also Published As

Publication number Publication date
JP2016039280A (ja) 2016-03-22
US20160042962A1 (en) 2016-02-11
US10115636B2 (en) 2018-10-30
TW201608621A (zh) 2016-03-01
KR20160018385A (ko) 2016-02-17

Similar Documents

Publication Publication Date Title
CN100456449C (zh) 半导体器件的制造方法
TWI552215B (zh) 使用可物理性移除的遮罩之雷射及電漿蝕刻晶圓切割
TWI660413B (zh) 自單粒化晶粒側壁移除殘留物
US9236264B2 (en) Wafer processing method
TWI654709B (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US20130059428A1 (en) Wafer dividing method
TW201507060A (zh) 用於高晶粒破裂強度及平滑側壁之雷射劃線及電漿蝕刻
CN107591321A (zh) 元件芯片的制造方法
WO2017151254A3 (en) Hybrid wafer dicing approach using a split beam laser scribing process and plasma etch process
JP2016539497A5 (zh)
JP2006196573A (ja) 半導体チップの製造方法及び半導体ウェハ
KR20060101539A (ko) 레이저 다이싱을 위한 방법 및 장치
CN105374673A (zh) 加工方法
WO2015134200A3 (en) Baking tool for improved wafer coating process
EP3039710B1 (en) Wafer dicing method for improving die packaging quality
CN107799467B (zh) 一种刻蚀方法、刻蚀装置及半导体晶圆分割方法
US9659874B2 (en) Method of forming deep trench and deep trench isolation structure
JP6315470B2 (ja) 分割方法
CN107799413A (zh) 刻蚀方法、刻蚀装置及半导体晶圆分割方法
JP6305269B2 (ja) 加工方法
JP2016058578A (ja) 分割方法
CN103493189A (zh) 用于切割电器件的支承体的方法
CN109979879B (zh) 半导体芯片制造方法
CN106558541A (zh) 元件芯片的制造方法
JP2015109349A (ja) パッケージ基板の加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160302

WD01 Invention patent application deemed withdrawn after publication