CN117012631A - 晶圆切割方法、芯片与电子设备 - Google Patents

晶圆切割方法、芯片与电子设备 Download PDF

Info

Publication number
CN117012631A
CN117012631A CN202311135345.3A CN202311135345A CN117012631A CN 117012631 A CN117012631 A CN 117012631A CN 202311135345 A CN202311135345 A CN 202311135345A CN 117012631 A CN117012631 A CN 117012631A
Authority
CN
China
Prior art keywords
wafer
dicing
cutting
etching
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311135345.3A
Other languages
English (en)
Inventor
刘磊
胡津津
王利国
陈瑞田
张强波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202311135345.3A priority Critical patent/CN117012631A/zh
Publication of CN117012631A publication Critical patent/CN117012631A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)

Abstract

本申请公开了一种晶圆切割方法、芯片与电子设备，其中晶圆切割方法包括获取待加工晶圆，并对待加工的所述晶圆依次进行光刻胶涂布、曝光、显影工艺，以在所述晶圆上加工出切割通道；将所述晶圆上的切割通道通过干法刻蚀工艺加工至预定深度；对加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割。本申请通过将背面研磨工艺与干法刻蚀工艺相结合，减小了切割通道的布局宽度，使得晶圆具有更高的利用率，提高异质芯片在同一片晶圆内更多布局的可能性。

Description

晶圆切割方法、芯片与电子设备
技术领域
本申请属于晶圆加工技术领域，尤其涉及一种晶圆切割方法、芯片与电子设备。
背景技术
晶圆切割是芯片制造工艺流程中一道不可或缺的工序，在晶圆制造中属于后道工序。晶圆切割就是将做好芯片的整片晶圆按芯片大小分割成单一的芯片。
目前晶圆切割工艺分为2种：刀片切割、激光切割；其中激光切割主要用于切割晶圆表面介质层及金属；刀片切割主要用于切割硅，及非介质层及金属的区域；由于刀片切割受制于刀片物理厚度尺寸限制，需要晶圆设计切割道尺寸≥60um，使得单片晶圆上的芯片数量较少，芯片制造成本较高。
发明内容
本申请提供一种晶圆切割方法、芯片与电子设备，以解决现有的晶圆上芯片面积占比不高的问题，通过背面研磨工艺与光刻工艺的配合，使得晶圆的切割通道的宽度不小于20微米，且可以不规则的切割通道切割，进而大大提高了单片晶圆上的芯片数量，降低了芯片的制造成本。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种晶圆切割方法，所述晶圆切割方法包括：获取待加工晶圆，并对待加工的所述晶圆依次进行光刻胶涂布、曝光、显影工艺，以在所述晶圆上加工出切割通道；
将所述晶圆上的切割通道通过干法刻蚀工艺加工至预定深度；
对加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割。
可选地，所述将所述晶圆上的切割通道通过干法刻蚀工艺加工至预定深度的步骤，包括：
对所述切割通道底部的介质层进行介质层刻蚀，以露出位于介质层下的金属层；
对所述介质层下的金属层进行金属刻蚀，以去除切割通道内的多余金属；
将完成金属刻蚀后的晶圆进行垂直刻蚀工艺，使得所述晶圆上的切割通道加工至预定深度。
可选地，所述对加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割的步骤之前，包括：
对加工至预定深度的所述晶圆进行光刻胶湿法去除工艺，以去除光刻胶。
可选地，所述对加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割的步骤，包括：
基于所述晶圆，将研磨胶带贴附于所述晶圆切割通道的开口一侧；
将背离切割通道开口的一面进行研磨，以使得切割通道露出，完成对所述晶圆的切割。
可选地，所述介质层刻蚀采用：四氟化碳和氩气的混合气体作为刻蚀气体对所述介质层进行刻蚀。
可选地，所述金属刻蚀采用：氯气、氯化硼、氩气、氮气、三氟甲烷和乙烯的混合气体对所述介质层下的所述金属层进行刻蚀。
可选地，所述垂直刻蚀工艺采用：六氟化硫、八氟化四碳和氧气的混合气体对所述切割通道进行刻蚀。
可选地，所述切割通道的宽度不小于20微米。
为解决上述技术问题，本申请采用的二个技术方案是：提供一种芯片，所述芯片由如上述任意一种所述晶圆切割方法制成。
为解决上述技术问题，本申请采用的三个技术方案是：提供一种电子设备，所述电子设备包括上述任意一种所述晶圆切割方法切割出的芯片。
本申请的有益效果是：本申请的方案中，通过背面研磨工艺与干法刻蚀工艺相结合，减小了切割通道的布局宽度，使得晶圆具有更高的利用率，提高异质芯片在同一片晶圆内更多布局的可能性，提高了晶圆的利用率，降低了制造芯片的制造成本。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：
图1是本申请晶圆切割方法第一实施例的流程图；
图2是本申请晶圆切割方法中晶圆结构示意图；
图3是本申请晶圆切割方法中晶圆连接光刻胶后结构示意图；
图4是本申请晶圆切割方法中晶圆的切割通道加工至预定深度后的结构示意图；
图5是本申请晶圆切割方法中晶圆开始研磨时的结构示意图；
图6是本申请晶圆切割方法中晶圆完成研磨时的结构示意图；
图7是本申请晶圆切割方法中晶圆分割后的结构示意图；
图8是本申请晶圆切割方法第二实施例的流程图；
图9是本申请芯片的一实施例的框架示意图；
图10是本申请电子设备的一实施例的框架示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
请参阅图1，图1是本申请晶圆切割方法第一实施例的流程图。需注意的是，若有实质上相同的结果，本发明的方法并不以图1所示的流程顺序为限。如图1所示，该方法包括如下步骤：
S101：获取待加工晶圆，并对待加工的所述晶圆依次进行光刻胶涂布、曝光、显影工艺，以在所述晶圆上加工出切割通道。
请参照图2与图3，其中，图2是本申请晶圆切割方法中晶圆结构示意图，图3是本申请晶圆切割方法中晶圆连接光刻胶后结构示意图。
在本实施例中，首先获取到待加工晶圆1，采用喷涂或旋涂方式将光刻胶5均匀涂敷在晶圆1表面，在操作期间控制光刻胶5的厚度、均匀性以及硬化程度，它直接影响接下来的曝光和显影。在曝光时一般采用投射式曝光，即光源穿透光刻版后将光刻版图形传递到晶圆1片的光刻胶5上，并控制曝光于光刻胶5上的图形尺寸与设计尺寸的一致性。完成曝光后即可进行显影，即在晶圆1上加工出切割通道6以待后续进行分割。由于在加工不同的产品时，光刻胶5涂布、曝光、显影工艺的参数不同，在此不做特变限定。
S102：将所述晶圆上的切割通道通过干法刻蚀工艺加工至预定深度。
请参照图4，其中，图4是本申请晶圆切割方法中晶圆的切割通道加工至预定深度后的结构示意图。
在本实施例中，通过干法刻蚀工艺对切割通道6的深度进一步进行加工，从而使得切割通道6符合设计需求。其中，干法刻蚀工艺为利用等离子体作为刻蚀媒介，通过物理和化学两种作用方式，将材料迅速而有效地刻蚀掉，且在晶圆1上不会产生应力损伤，减小了对晶圆1的伤害，同时使得切割通道6到达预设深度。
S103：将加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割。
请参照图5、图6与图7，其中，图5是本申请晶圆切割方法中晶圆开始研磨时的结构示意图，图6是本申请晶圆切割方法中晶圆完成研磨时的结构示意图，图7是本申请晶圆切割方法中晶圆分割后的结构示意图。
在本实施例中，此时对晶圆1远离切割通道6开口的一侧进行研磨，直至将切割通道6的底部完全研磨完成后，即自然的实现了对晶圆1的分割，即使得不同部件之间的连接部分被研磨去除掉，使得连接在晶圆1上的芯片2进而实现了分离。
通过背面研磨工艺将切割道磨开，支持不规则的切割道进行切割，进而可以提高异质芯片2在同一片晶圆1内更多布局的可能性。
第二实施例
请参阅图8，图8是本申请晶圆切割方法第二实施例的流程图。需注意的是，若有实质上相同的结果，本发明的方法并不以图8所示的流程顺序为限。如图8所示，该方法包括如下步骤：
S201：获取待加工晶圆，并对待加工的所述晶圆依次进行光刻胶涂布、曝光、显影工艺，以在所述晶圆上加工出切割通道。
在本实施例中，首先获取到待加工晶圆1，采用喷涂或旋涂方式将光刻胶5均匀涂敷在晶圆1片表面，在操作期间控制光刻胶5的厚度、均匀性以及硬化程度，它直接影响接下来的曝光和显影。在曝光时一般采用投射式曝光，即光源穿透光刻版后将光刻版图形传递到晶圆1片的光刻胶5上，并控制曝光于光刻胶5上的图形尺寸与设计尺寸的一致性。完成曝光后即可进行显影，即在晶圆1上加工出切割通道6以待后续进行分割。由于在加工不同的产品时，光刻胶5涂布、曝光、显影工艺的参数不同，在此不做特变限定。
具体的，首先晶圆1上排布有若干加工出电路图形的芯片2，芯片2之间设置有介质层3与金属层，金属层与相玲的两芯片2均间隔设置，金属层的一层面与晶圆1相连接，金属层的其他面与介质层3相连，介质层3将金属层包裹在内，介质层3位于金属层远离晶圆1的一侧。芯片2和介质层3远离晶圆1的一侧上均涂覆有光刻胶5，在进行曝光显影后，光刻胶5上开设有一切割通道6，切割通道6的底部为介质层3的一表面。
S202：对所述切割通道底部的介质层进行介质层刻蚀，以露出位于介质层下的金属层。
在本实施例中，芯片2之间设置有切割通道6，切割通道6具体为一凹槽。由于本申请的加工方式，晶圆1上的切割通道6在晶圆1板面的形状包括但不限于不规则状。在切割通道6的底部对介质层3进行刻蚀，进而使得与介质层3相连的金属层可以裸露出来。
具体的，在对介质层3的清理过程中，本申请采用四氟化碳与氩气对介质层3进行刻蚀，其中发生的反应有CF4→CFx+F-；Ar→Ar++e-；SiO2+F-→SiF4↑+02↑。其中，四氟化碳刻蚀原理是四氟化碳在等离子体的条件下产生活性自由基(F-)，该自由基易与硅及其化合物中的硅原子结合生成四氟化硅气体与氧气。在反应过程中，氯气电离生成氯离子,主要是对介质层3的表面提供物理性的轰击。通过上述的等离子体刻蚀使得介质层3被清理去除。
S203：对所述介质层下的金属层进行金属刻蚀，以去除切割通道内的多余金属。
在本实施例中，完成介质层3的清理后，位于介质层3下的金属层暴露在外，即可以将对金属层进行刻蚀，从而进一步对切割通道6进行加工。本实施例中金属层的材料为铝，在其他实施例中，也可以为钨等其他材料。
本实施例中采用氯气、氯化硼、氩气、氮气、三氟甲烷和乙烯的混合气，其中发生有下列反应，Al2O3+3BCl3→2AlCl3+3BOCl；2Al+3Cl→2AlCl3；AlCl3+3H2O→Al(OH)3+3HCl；2Al+6HCl→2AlCl3+3H2。首先，Cl2作为主要的刻蚀气体，与铝发生化学反应，生成的可挥发的副产物AlCl3被气流带出反应腔。氯化硼一方面提供BCl3+,垂直轰击硅片表面，达到刻蚀的效果，另一方面，由于铝表面极易氧化成氧化铝，这层自生氧化铝在刻蚀的初期阻隔了氯气和铝的接触，阻碍了刻蚀的进一步进行。添加氯化硼则利于将这层氧化层还原，促进刻蚀过程的继续进行。
Ar电离生成Ar+,主要是对硅片表面提供物理性的垂直轰击。N2、CHF3和C2H4是主要的钝化气体，CHF3和C2H4与光刻胶5反应生成的聚合物会沉积在金属侧壁，阻止进一步反应。
S204：将完成金属刻蚀后的晶圆进行垂直刻蚀工艺，使得所述晶圆上的切割通道加工至预定深度。
在本实施例中，在完成金属刻蚀之后，使得金属层下的晶圆1暴露在外，由于设计需求需要对晶圆1进行垂直刻蚀。SF6→SFx+F-；C4F8→CFx+F-；Si+F-→SiF4↑。本实施例中，反应气体选择了SF6、C4F8、02。其中SF6和C4F8作为反应气体参与刻蚀过程，O2则作为清洗气体负责清洁。在完成本步骤后，切割通道6的底部到达预定的深度。
S205：对加工至预定深度的所述晶圆进行光刻胶湿法去除工艺，以去除光刻胶。
在本实施例中，对完成切割通道6加工的晶圆1进行光刻胶5湿法去除工艺，首先将晶圆1放入湿法剥离设备中，将芯片2浸泡在去离子水或者其他特殊的剥离液中，使得光刻胶5与芯片2表面分离，随后将芯片2从剥离液中取出来，进行清洗处理，去除剩余的光刻胶5和剥离液等，以便后续进行操作。
S206：基于所述晶圆，将研磨胶带贴附于所述晶圆切割通道的开口一侧。
在本实施例中，将研磨胶带7贴附在芯片2上，可以减小在加工过程中对于芯片2的损伤，对芯片2进行保护，同时加强了晶圆1结构的稳定性，在后续加工过程中结构更加稳定。
S207：将背离切割通道开口的一面进行研磨，以使得切割通道露出，完成对所述晶圆的切割。
在本实施例中，对晶圆1远离芯片2的一侧进行研磨，当晶圆1研磨至切割通道6的底部时，晶圆1被分割为若干晶圆1块，每一芯片2上均对应连接有与之对应的晶圆1块，由于芯片2的一侧均连接在研磨胶带7上，在晶圆1分裂时芯片2并未发生错位等对损伤芯片2的状况，保护电路面以回避外界异物所造成的损伤，崩裂、开裂以及脏污等的污染。最后，将芯片2由研磨胶带7上取下即可。
上述方法为采用光刻工艺配和干法刻蚀工艺进行晶圆1切割方法，整个工艺过程均为等离子体的化学反应和物理轰击，对硅及介质层3没有应力损伤，且由于光刻工艺和干法刻蚀工艺的高精度，支持晶圆1切割道布局大于20um的切割；这样可支持一片晶圆1上布局更多的芯片2；且支持不规则切割通道6和水平竖直不对齐切割道的切割，大大提高了在同一片晶圆1内布局更多芯片2的可能性。
第三实施例
请参考图9，图9是本申请芯片的一实施例的框架示意图。本申请还提供了一种芯片2，芯片2采用上述任意晶圆切割方法加工出。芯片2上由于是通过上述任意一种晶圆切割方法加工出的芯片2，从而使得在加工过程中可以进一步的提高晶圆1表面的利用率，进而在晶圆1面积不变的前提之下加工出更多的芯片，进而使得该芯片2的制造成本降低，提高了该芯片2生产时的生产效率。
第四实施例
请参考图10，图10是本申请电子设备的一实施例的框架示意图。本申请还提供了一种电子设备8，电子设备8包括上述任意晶圆切割方法加工出的芯片2。本实施例中电子设备8包括外部装置与芯片2，外部装置与芯片2连接。
电子设备8上由于设置有上述任意一种晶圆切割方法加工出的芯片2，使得该电子设备8的制造成本降低，提高了该电子设备8生产时的生产效率。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种晶圆切割方法，其特征在于，所述晶圆切割方法包括：
获取待加工晶圆，并对待加工的所述晶圆依次进行光刻胶涂布、曝光、显影工艺，以在所述晶圆上加工出切割通道；
将所述晶圆上的切割通道通过干法刻蚀工艺加工至预定深度；
对加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割。
2.根据权利要求1所述的晶圆切割方法，其特征在于，所述将所述晶圆上的切割通道通过干法刻蚀工艺加工至预定深度的步骤，包括：
对所述切割通道底部的介质层进行介质层刻蚀，以露出位于介质层下的金属层；
对所述介质层下的金属层进行金属刻蚀，以去除切割通道内的多余金属；
将完成金属刻蚀后的晶圆进行垂直刻蚀工艺，使得所述晶圆上的切割通道加工至预定深度。
3.根据权利要求1所述的晶圆切割方法，其特征在于，所述对加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割的步骤之前，包括：
对加工至预定深度的所述晶圆进行光刻胶湿法去除工艺，以去除光刻胶。
4.根据权利要求1所述的晶圆切割方法，其特征在于，所述对加工至预定深度的所述晶圆进行背面研磨工艺，以使得切割通道露出，完成对所述晶圆的切割的步骤，包括：
基于所述晶圆，将研磨胶带贴附于所述晶圆切割通道的开口一侧；
将背离切割通道开口的一面进行研磨，以使得切割通道露出，完成对所述晶圆的切割。
5.根据权利要求2所述的晶圆切割方法，其特征在于，所述介质层刻蚀采用：四氟化碳和氩气的混合气体作为刻蚀气体对所述介质层进行刻蚀。
6.根据权利要求2所述的晶圆切割方法，其特征在于，所述金属刻蚀采用：氯气、氯化硼、氩气、氮气、三氟甲烷和乙烯的混合气体对所述介质层下的所述金属层进行刻蚀。
7.根据权利要求2所述的晶圆切割方法，其特征在于，所述垂直刻蚀工艺采用：六氟化硫、八氟化四碳和氧气的混合气体对所述切割通道进行刻蚀。
8.根据权利要求1所述的晶圆切割方法，其特征在于，所述切割通道的宽度不小于20微米。
9.一种芯片，其特征在于，所述芯片由如权利要求1-8中任意一项所述的晶圆切割方法制成。
10.一种电子设备，其特征在于，所述电子设备包括有如权利要求1-8中任意一项所述的晶圆切割方法切割出的芯片。
CN202311135345.3A 2023-09-01 2023-09-01 晶圆切割方法、芯片与电子设备 Pending CN117012631A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311135345.3A CN117012631A (zh) 2023-09-01 2023-09-01 晶圆切割方法、芯片与电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311135345.3A CN117012631A (zh) 2023-09-01 2023-09-01 晶圆切割方法、芯片与电子设备

Publications (1)

Publication Number Publication Date
CN117012631A true CN117012631A (zh) 2023-11-07

Family

ID=88576253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311135345.3A Pending CN117012631A (zh) 2023-09-01 2023-09-01 晶圆切割方法、芯片与电子设备

Country Status (1)

Country Link
CN (1) CN117012631A (zh)

Similar Documents

Publication Publication Date Title
JP6882469B2 (ja) 高アスペクト比の構造体のための除去方法
US7560388B2 (en) Self-aligned pitch reduction
US7390749B2 (en) Self-aligned pitch reduction
JP5085997B2 (ja) プラズマエッチング性能強化方法及び装置
KR100852372B1 (ko) 집적된 얕은 트렌치 분리 접근법
KR20190049482A (ko) 스택 내에 피처들을 에칭하기 위한 방법
KR100718072B1 (ko) 기판의 실리콘층에 직통으로 접촉홀을 형성하기 위한 방법
JPH0758079A (ja) キセノンを用いたプラズマエッチング
CN1963999A (zh) 使用高选择性硬掩模形成沟槽的方法及使用该方法的半导体器件隔离方法
JPH1092798A (ja) 単結晶シリコンのエッチング方法
JPS6352118B2 (zh)
TWI490943B (zh) 乾式蝕刻方法
WO2006020344A1 (en) Method for stripping photoresist from etched wafer
KR20040102337A (ko) 기판으로부터 잔류물을 제거하는 방법
US6593241B1 (en) Method of planarizing a semiconductor device using a high density plasma system
JPH06177089A (ja) 半導体装置の製造方法
KR100524450B1 (ko) 반도체 제조시 엣칭후 웨이퍼 층 스택을 처리하는 방법 및조성물
CN117012631A (zh) 晶圆切割方法、芯片与电子设备
US20020106902A1 (en) Etching process for organic anti-reflective coating
US7055532B2 (en) Method to remove fluorine residue from bond pads
KR100777925B1 (ko) 금속 배선 형성 방법
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
KR100895828B1 (ko) 트렌치 형성 방법
KR100681209B1 (ko) 반도체 소자의 딥 컨택홀 형성방법
US6949469B1 (en) Methods and apparatus for the optimization of photo resist etching in a plasma processing system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination