JPS60134428A - 半導体装置の製作法 - Google Patents

半導体装置の製作法

Info

Publication number
JPS60134428A
JPS60134428A JP24190883A JP24190883A JPS60134428A JP S60134428 A JPS60134428 A JP S60134428A JP 24190883 A JP24190883 A JP 24190883A JP 24190883 A JP24190883 A JP 24190883A JP S60134428 A JPS60134428 A JP S60134428A
Authority
JP
Japan
Prior art keywords
semiconductor device
alloy
directly
junction
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24190883A
Other languages
English (en)
Inventor
Toshihiro Yamada
山田　俊宏
Akiomi Kono
顕臣 河野
Motohiro Sato
佐藤　元宏
Akihiko Yamamoto
明彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24190883A priority Critical patent/JPS60134428A/ja
Publication of JPS60134428A publication Critical patent/JPS60134428A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の利用分野〕 本発明は半導体装置の製作法に関するものである。
〔発明の背景〕
従来公知の半導体装置の一例を第１図および第２図に示
す。この半導体装置はベース部Ａとキャップ部Ｂからな
る。ベース部Ａは絶縁体板１．低融点ガラス２からなる
６キヤツプ部Ｂは同じく絶縁体板３と低融点ガラス４か
らなる。
絶縁体板１にメタライズした金とシリコンの共晶合金に
より半導体素子５は絶縁体板１に接合される。ベース部
Ａに設置した外部接続用リード６（以下、リードと呼ぶ
）と半導体素子５とは金もしくは八Ωなどのボンディン
グワイヤー７で結合される。この後、ベース部Ａとキャ
ップ部Ｂは低融点ガラス２および４により接合される。
このような半導体装置に用いられるリード６の数は半導
体装置の大容量化の傾向からすでに一半導体装置当り１
００を越え、さらに増加する傾向にある。
リード６の初期形状は第３図に示するようにリードフレ
ーム８と呼ばれ全リードが一体結合した状態にある。リ
ード６の間隔９はリード間の絶縁およびワイヤーボンデ
ィングに必要な寸法などから決まる。このためリード６
の数が増加すると、リードフレーム８の内側空間１０は
大きくなる。
半導体素子５は結合部の数が増加しＣもそれほど大きく
ならず、したがってボンディングワイヤー７の長さも長
くなり、ボンディングワイヤ−７同士の接触により短絡
する危険が大きくなる。
このような半導体装置において、リード数が増加しても
ボンディングワイヤー７の接触が発生するなどの欠点が
ない半導体装置として第４図の構造のものが知られてい
る。すなわち、本構造のものでは炭化ケイ素製絶縁体Ｆ
ｉｌに対する半導体素子５とリード６との接合をボンデ
ィングワイヤーの代りに導体を張付けた後エツチングに
より微細配線１１としたもので、ワイヤー同士の接触な
どのトラブルは発生しなくなる。しかし本構造のものに
おいては微細配線１１の形成に問題があった。
すなわち、炭化ケイ素で絶縁体板ｌを製作した場合、炭
化ケイ素と金属とのぬれ性が悪く、メタライズが著しく
困難である。このため炭化ケイ素のメタライズについて
は主にメッキ、蒸着など薄膜によって検討されているが
、エツチングによって微細配線を実施するには至ってい
なかった。
〔発明の目的〕
本発明は、炭化ケイ素製絶縁体板に直接配線導体を接合
することができる半導体装置の製作法を提供することを
目的とする。
（発明の概要〕 本発明は、半導体装置において、小さな接合部でかつ接
合時の熱ひずみを少なくすることができる接合方法とし
て拡散接合方法が最適であることに着目し、拡散接合を
用いた新規な半導体装置の製作法である。
〔発明の実施例〕
以下、本発明の実施例を図によって説明する。
第４図は本発明の一実施例を説明するための半導体装置
の断面図である。炭化ケイ素より成る絶縁体板１の表面
に半導体素子５への信号の入出力に必要な数の微細配線
導体１１を形成する。
炭化ケイ素製＃１！Ｉ緑体板１上の配線導体１１の形成
は、Ｆｅ−Ｎｉ合金（４２合金）、Ｆｅ−Ｎｉ−Ｇ　ｏ
合金ｔキ蒔−噂今の薄板とリード６を絶縁体板ｌ上に置
き、こ肛を真空加熱炉中に１ｊ置したのち、２．５ｋｇ
／ｍ＋＋’の圧力、８００℃Ｘ１．５ｈの条件で拡散接
合を行い、その後エツチング番；よって微細配線を形成
した。
〔発明の効果〕
以上説明したように、本発明によれば熱伝導率の良好な
炭化ケーｒ素製体板の表面に配線導体を直接接合できる
という効果が得られる。
【図面の簡単な説明】
第１図は従来の半導体装置の平面図、第２図は第１図の
ａ−ａ断面図、第３図はリードフレームの平面図、第４
図、第５図は本発明の詳細な説明するための半導体装置
の断面図テ蛭≠！善徹接令舎ｍ才である。 ｌ・・・絶縁体板、２・・・低融点ガラス、３・・・絶
縁体板、４・・・低融点ガラス、５・・・半導体素子、
６・・・リード、７・・・ボンディングワイヤー、８−
・・・リードフレーム、９・・・リードの間隔、１０・
・・リードフレームの内側空間、１１・・・配線導体、
１２・・・半田ボール。 猶　１　（２） Ｙ５３　図

Claims (1)

  1. 【特許請求の範囲】 １、炭化けい素で形成された＃８緑体板を用いた半導体
    装置において、絶縁体板に導電性の良好な材料を接合し
    、エツチングによって配線を形成させることを特徴とす
    る半導体装置の製作法。 ２、導電性良好な材料としてＦｅ−Ｎｉ系合金、Ｆｅ−
    Ｃｏ−Ｎｉ系合金など絶縁体板の熱膨張係数に近い熱膨
    張係数をもつ材料を用いたことを特徴とする特許請求の
    範囲第１項記載の半導体装置の製作法。 ３、絶縁体板と配線導体との接合を真空雰囲気中におい
    て、絶縁体板と配線導体を接触させ、荷重を負荷した状
    態で５００℃以上の温度に加熱して行うことを特徴とす
    る特許請求の範囲第１項記載の半導体装置の製作法。
JP24190883A 1983-12-23 1983-12-23 半導体装置の製作法 Pending JPS60134428A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24190883A JPS60134428A (ja) 1983-12-23 1983-12-23 半導体装置の製作法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24190883A JPS60134428A (ja) 1983-12-23 1983-12-23 半導体装置の製作法

Publications (1)

Publication Number Publication Date
JPS60134428A true JPS60134428A (ja) 1985-07-17

Family

ID=17081335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24190883A Pending JPS60134428A (ja) 1983-12-23 1983-12-23 半導体装置の製作法

Country Status (1)

Country Link
JP (1) JPS60134428A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274333A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61274333A (ja) * 1985-05-29 1986-12-04 Toshiba Corp 半導体装置

Similar Documents

Publication Publication Date Title
US4764804A (en) Semiconductor device and process for producing the same
US3952404A (en) Beam lead formation method
US5151777A (en) Interface device for thermally coupling an integrated circuit to a heat sink
US3796598A (en) Method for growing lead conductors on planar transistors
KR950000203B1 (ko) 전력용 반도체 장치
EP0935286A4 (en) COPPER CIRCUIT JUNCTION SUBSTRATE AND PROCESS FOR PRODUCING THE SAME
US4835119A (en) Semiconductor device and a process of producing same
US3387191A (en) Strain relieving transition member for contacting semiconductor devices
US3515952A (en) Mounting structure for high power transistors
US2989578A (en) Electrical terminals for semiconductor devices
US5760473A (en) Semiconductor package having a eutectic bonding layer
US3745648A (en) Method for mounting semiconductor components
JP3500015B2 (ja) 半導体装置及びその製造方法
JPS60134428A (ja) 半導体装置の製作法
US3435520A (en) Braze grounded lead header
US3471752A (en) Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing
JPH0567697A (ja) 樹脂封止型半導体装置
US3753053A (en) Semiconductor assembly
JP3383892B2 (ja) 半導体実装構造体の製造方法
US3309579A (en) Mounting assembly for electrical components
JPH02132847A (ja) セラミックス放熱フィン付半導体装置
JPH0119269B2 (ja)
US20230335459A1 (en) Thermal mismatch reduction in semiconductor device modules
JPH03238865A (ja) 半導体素子
JPS60178655A (ja) リ−ドフレ−ム