TWI508201B - 具有嵌式互連結構之加強型封裝材料之積體電路封裝系統及其製造方法 - Google Patents

具有嵌式互連結構之加強型封裝材料之積體電路封裝系統及其製造方法 Download PDF

Info

Publication number
TWI508201B
TWI508201B TW099115397A TW99115397A TWI508201B TW I508201 B TWI508201 B TW I508201B TW 099115397 A TW099115397 A TW 099115397A TW 99115397 A TW99115397 A TW 99115397A TW I508201 B TWI508201 B TW I508201B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
interconnect structure
reinforced
package
stacked
Prior art date
Application number
TW099115397A
Other languages
English (en)
Other versions
TW201108339A (en
Inventor
Seng Guan Chow
Il Kwon Shim
Heap Hoe Kuan
Youngcheol Kim
Original Assignee
Stats Chippac Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Ltd filed Critical Stats Chippac Ltd
Publication of TW201108339A publication Critical patent/TW201108339A/zh
Application granted granted Critical
Publication of TWI508201B publication Critical patent/TWI508201B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

具有嵌式互連結構之加強型封裝材料之積體電路封裝系統及其製造方法 [相關申請案的交互參照]
本申請案係主張於2009年5月15日所提出申請之美國專利臨時申請案第61/178,838號的利益，於此併入該美國專利臨時申請案之內容，以供參考。
本發明是大致關於積體電路封裝系統，且特別是具有封裝材料嵌式互連結構之系統。
已經看見積體電路封裝技術增加安裝在單一電路板或基板上的積體電路的數量。新的封裝設計在形狀因子(例如積體電路的物理尺寸與形狀)更為緊密，並提供整體積體電路密度的顯著增加。然而，積體電路密度持續被基板上用以安裝單獨積體電路的可用「基板面(real estate)」所限制。即使是較大的形狀因子系統，例如個人電腦、計算伺服器、與儲存伺服器，也需要在相同或更小的「基板面中有更多的積體電路。更嚴重地，對於可攜式個人電子(例如行動電話、數位相機、音樂播放器、個人數位助理、與以位置為基礎的裝置)的需求已經進一步驅使對於積體電路密度的需要。
這增加的積體電路密度已經導致多晶片封裝件的發展，該多晶片封裝件中可封裝多於一個的積體電路。各封裝件提供單獨積體電路及使該積體電路電性連接至周遭電路系統的一層或多層互連線的機械支撐。現今多晶片封裝件(一般也稱為多晶片模組)典型上由印刷電路板之基板所構成，該印刷電路板之基板上附接一組獨立的積體電路元件。已經發現此種多晶片封裝件係增加積體電路密度與微型化、增進訊號傳遞速度、縮減整體積體電路尺寸與重量、增進效能、與減低成本---全是電腦工業的主要目標。
不論是垂直或水平配置的多晶片封裝件也可能引起問題，這是因為他們通常必須在可測試該積體電路與積體電路連接之前預先組合。因此，當積體電路安裝與連接在多晶片模組中時，無法單獨地測試單獨積體電路與連接，而不可能在組合成為較大的電路之前辨識良裸晶粒(known-good-die；KGD)。因此，傳統多晶片封裝件導致組合製程良率(yield)問題。所以這不識別KGD的製造製程較不可靠且容易有組合瑕疵。
再者，在典型多晶片封裝件中的垂直堆疊積體電路可能引起水平配置積體電路封裝件的那些所沒有的問題，進而複雜製造製程。更難以測試與因此決定單獨積體電路的實際故障模式。在組合或測試期間時常損壞基板與積體電路，而複雜製造製程且增加成本。垂直堆疊積體電路的問題可能大於其利益。
此外，多晶片封裝件一般提供較高的積體電路密度，但仍引起其他挑戰。現在必須使用額外的結構(例如印刷電路板、插入物、或彈性佈線)以連接該多晶片封裝件中的積體電路。現今嵌式晶粒封裝件使用例如蝕刻、雷射鑽孔、穿孔(via)電鍍、填充等製程在該封裝件內產生穿孔。這些製程是昂貴的且涉及更多製程步驟。這依次增加製造此種封裝件的製造成本。
這些額外的結構增加成本、製造複雜度、潛在故障面積、與潛在可靠度問題。一個主要考量是封裝元件的翹曲(warping)，其可能導致由於不完美連接而製造失敗。該翹曲也可能導致已完成的封裝件無法符合在次系統階層(level)處的可靠組合件所需要的共平面規格。在許多情況中，翹曲封裝件無法重工(rework)或修理，其增加製造製程的廢料支出。
因此，對於可藉由維持底部封裝件的平面性以改進堆疊封裝件的良率的積體電路封裝系統的需求仍舊持續。鑑於對於在縮減空間中增加積體電路密度的需求，找到這些問題的答案是愈來愈關鍵。鑑於愈趨增加的商業競爭壓力，連同成長的消費者期待且市場中有意義的產品差異的機會減少，找到這些問題的答案是愈來愈關鍵。此外，減低成本、增進效率與效能、及達到競爭壓力的需求更大大地增加了對於找到這些問題的答案的關鍵必要的迫切性。
已經思考過這些問題的解決方案許久，但是先前的發展並未教示或建議任何解決方案，而因此這些問題的解決方案已經長期困擾本發明所屬技術領域中具有通常知識者。
本發明提供一種積體電路封裝系統的製造方法，係包含：製造具有元件側與系統側的基礎封裝基板；在該元件側上耦接堆疊互連結構；以及，藉由在該元件側上模製(mold)加強型封裝材料並外露該堆疊互連結構的部分以形成用以容置積體電路裝置的積體電路插口。
本發明提供一種積體電路封裝系統，包含：基礎封裝基板，係具有元件側與系統側；堆疊互連結構，係位在該元件側上；以及，積體電路插口，係用以容置積體電路裝置，該積體電路插口是藉由在該元件側上模製加強型封裝材料並外露該堆疊互連結構的部分而形成。
本發明的一些實施例具有除上述提及的那些之外或代替上述提及的那些的其他步驟或元件。對於本發明所屬技術領域中具有通常知識者而言，於閱讀下列實施方式並參照所附圖式後，該等步驟或元件將變得顯而易見。
為了使本發明所屬技術領域中具有通常知識者能夠製造與使用本發明，下列實施例是以足夠的細節來描述。應了解，基於本揭露內容，其他實施例將是顯而易見的，且在不背離本發明的範疇下，可進行系統、製程、或機構的改變。
在下列描述中，將提供許多特定細節，以徹底了解本發明。然而，應明白，可不需這些特定細節來實施本發明。為了避免模糊本發明，將不詳細揭露一些習知的電路、系統組構、與製程步驟。
顯示系統實施例的圖式是部分圖解而非按照比例，特別是一些尺寸為了清楚表示而在圖式中誇大顯示。同樣地，雖然圖式中的圖樣為了描述方便而一般顯示為相似的方向，但是圖式中的表示大部分是任意的。一般來說，本發明可操作在任何方向上。
為了清楚與簡化說明、描述、與其理解，所揭露與描述的複數個實施例具有一些共同的特徵，彼此相似與相同的特徵通常將以相似的元件符號來描述。為了描述方便，實施例已經被標號成第一實施例、第二實施例等等，而並非意欲有任何其他意義或用以限制本發明。
為了說明的目的，在此使用的用語「水平的(horizontal)」是定義成平行於基礎封裝基板(base package substrate)的平面或表面的平面，而不論其方向。用語「垂直的(vertical)」是關於垂直於剛才定義的該水平的方向。例如「上方(above)」、「下方(below)」、「底部(bottom)」、「頂部(top)」、「側邊(side)」(如在「側壁(sidewall)中」)、「較高(higher)」、「較低(lower)」、「上面的(upper)」、「在…上方(over)」、與「在…之下(under)」的用語是相對於圖式中所顯示的該水平面來定義。用語「在…上(on)」意指在元件之間有直接接觸而不具有任何中間材料。
在此使用的用語「加工(processing)」包含形成所述結構所需的材料或光阻的沉積、圖案化、曝光、顯影、蝕刻、清潔、及/或該材料或光阻的移除。
現在參照第1圖，其顯示在本發明的第一實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統100的剖視圖。該積體電路封裝系統100的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔(via)、跡線(trace)、或其結合)以耦接至系統墊110。
堆疊互連結構114(例如金屬球、金屬柱、柱形凸塊(stud bump)、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。加強型封裝材料116(例如環氧樹脂模製化合物)可形成在該堆疊互連結構114上，並使該堆疊互連結構114的部分外露於該加強型封裝材料116。
已經發現該加強型封裝材料116的封裝材料厚度118的範圍應該是從該堆疊互連結構114的總高度的30%至90%，且較佳應該是從該堆疊互連結構114的總高度的40%至70%。對於該加強型封裝材料116的封裝材料厚度118的理由是已經看到發現事物，該發現事物是該基礎封裝基板102的元件側104上具有堆疊互連結構114的基板上的堆疊封裝件引起技術問題，該問題是由於該基礎封裝基板102的翹曲。已經發現該加強型封裝材料116的上述特定的厚度可提供該基礎封裝基板102增加的剛性(rigidity)並消除封裝階層翹曲，而因此解決該封裝階層堆疊問題。
該加強型封裝材料116可形成在積體電路插口(integrated circuit receptacle)120四周，該積體電路插口120例如為能夠在該元件側104上容置與安裝積體電路裝置122的中心凹陷區域(central recessed region)。該積體電路插口120具有外露該元件墊108的元件側104，該元件墊108在該積體電路插口120內可用來耦接例如積體電路晶粒的積體電路裝置122。
已經發現該積體電路插口120可容許該積體電路裝置122的移除與替換，並在製造製程期間偵測該積體電路裝置122是否為無法操作。此態樣可藉由減低由於該積體電路裝置122故障所處理的廢料材料的總量以顯著減低該積體電路封裝系統100的製造成本。
該積體電路裝置122(例如該積體電路晶粒的線接合(wire bond)型式、覆晶(flip chip)型式、或其堆疊結合)可在該加強型封裝材料116已經固化(cure)之後藉由晶片互連結構124耦接至外露在該積體電路插口120中的元件墊108。黏著劑126可塗敷在該元件側104與該積體電路裝置122之間。該加強型封裝材料116的側壁必須形成以容許該積體電路裝置122四周有足夠空間容許該黏著劑126的塗敷。
系統互連結構128是形成在該系統墊110上，該系統墊110是位於該基礎封裝基板102的系統側106上。該系統互連結構128可在該堆疊互連結構114、該積體電路裝置122、該次階層系統(未圖示)、或其結合之間提供耦接路徑。
現在參照第2圖，其顯示在本發明的實施例中具有加強型封裝材料的基板組合件200的俯視圖。該基板組合件200的俯視圖描述形成在該基礎封裝基板102的周邊區域中的加強型封裝材料116。
該堆疊互連結構114可配置在該加強型封裝材料116內的相鄰列中。該堆疊互連結構114的數量與位置只是範例且可實行不同數量。
該加強型封裝材料116也在該積體電路插口120四周形成周圍牆(perimeter wall)。該元件墊108可配置成適合於安裝該積體電路裝置122的覆晶型式、該積體電路裝置122的線接合型式、或以堆疊組構將兩者結合的陣列中。
應了解的是，該基礎封裝基板102的元件側104上的元件墊108的數量與位置只是範例，且可變化實際數量與位置。該元件墊108的形狀也只是範例，且該元件墊108實際上可為矩形或一些其他幾何形狀。為了容納該積體電路晶粒122的堆疊，該元件墊108可具有多種形狀與間距。
現在參照第3圖，其顯示第2圖的基板組合件200的製造面板組合件300的俯視圖。該製造面板組合件300的俯視圖描述該基板組合件200的例示陣列302。
例如壓合電路板的電路板304可支撐多於一個的陣列302。例如焊接遮罩(solder mask)的覆蓋層306可形成在該電路板304的頂側上。
在該製造面板組合件300中的基板組合件200的例示數量只是範例，且可使用不同數量與方向。可使用搬運槽(handling slot)308以在組合與製造製程期間操縱該電路板304。
現在參照第4圖，其顯示在本發明的第二實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統400的剖視圖。該積體電路封裝系統400的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔、跡線、或其結合)以耦接至系統墊110。
堆疊互連結構402(例如金屬球、金屬柱、柱形凸塊、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。加強型封裝材料116(例如環氧樹脂模製化合物)可形成在該堆疊互連結構114上，並使該堆疊互連結構114的部分外露於該加強型封裝材料116。
已經發現該加強型封裝材料116的封裝材料厚度118的範圍應該是從該堆疊互連結構114的總高度的30%至90%，且較佳應該是從該堆疊互連結構114的總高度的40%至70%。對於該加強型封裝材料116的封裝材料厚度118的理由是已經看到發現事物，該發現事物是該基礎封裝基板102的元件側104上具有堆疊互連結構114的基板上的堆疊封裝件引起技術問題，該問題是由於該基礎封裝基板102的翹曲。已經發現該加強型封裝材料116的上述特定的厚度可提供該基礎封裝基板102增加的剛性並消除封裝階層翹曲，而因此解決該封裝階層堆疊問題。
為了形成具有該加強型封裝材料116的頂部之實質共平面表面404，該堆疊互連結構402可已經被壓印(coin)、鎚擊(hammer)、壓縮、或削平(shave)。該實質共平面表面404可提供堆疊積體電路封裝件(未圖示)更牢固的安裝表面。
該加強型封裝材料116可形成在積體電路插口120四周，該積體電路插口120例如為能夠在該元件側104上容置與安裝積體電路裝置122的中心凹陷區域。該積體電路插口120具有外露該元件墊108的元件側104，該元件墊108在該積體電路插口120內可用來耦接積體電路裝置122。該積體電路裝置122(例如該積體電路晶粒的線接合型式、覆晶型式、或其堆疊結合)可在該加強型封裝材料116已經固化之後藉由晶片互連結構124耦接至外露在該積體電路插口120中的元件墊108。
黏著劑126可塗敷在該元件側104與該積體電路裝置122之間。該加強型封裝材料116的側壁必須形成以容許該積體電路裝置122四周有足夠空間容許該黏著劑126的塗敷。
系統互連結構128是形成在該系統墊110上，該系統墊110是位於該基礎封裝基板102的系統側106上。該系統互連結構128可在該堆疊互連結構402、該積體電路裝置122、該次階層系統(未圖示)、或其結合之間提供耦接路徑。
現在參照第5圖，其顯示在本發明的第三實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統500的剖視圖。該積體電路封裝系統500的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔、跡線、或其結合)以耦接至系統墊110。
堆疊互連結構502(例如金屬球、金屬柱、柱形凸塊、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。加強型封裝材料116(例如環氧樹脂模製化合物)可形成在該堆疊互連結構114上，並使該堆疊互連結構114的部分外露於該加強型封裝材料116。
已經發現該加強型封裝材料116的封裝材料厚度118的範圍應該是從該堆疊互連結構114的總高度的30%至90%，且較佳應該是從該堆疊互連結構114的總高度的40%至70%。對於該加強型封裝材料116的封裝材料厚度118的理由是已經看到發現事物，該發現事物是該基礎封裝基板102的元件側104上具有堆疊互連結構114的基板上的堆疊封裝件引起技術問題，該問題是由於該基礎封裝基板102的翹曲。已經發現該加強型封裝材料116的上述特定的厚度可提供該基礎封裝基板102增加的剛性並消除封裝階層翹曲，而因此解決該封裝階層堆疊問題。
為了形成具有該加強型封裝材料116的頂部之實質共平面表面504，該堆疊互連結構502可已經被壓印、鎚擊、壓縮、或削平。該實質共平面表面504可提供堆疊積體電路封裝件(未圖示)更牢固的安裝表面。
已經發現當該堆疊互連結構502與該加強型封裝材料116的頂部共平面時，通常難以將封裝件的系統互連結構128之上對準(align)於該堆疊互連結構502的外露部分。也已經發現可在封裝前或封裝後在該堆疊互連結構502頂部上形成凹口(indent)或刻凹痕(notch)，以提供用來定位該系統互連結構128的對準插口506而解決此對準問題。
該加強型封裝材料116可形成在積體電路插口120四周，該積體電路插口120例如為能夠在該元件側104上容置與安裝積體電路裝置122的中心凹陷區域。該積體電路插口120具有外露該元件墊108的元件側104，該元件墊108在該積體電路插口120內可用來耦接積體電路裝置122。該積體電路裝置122(例如該積體電路晶粒的線接合型式、覆晶型式、或其堆疊結合)可在該加強型封裝材料116已經固化之後藉由晶片互連結構124耦接至外露在該積體電路插口120中的元件墊108。
黏著劑126可塗敷在該元件側104與該積體電路裝置122之間。該加強型封裝材料116的側壁必須形成以容許該積體電路裝置122四周有足夠空間容許該黏著劑126的塗敷。
系統互連結構128是形成在該系統墊110上，該系統墊110是位於該基礎封裝基板102的系統側106上。該系統互連結構128可在該堆疊互連結構502、該積體電路裝置122、該次階層系統(未圖示)、或其結合之間提供耦接路徑。
現在參照第6圖，其顯示在本發明的第四實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統600的剖視圖。該積體電路封裝系統600的剖視圖描述具有導電黏著劑602(例如焊錫膏(solder paste))的積體電路封裝系統400，該導電黏著劑602塗敷在該實質共平面表面404的堆疊互連結構402上。
已經發現當該堆疊互連結構402與該加強型封裝材料116的頂部共平面時，通常難以將堆疊封裝件(未圖示)附接至該堆疊互連結構402的外露部分。已經發現可將該加強型封裝材料116使用成焊接抗蝕(solder resist)以容許藉由網印(screen print)與迴銲(solder reflow)而將該導電黏著劑602沉積在該堆疊互連結構402上，以解決此封裝堆疊問題並增進焊料接點(solder joint)的可靠度。
現在參照第7圖，其顯示在製造的堆疊互連安裝階段中的基板組合件700的剖視圖。該基板組合件700的剖視圖描述第3圖的製造面板組合件300的電路板304的片段。
該堆疊互連結構114可形成在該元件墊108上。該堆疊互連結構114的位置與數量只是範例，且可在該電路板304上形成任何數量的堆疊互連結構114。雖然該堆疊互連結構114是顯示成球，應了解到，這只是範例，而它們也可實行成支柱(column)、柱(post)或凸塊。
現在參照第8圖，其顯示在製造的基板模製階段中的基板組合件800的片段的剖視圖。該基板組合件800的片段的剖視圖描述第3圖的製造面板組合件300的電路板304的片段。
該堆疊互連結構114可形成在該元件墊108上。該堆疊互連結構114的位置與數量只是範例，且可在該電路板304上形成任何數量的堆疊互連結構114。
該加強型封裝材料116可模製在該堆疊互連結構114上以包含形成該積體電路插口120。在該加強型封裝材料116固化之後，該堆疊互連結構114可進一步以壓印、削平、刻凹痕、或其結合來處理。
現在參照第9圖，其顯示在製造的積體電路安裝階段中的基板組合件900的片段的剖視圖。該基板組合件900的剖視圖描述具有積體電路裝置122的基板組合件800，該積體電路裝置122藉由該晶片互連結構124耦接至該元件墊108。
該黏著劑126可塗敷在該元件側104與該積體電路裝置122之間。該積體電路裝置122是顯示為覆晶晶粒以僅作為範例，且該積體電路裝置122也可為積體電路晶粒的線接合型式或該積體電路裝置122的不同型式的結合的堆疊。
現在參照第10圖，其顯示在製造的預切單(pre-singulation)階段中的積體電路封裝組合件1000的片段的剖視圖。該積體電路封裝組合件1000的片段的剖視圖描述具有該系統互連結構128的基板組合件900，該系統互連結構128形成在該系統側106的系統墊110上。
可完全組合該積體電路封裝組合件1000的片段並同時成為第3圖的製造面板組合件300的一部份。該製造的後續階段可提供第1圖的積體電路封裝系統100的測試與切單。
現在參照第11圖，其顯示在本發明的第五實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統1100的剖視圖。該積體電路封裝系統1100的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔、跡線、或其結合)以耦接至系統墊110。
堆疊互連結構114(例如金屬球、金屬柱、柱形凸塊、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。加強型封裝材料116(例如環氧樹脂模製化合物)可形成在該堆疊互連結構114上，並使該堆疊互連結構114的部分外露於該加強型封裝材料116。
已經發現該加強型封裝材料116的封裝材料厚度118的範圍應該是從該堆疊互連結構114的總高度的30%至90%，且較佳應該是從該堆疊互連結構114的總高度的40%至70%。對於該加強型封裝材料116的封裝材料厚度118的理由是已經看到發現事物，該發現事物是該基礎封裝基板102的元件側104上具有堆疊互連結構114的基板上的堆疊封裝件引起技術問題，該問題是由於該基礎封裝基板102的翹曲。
已經發現該加強型封裝材料116的上述特定的厚度可提供該基礎封裝基板102增加的剛性並消除封裝階層翹曲，而因此解決該封裝階層堆疊問題。在本實施例中，該封裝材料的內壁1102是傾斜的，而在該積體電路插口120處給予足夠空間來分配該黏著劑126，但是仍容許該加強型封裝材料116作為「壩(dam)」以防止在該元件側104處該黏著劑126過度溢流出來。
為了形成具有該加強型封裝材料116的頂部之實質共平面表面404，該堆疊互連結構114可已經被壓印、鎚擊、壓縮、或削平。該實質共平面表面404可提供堆疊積體電路封裝件(未圖示)更牢固的安裝表面。
該加強型封裝材料116可形成在積體電路插口120四周，該積體電路插口120例如為能夠在該元件側104上容置與安裝積體電路裝置122的中心凹陷區域。該積體電路插口120具有外露該元件墊108的元件側104，該元件墊108在該積體電路插口120內可用來耦接積體電路裝置122。該積體電路裝置122(例如該積體電路晶粒的線接合型式、覆晶型式、或其堆疊結合)可在該加強型封裝材料116已經固化之後藉由晶片互連結構124耦接至外露在該積體電路插口120中的元件墊108。
黏著劑126可塗敷在該元件側104與該積體電路裝置122之間。該加強型封裝材料116的側壁必須形成以容許該積體電路裝置122四周有足夠空間容許該黏著劑126的塗敷。
系統互連結構128是形成在該系統墊110上，該系統墊110是位於該基礎封裝基板102的系統側106上。該系統互連結構128可在該堆疊互連結構402、該積體電路裝置122、該次階層系統(未圖示)、或其結合之間提供耦接路徑。
現在參照第12圖，其顯示在本發明的第六實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統1200的剖視圖。該積體電路封裝系統1200的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔、跡線、或其結合)以耦接至系統墊110。
堆疊互連結構114(例如金屬球、金屬柱、柱形凸塊、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。加強型封裝材料116(例如環氧樹脂模製化合物)可形成在該堆疊互連結構114上，並使該堆疊互連結構114的部分外露於該加強型封裝材料116。
在本實施例中，該加強型封裝材料116的內壁1202是階梯狀的(step)。該內壁1202的階梯在該積體電路插口120處給予足夠空間來分配該黏著劑126，但是仍容許該加強型封裝材料116作為「壩」以防止在該元件側104處該黏著劑126過度溢流出來。
現在參照第13圖，其顯示在本發明的第七實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統1300的剖視圖。該積體電路封裝系統1300的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔、跡線、或其結合)以耦接至系統墊110。
堆疊互連結構114(例如金屬球、金屬柱、柱形凸塊、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。加強型封裝材料116(例如環氧樹脂模製化合物)可形成在該堆疊互連結構114上，並使該堆疊互連結構114的部分外露於該加強型封裝材料116。
在本實施例中，該加強型封裝材料116的內壁1302是彎曲的。該內壁1302的曲面在該積體電路插口120處給予足夠空間來分配該黏著劑126，但是仍容許該加強型封裝材料116作為「壩」以防止在該元件側104處該黏著劑126過度溢流出來。
現在參照第14圖，其顯示在本發明的第八替代實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統1400的剖視圖。該積體電路封裝系統1400的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔、跡線、或其結合)以耦接至系統墊110。
堆疊互連結構114(例如金屬球、金屬柱、柱形凸塊、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。加強型封裝材料116(例如環氧樹脂模製化合物)可形成在該堆疊互連結構114上，並使該堆疊互連結構114的部分外露於該加強型封裝材料116。
在本實施例中，該加強型封裝材料116的內壁1402是實質垂直的。該內壁1402的垂直表面在該積體電路插口120處給予足夠空間來分配該黏著劑126，但是仍容許該加強型封裝材料116作為「壩」以防止在該元件側104處該黏著劑126過度溢流出來。
已經發現當該堆疊互連結構114延伸在該加強型封裝材料116下方時，有時難以將封裝件(未圖示)的系統互連結構128之上耦接於該堆疊互連結構114的外露部分。已經發現在封裝後可藉由雷射燒蝕(laser ablation)、化學蝕刻、或機械鑽孔來外露該堆疊互連結構114。
現在參照第15圖，其顯示在本發明的第八替代實施例的製造的互連安裝階段中的基礎封裝基板組合件1500的剖視圖。該基礎封裝基板組合件1500的剖視圖描述具有元件側104與系統側106的基礎封裝基板102，例如壓合基板或陶瓷基板等等。
元件墊108可形成在該元件側104上。該元件墊108可藉由內部電路系統112(例如穿孔、跡線、或其結合)以耦接至系統墊110。
堆疊互連結構114(例如金屬球、金屬柱、柱形凸塊、或金屬凸塊)可耦接至該基礎封裝基板102的周邊區域四周的元件墊108。模製覆蓋膜(molding coverlay)1502(例如環氧樹脂填料、或黏著薄膜等)可位於該元件側104的中心區域中。
現在參照第16圖，其顯示在本發明的第八替代實施例的製造的基板模製階段中的基礎封裝基板組合件1600的剖視圖。該基礎封裝基板組合件1600的剖視圖描述具有該堆疊互連結構114的基礎封裝基板102，該堆疊互連結構114耦接至該元件墊108。
該加強型封裝材料116可模製在該元件側104、堆疊互連結構114、與元件墊108上。已經移除第15圖的模製覆蓋膜1502以外露該元件側的中心區域而提供該積體電路插口120。
該封裝材料厚度118可超過該堆疊互連結構114的高度。該封裝材料的厚度118的額外高度可提供額外剛性以防止該基礎封裝基板102的翹曲。
現在參照第17圖，其顯示在本發明的第八替代實施例的製造的互連開啟階段中的基礎封裝基板組合件1700的剖視圖。該基礎封裝基板組合件1700的剖視圖描述具有該堆疊互連結構114的基礎封裝基板102，該堆疊互連結構114耦接至該元件墊108。
該加強型封裝材料116可模製在該元件側104、堆疊互連結構114、與元件墊108上。該積體電路插口120外露在該元件側104的中心區域中。
該加強型封裝材料116可完全圍住該堆疊互連結構114。在此情況中，可藉由雷射燒蝕、化學蝕刻、或機械鑽孔來外露該堆疊互連結構114以形成對準插口1702。
現在參照第18圖，其顯示在本發明的第八替代實施例的製造的預切單階段中的積體電路封裝組合件1800的剖視圖。該積體電路封裝組合件1800的剖視圖描述具有該積體電路裝置122(例如積體電路晶粒的線接合型式、覆晶型式、或其堆疊結合)的基礎封裝基板組合件1700可藉由該晶片互連結構124以耦接至外露在該積體電路插口120中的元件墊108。
黏著劑126可塗敷在該元件側104與該積體電路裝置122之間。該加強型封裝材料116的側壁必須形成以容許該積體電路裝置122四周有足夠空間容許該黏著劑126的塗敷。
系統互連結構128是形成在該系統墊110上，該系統墊110是位於該基礎封裝基板102的系統側106上。該系統互連結構128可在該堆疊互連結構114、該積體電路裝置122、該次階層系統(未圖示)、或其結合之間提供耦接路徑。
該對準插口1702的形成可提供對於該堆疊互連結構114的出入口(access)，而不需縮減該加強型封裝材料116的能力以防止該基礎封裝基板102的翹曲。該對準插口1702也可藉由提供用於堆疊封裝件(未圖示)的系統互連結構128的對準幫助以簡化該堆疊封裝件的安裝。
現在參照第19圖，其顯示在本發明的實施例中的積體電路封裝系統100的製造的方法1900的流程圖。該方法1900包含：在方塊1902中，製造具有元件側與系統側的基礎封裝基板；在方塊1904中，在該元件側上耦接堆疊互連結構；以及，在方塊1906中，藉由在該元件側上模製加強型封裝材料並外露該堆疊互連結構的部分以形成用以容置積體電路裝置的積體電路插口。
所產生的方法、製程、設備、裝置、產品、及/或系統是直接了當的、有成本效益的、不複雜的、高度多元的、且有效的，並可藉由改造已知技術來出人意外地和不明顯地實作，且因此是立即地適合於高效率地與經濟地製造完全相容於習知製造方法或製程與技術的積體電路封裝系統。
本發明的另一重要態樣是它大大地支持並幫助降低成本、簡化系統、及增進效能的歷史趨勢。
本發明的這些與其他有價值的態樣因此促進該技術的狀態至至少下一階層。
雖然本發明已經結合特定最佳模式來敘述，但是應了解，對於已按照先前的描述的本發明所屬技術領域中具有通常知識者而言，許多替代、修改、與變化型式將是顯而易知的。據此，本發明是要涵蓋落入所附申請專利範圍的範疇內的所有此種替代、修改、與變化型式。在此提出或在所附圖式中顯示的所有內容應解讀成說明的及非限制的意思。
100、400、500、600、1100、1200、1300、1400．．．積體電路封裝系統
102．．．基礎封裝基板
104．．．元件側
106．．．系統側
108．．．元件墊
110．．．系統墊
112．．．內部電路系統
114、402、502．．．堆疊互連結構
116．．．加強型封裝材料
118．．．封裝材料厚度
120．．．積體電路插口
122．．．積體電路裝置
124．．．晶片互連結構
126．．．黏著劑
128．．．系統互連結構
200、700、800、900．．．基板組合件
300．．．製造面板組合件
302．．．陣列
304．．．電路板
306．．．覆蓋層
308．．．搬運槽
404、504．．．實質共平面表面
506、1702．．．對準插口
602．．．導電黏著劑
1000、1800．．．積體電路封裝組合件
1102、1202、1302、1402．．．內壁
1500、1600、1700．．．基礎封裝基板組合件
1502．．．模製覆蓋膜
1900．．．方法
1902、1904、1906．．．方塊
第1圖係在本發明的第一實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖示圖；
第2圖係在本發明的實施例中具有加強型封裝材料的基板組合件的俯視圖；
第3圖係第2圖的基板組合件的製造面板組合件的俯視圖；
第4圖係在本發明的第二實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖視圖；
第5圖係在本發明的第三實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖視圖；
第6圖係在本發明的第四實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖視圖；
第7圖係在製造的堆疊互連安裝階段中的基板組合件的剖視圖；
第8圖係在製造的基板模製階段中的基板組合件的剖視圖；
第9圖係在製造的積體電路安裝階段中的基板組合件的片段的剖視圖；
第10圖係在製造的預切單階段中的積體電路封裝組合件的片段的剖視圖；
第11圖係在本發明的第五實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖視圖；
第12圖係在本發明的第六實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖視圖；
第13圖係在本發明的第七實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖視圖；
第14圖係在本發明的第八替代實施例中具有嵌式互連結構之加強型封裝材料之積體電路封裝系統的剖視圖；
第15圖係在本發明的第八替代實施例的製造的互連安裝階段中的基礎封裝基板組合件的剖視圖；
第16圖係在本發明的第八替代實施例的製造的基板模製階段中的基礎封裝基板組合件的剖視圖；
第17圖係在本發明的第八替代實施例的製造的互連開啟階段中的基礎封裝基板組合件的剖視圖；
第18圖係在本發明的第八替代實施例的製造的預切單階段中的積體電路封裝組合件的剖視圖；以及
第19圖係在本發明的實施例中的積體電路封裝系統的製造的方法的流程圖。
100．．．積體電路封裝系統
102．．．基礎封裝基板
104．．．元件側
106．．．系統側
108．．．元件墊
110．．．系統墊
112．．．內部電路系統
114．．．堆疊互連結構
116．．．加強型封裝材料
118．．．封裝材料厚度
120．．．積體電路插口
122．．．積體電路裝置
124．．．晶片互連結構
126．．．黏著劑
128．．．系統互連結構

Claims (10)

  1. 一種積體電路封裝系統的製造方法，係包括：製造具有元件側與系統側的基礎封裝基板；在該元件側上耦接堆疊互連結構；以及在該元件側上模製加強型封裝材料，以供自該加強型封裝材料和元件側上形成積體電路插口，並供容置積體電路裝置於該積體電路插口中，及外露該堆疊互連結構的部分。
  2. 如申請專利範圍第1項所述之方法，其中，形成該積體電路插口包含形成範圍從該堆疊互連結構的總高度的30%至90%的封裝材料厚度。
  3. 如申請專利範圍第1項所述之方法，其中，容置該積體電路裝置包含將積體電路晶粒安裝在該積體電路插口中。
  4. 如申請專利範圍第1項所述之方法，復包括在該堆疊互連結構與該加強型封裝材料之間形成實質共平面表面。
  5. 如申請專利範圍第1項所述之方法，復包括在外露於該加強型封裝材料的該堆疊互連結構上形成對準插口。
  6. 一種積體電路封裝系統，包括：基礎封裝基板，係具有元件側與系統側；堆疊互連結構，係位在該元件側上；以及加強型封裝材料，係模製在該元件側上並外露該堆疊互連結構的部分，且該加強型封裝材料具有自該加強型封裝材料和元件側上形成之積體電路插口，以供容置 積體電路裝置於該積體電路插口中。
  7. 如申請專利範圍第6項所述之系統，其中，在該元件側上模製的該加強型封裝材料包含範圍從該堆疊互連結構的總高度的30%至90%的封裝材料厚度。
  8. 如申請專利範圍第6項所述之系統，其中，所容置的該積體電路裝置包含安裝在該積體電路插口中的積體電路晶粒。
  9. 如申請專利範圍第6項所述之系統，復包括實質共平面表面，係由該堆疊互連結構與該加強型封裝材料所形成。
  10. 如申請專利範圍第6項所述之系統，復包括對準插口，係形成在外露於該加強型封裝材料的該堆疊互連結構上。
TW099115397A 2009-05-15 2010-05-14 具有嵌式互連結構之加強型封裝材料之積體電路封裝系統及其製造方法 TWI508201B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17883809P 2009-05-15 2009-05-15
US12/777,415 US8604602B2 (en) 2009-05-15 2010-05-11 Integrated circuit packaging system with reinforced encapsulant having embedded interconnect and method of manufacture thereof

Publications (2)

Publication Number Publication Date
TW201108339A TW201108339A (en) 2011-03-01
TWI508201B true TWI508201B (zh) 2015-11-11

Family

ID=43067833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099115397A TWI508201B (zh) 2009-05-15 2010-05-14 具有嵌式互連結構之加強型封裝材料之積體電路封裝系統及其製造方法

Country Status (3)

Country Link
US (1) US8604602B2 (zh)
KR (1) KR101691566B1 (zh)
TW (1) TWI508201B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8039275B1 (en) 2010-06-02 2011-10-18 Stats Chippac Ltd. Integrated circuit packaging system with rounded interconnect and method of manufacture thereof
US9059157B2 (en) * 2012-06-04 2015-06-16 Stats Chippac Ltd. Integrated circuit packaging system with substrate and method of manufacture thereof
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
KR101651362B1 (ko) * 2015-05-22 2016-08-25 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
JP2017084997A (ja) 2015-10-29 2017-05-18 イビデン株式会社 プリント配線板及びその製造方法
JP2017152536A (ja) 2016-02-24 2017-08-31 イビデン株式会社 プリント配線板及びその製造方法
JP2018073890A (ja) * 2016-10-25 2018-05-10 イビデン株式会社 プリント配線板およびプリント配線板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
TW200611305A (en) * 2004-09-28 2006-04-01 Taiwan Semiconductor Mfg Co Ltd Package structure, fabrication method thereof and method of electrically connecting a plurality of semiconductor chips in a vertical stack
TW200812018A (en) * 2006-08-18 2008-03-01 Advanced Semiconductor Eng Stackable semiconductor package

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
JPH0951015A (ja) * 1995-08-09 1997-02-18 Citizen Watch Co Ltd 半導体装置
US5835355A (en) * 1997-09-22 1998-11-10 Lsi Logic Corporation Tape ball grid array package with perforated metal stiffener
US6815251B1 (en) * 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6352881B1 (en) * 1999-07-22 2002-03-05 National Semiconductor Corporation Method and apparatus for forming an underfill adhesive layer
US6717245B1 (en) * 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
KR100620203B1 (ko) * 2002-12-30 2006-09-01 동부일렉트로닉스 주식회사 반도체의 더블 사이드 스택 패키징 방법
TW577153B (en) * 2002-12-31 2004-02-21 Advanced Semiconductor Eng Cavity-down MCM package
US20040183179A1 (en) * 2003-03-20 2004-09-23 Wen-Lo Shieh Package structure for a multi-chip integrated circuit
TWI239611B (en) * 2004-04-19 2005-09-11 Advanced Semiconductor Eng Multi chip module with embedded package configuration and method for manufacturing the same
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US20070241441A1 (en) * 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US7550680B2 (en) * 2006-06-14 2009-06-23 Stats Chippac Ltd. Package-on-package system
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
KR100870652B1 (ko) * 2007-07-24 2008-11-26 삼성전기주식회사 반도체 패키지 및 그 제조방법
US20090108431A1 (en) * 2007-10-29 2009-04-30 Analog Devices, Inc. Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US20090236726A1 (en) * 2007-12-12 2009-09-24 United Test And Assembly Center Ltd. Package-on-package semiconductor structure
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US7732252B2 (en) * 2008-10-09 2010-06-08 Stats Chippac Ltd. Multi-chip package system incorporating an internal stacking module with support protrusions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260795A1 (en) * 2004-05-24 2005-11-24 Advanced Semiconductor Engineering, Inc. Method for fabricating leadless packages with mold locking characteristics
TW200611305A (en) * 2004-09-28 2006-04-01 Taiwan Semiconductor Mfg Co Ltd Package structure, fabrication method thereof and method of electrically connecting a plurality of semiconductor chips in a vertical stack
TW200812018A (en) * 2006-08-18 2008-03-01 Advanced Semiconductor Eng Stackable semiconductor package

Also Published As

Publication number Publication date
US20100289134A1 (en) 2010-11-18
US8604602B2 (en) 2013-12-10
KR20100123664A (ko) 2010-11-24
KR101691566B1 (ko) 2016-12-30
TW201108339A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
TWI508201B (zh) 具有嵌式互連結構之加強型封裝材料之積體電路封裝系統及其製造方法
TWI534949B (zh) 具有堆疊互連件之積體電路封裝系統及其製造方法
TWI446460B (zh) 用於封裝件堆疊之積體電路封裝件系統
US8174109B2 (en) Electronic device and method of manufacturing same
JP4402074B2 (ja) オフセット集積回路パッケージオンパッケージ積層システムおよびその製造方法
KR101130330B1 (ko) 오프셋 집적 회로 패키지-온-패키지 적층 시스템
US8592952B2 (en) Semiconductor chip and semiconductor package with stack chip structure
TWI512857B (zh) 具有圖案化基板之積體電路封裝系統及其製造方法
TWI495081B (zh) 具有堆疊盲孔互連之積體電路層疊封裝件系統
TWI525724B (zh) 具有導電柱之積體電路封裝系統及其製造方法
KR101824342B1 (ko) 반도체 소자 패키지 어셈블리 및 그 형성방법
US7615409B2 (en) Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
TWI441265B (zh) 雙模製之多晶片封裝件系統
US8039365B2 (en) Integrated circuit package system including wafer level spacer
US9209146B2 (en) Electronic device packages having bumps and methods of manufacturing the same
JP2006041438A (ja) 半導体チップ内蔵基板及びその製造方法
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
JP2008537336A (ja) 半導体と電子サブシステムのパッケージングのためのチップキャリア基板とプリント回路基板上の剛性波形パターンの構造
KR20230078607A (ko) 팬 아웃 패키지 및 이의 형성 방법
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
KR101613525B1 (ko) 피오피 타입의 인쇄회로기판 및 그 제조 방법
US20140099755A1 (en) Fabrication method of stacked package structure
KR100813621B1 (ko) 적층형 반도체 소자 패키지