JP2003324182A - フリップチップ接合方法及びフリップチップ接合構造 - Google Patents

フリップチップ接合方法及びフリップチップ接合構造

Info

Publication number
JP2003324182A
JP2003324182A JP2002129060A JP2002129060A JP2003324182A JP 2003324182 A JP2003324182 A JP 2003324182A JP 2002129060 A JP2002129060 A JP 2002129060A JP 2002129060 A JP2002129060 A JP 2002129060A JP 2003324182 A JP2003324182 A JP 2003324182A
Authority
JP
Japan
Prior art keywords
electronic component
flip
resin
chip
underfill resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002129060A
Other languages
English (en)
Inventor
Fumihiko Ando
史彦 安藤
Akira Takashima
晃 高島
Takao Nishimura
隆雄 西村
Takashi Nomoto
隆司 埜本
Masanori Kashu
昌典 夏秋
Tomoyuki Ono
知之 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002129060A priority Critical patent/JP2003324182A/ja
Publication of JP2003324182A publication Critical patent/JP2003324182A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は実装状態において半導体チップとの
間に樹脂が充填される構造のフリップチップ実装用第2
の電子部品及びフリップチップ実装構造に関し、第1の
電子部品を第2の電子部品上にフリップチップ実装し、
アンダーフィルレジン内にボイドが発生することを防止
することを課題とする。 【解決手段】 第1の半導体チップ22を第2の半導体
チップ23上にフリップチップ実装した後、各半導体チ
ップ22,23間にアンダーフィルレジン30を充填す
る工程を有するフリップチップ接合方法において、第2
の半導体チップ23にアンダーフィルレジン30が流れ
る溝部40を形成し、この溝部40に沿ってアンダーフ
ィルレジン30を各半導体チップ22,23間に流し込
むことにより、アンダーフィルレジン30内にボイドが
発生することを防止する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフリップチップ接合
方法及びフリップチップ接合構造に係り、特に実装状態
において半導体チップとの間に樹脂が充填される構造の
フリップチップ実装用第2の電子部品及びフリップチッ
プ実装構造に関する。
【0002】近年、半導体装置は種々の電子機器に組み
込まれており、よって半導体装置に要求される信頼性は
益々増大する傾向にある。
【0003】一般に、半導体装置は半導体チップを第2
の電子部品に実装した構造を有しており、また半導体チ
ップの小型化及び高密度化に伴い、実装方法としては半
導体チップに突起電極を形成し、これを第2の電子部品
に表面実装するフリップチップ実装方法が用いられるよ
うになってきている。
【0004】よって、半導体装置の信頼性を向上させる
には、このフリップチップ実装を高い信頼性をもって行
なう必要がある。
【0005】
【従来の技術】図1は、従来のフリップチップ接合方法
を用いて製造された半導体装置1を示している。同図に
示す半導体装置1は、第1の半導体チップ2を第2の半
導体チップ3の上部にフリップチップ実装した、いわゆ
るスタックタイプの半導体装置である。
【0006】この半導体装置1は、大略すると第1の半
導体チップ2,第2の半導体チップ3,基板4,はんだ
ボール5,及び封止樹脂6等により構成されている。第
2の半導体チップ3は、ダイ付け材16により基板4に
固定されている。この際、第2の半導体チップ3の回路
形成面17は、上方を向くようフェイスアップで固定さ
れる。第2の半導体チップ3と基板4との電気的な接続
は、ワイヤ8を用いて行なわれる。
【0007】第1の半導体チップ2は、前記したように
第2の半導体チップ3の上部にフリップチップ接合され
る。即ち、図5に拡大して示すように、第1の半導体チ
ップ2の回路形成面18にはバンプ9(例えば、金バン
プ)が形成されており、このバンプ9は第2の半導体チ
ップ3に形成されている電極7と接合する。
【0008】これにより、第1の半導体チップ2は第2
の半導体チップ3の上部に積層状態で固定される。よっ
て、第1の半導体チップ2の回路形成面18は、下方を
向くようフェイスダウンで接合される。尚、第1の半導
体チップ2の回路形成面18には、バンプ9の形成位置
を除き第1の絶縁膜12が形成されており、また第2の
半導体チップ3の回路形成面17には、電極7の形成位
置を除き第2の絶縁膜13が形成されている。
【0009】この基板4上においてフリップチップ接合
された各半導体チップ2,3は、封止樹脂6により封止
される。また、基板4の下面には、外部接続端子となる
はんだボール5が配設される。このはんだボール5は、
基板4に形成された配線19及びワイヤ8を介して各半
導体チップ2,3と電気的に接続される.また、第1の
半導体チップ2と第2の半導体チップ3との間には、ア
ンダーフィルレジン10が配設されている。このアンダ
ーフィルレジン10は、第1の半導体チップ2と第2の
半導体チップ3との熱膨張差に起因して発生する応力を
緩和させると共に、バンプ9と電極7との接合部位を保
護するために設けられている。
【0010】次に、図2乃至図4を参照して、このアン
ダーフィルレジン10を配設する従来方法について説明
する。
【0011】アンダーフィルレジン10は、第1の半導
体チップ2を第2の半導体チップ3にフリップチップ接
合した後、各半導体チップ2,3の離間部分に充填され
る。このアンダーフィルレジン10の充填は、図2に示
すようなディスペンサー11を用いて充填処理が行なわ
れる。具体的には、充填時におけるアンダーフィルレジ
ン10は硬化前では流動性を有した状態となっており、
これを第1の半導体チップ2と第2の半導体チップ3と
の間に、第1の半導体チップ2の外周位置から流し込
み、その後に加熱処理を行なうことにより硬化させ、こ
れによりアンダーフィルレジン10を形成していた。
【0012】図3は、アンダーフィルレジン10が各半
導体チップ2,3間の約1/3程度まで充填された状態
を示している。また、図4は、アンダーフィルレジン1
0が各半導体チップ2,3間の略全体に充填された状態
を示している。このように、アンダーフィルレジン10
は、ディスペンサー11からの注入位置から図中矢印Y
で示す方向に流れ、これにより各半導体チップ2,3間
にアンダーフィルレジン10が充填される方法を用いて
いた。
【0013】従来、このアンダーフィルレジン10の流
路となる第1の半導体チップ2と第2の半導体チップ3
との対向位置には、何ら他の構成要素は配設されておら
ず、第1の絶縁膜12(第1の半導体チップ2)と第2
の絶縁膜13(第2の半導体チップ3)とが単に対向し
ただけの構成とされていた。
【0014】
【発明が解決しようとする課題】ところで、近年では携
帯端末に代表されるように電子機器の小形化、薄型化が
強く要求されるようになってきており、これに伴いこれ
ら電子機器に搭載される半導体装置に対しても小形化及
び薄型化の強い要求がある。これに対応するため、半導
体装置では、前記したように第1の半導体チップ2と第
2の半導体チップ3を積層することにより実装面積の省
スペース化を図ったり、またバンプ9及び電極7を微細
化及び狭ピッチ化したりすることが行なわれている。
【0015】しかしながら、バンプ9が微細化すると、
フリップチップ接合後における第1の半導体チップ2と
第2の半導体チップ3との離間距離が狭くなってしま
う。このように各半導体チップ2,3間の離間距離が狭
くなると、アンダーフィルレジン10の流れ抵抗が大き
くなり、よって各半導体チップ2,3間を流れるアンダ
ーフィルレジン10の速度は遅くなる。
【0016】また、これに伴いアンダーフィルレジン1
0の各半導体チップ2,3間への充填効率が低下し、各
半導体チップ2,3間に流入できなかったアンダーフィ
ルレジン10が第1の半導体チップ2の外周を流れるよ
うになる。この第1の半導体チップ2の外周を流れるア
ンダーフィルレジン10の流速は、流れ抵抗が各半導体
チップ2,3間に比べて小さいため速くなる。
【0017】このため、各半導体チップ2,3間の離間
距離が狭くなると、図6及び図7に示すように、アンダ
ーフィルレジン10の流速に分布が発生する。即ち、各
半導体チップ2,3両側におけるアンダーフィルレジン
10の流速(図7に矢印V UTで示す)は、中央部に
おけるアンダーフィルレジン10の流速(図7に矢印V
INで示す)比べて速くなる(VOUT>VIN)。
【0018】アンダーフィルレジン10の流れ速度に、
上記のような分布が存在すると、各半導体チップ2,3
の図中矢印Y方向端部におていは、図8に示すように、
速度の速い外側を流れてきたアンダーフィルレジン10
に回り込みが発生し、よって中央を流れる速度の遅いア
ンダーフィルレジン10との間でボイド14が発生して
しまう。
【0019】このように、アンダーフィルレジン10内
にボイド14が発生すると、アンダーフィルレジン10
の充填後に加熱が行なわれた場合、この加熱処理により
ボイド14内の水分等が膨張し、アンダーフィルレジン
10にクラックが生じたり、またバンプ9と電極7間で
断線が発生したりするおそれがある。
【0020】本発明は上記の点に鑑みてなされたもので
あり、第1の電子部品を第2の電子部品上にフリップチ
ップ実装し、その後に各電子部品間に樹脂を充填する
際、樹脂内にボイドが発生することを抑制しうるフリッ
プチップ接合方法及びフリップチップ接合構造を提供す
ることを目的とする。
【0021】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、次に述べる各手段を講じたことを特徴
とするものである。
【0022】請求項1記載の発明は、第1の電子部品を
第2の電子部品上にフリップチップ実装した後、前記第
1の電子部品と第2の電子部品との間に樹脂を前記第1
の電子部品の端面から流し込む工程を有するフリップチ
ップ接合方法において、前記第2の電子部品に前記樹脂
が流れる溝部を形成し、前記樹脂を該溝部に沿って前記
第1の電子部品と第2の電子部品との間に流し込むこと
を特徴とするものである。
【0023】上記発明によれば、第2の電子部品に樹脂
が流れる溝部を形成することにより、溝部が存在しない
構成に比べ、第1の電子部品と第2の電子部品との間に
おける樹脂の流れ抵抗を低減することができる。これに
より、樹脂を第1の電子部品と第2の電子部品との間に
確実に充填することができ、ボイドが発生することを抑
制することができる。
【0024】また、請求項2記載の発明は、請求項1記
載のフリップチップ接合方法において、前記溝部を前記
第2の電子部品にマトリックス状に形成したことを特徴
とするものである。
【0025】上記発明によれば、溝部を第2の電子部品
にマトリックス状に形成したことにより、樹脂の流れが
多方向となるため、ボイドの発生をより効率的に低減す
ることができると共に、第1の電子部品と第2の電子部
品との間への樹脂の充填速度を高めることができる。
【0026】また、請求項3記載の発明は、第2の電子
部品に第1の電子部品をフリップチップ実装すると共
に、前記第1の電子部品と第2の電子部品との間に樹脂
を設けてなるフリップチップ接合構造において、前記第
2の電子部品に溝部を形成し、前記樹脂が該溝部内にも
介在するよう構成したことを特徴とするものである。
【0027】上記発明によれば、溝部内に樹脂が介在す
ることにより第2の電子部品と樹脂との接触面積が広く
なり、第2の電子部品と樹脂との接合力を高めることが
できる。これにより、第1の電子部品と第2の電子部品
との接合強度も向上し、フリップチップ接合の信頼性を
高めることができる。
【0028】また、請求項4記載の発明は、第1の電子
部品を第2の電子部品上にフリップチップ実装した後、
前記第1の電子部品と第2の電子部品との間に樹脂を前
記第1の電子部品の端面から流し込む工程を有するフリ
ップチップ接合方法において、前記第2の電子部品に前
記樹脂の流れ速度を制御する速度制御機構を設け、前記
速度制御機構により、前記第1の電子部品の中央を流れ
る樹脂の速度と、前記第1の電子部品の外側を流れる樹
脂の速度とが略等しくなるよう、前記第1の電子部品と
第2の電子部品との間に前記樹脂を流し込むことを特徴
とするものである。
【0029】上記発明によれば、第1の電子部品の中央
と外周部とを流れる樹脂の速度が、速度制御機構により
均一化されるため、充填時において樹脂の先端部は略一
直線の状態を維持しつつ充填される。よって、第1の電
子部品と第2の電子部品との間にボイドの発生を抑制す
ることを防止でき、フリップチップ接合の信頼性を高め
ることができる。
【0030】また、請求項5記載の発明は、請求項4記
載のフリップチップ接合方法において、前記速度制御機
構を、前記第2の電子部品の、前記第1の電子部品が実
装される実装位置の外周位置に形成された凹部としたこ
とを特徴とするものである。
【0031】上記発明によれば、第2の電子部品に凹部
を形成し、この形成位置を第2の電子部品の第1の電子
部品が実装される実装位置の外周位置としたことによ
り、この外周位置を流れる樹脂は凹部を埋めながら進行
するため流れ速度が遅くなる。よって、凹部を形成する
ことにより樹脂の流れ速度が変化するため、この凹部は
速度制御機構として機能する。また、凹部の形成は容易
にできるため、樹脂の流れ速度の制御を簡単な構成で容
易に行なうことが可能となる。
【0032】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【0033】図9は、本発明の第1実施例であるフリッ
プチップ接合構造を用いて製造された半導体装置20を
示している。同図に示す半導体装置20は、第1の半導
体チップ22を第2の半導体チップ23の上部にフリッ
プチップ実装した、いわゆるスタックタイプの半導体装
置である。
【0034】この半導体装置20は、大略すると第1の
半導体チップ22,第2の半導体チップ23,基板2
4,はんだボール25,及び封止樹脂26等により構成
されており、基本構成は図1に示した従来の半導体装置
1と同一である。
【0035】よって本実施例においても、第2の半導体
チップ23は、回路形成面17が上方を向くようフェイ
スアップでダイ付け材36により基板24に固定され、
また第2の半導体チップ23と基板24との電気的な接
続はワイヤ28を用いて行なわれる。また、第1の半導
体チップ22は、第2の半導体チップ23の上部にフリ
ップチップ接合される。
【0036】即ち、図10に拡大して示すように、第1
の半導体チップ22の回路形成面38にはバンプ29
(例えば、金バンプ)が形成されており、このバンプ2
9は第2の半導体チップ23に形成されている電極27
と接合する。これにより、第1の半導体チップ22は第
2の半導体チップ23の上部に積層状態で固定される。
よって、第1の半導体チップ22の回路形成面38は、
下方を向くようフェイスダウンで接合される。
【0037】また、第1の半導体チップ22の回路形成
面38には、バンプ29の形成位置を除き第1の絶縁膜
32が形成されており、更に第2の半導体チップ23の
回路形成面37には、電極27の形成位置及び本実施例
の要部となる溝部40の形成位置を除き第2の絶縁膜3
3が形成されている。
【0038】この基板24上においてフリップチップ接
合された各半導体チップ22,23は、封止樹脂26に
より封止される。また、基板24の下面には、外部接続
端子となるはんだボール25が配設される。このはんだ
ボール25は、基板24に形成された配線39及びワイ
ヤ28を介して各半導体チップ22,23と電気的に接
続される.また、第1の半導体チップ22と第2の半導
体チップ23との間には、アンダーフィルレジン30が
配設されている。このアンダーフィルレジン30は、第
1の半導体チップ22と第2の半導体チップ23との熱
膨張差に起因して発生する応力を緩和させると共に、バ
ンプ29と電極27との接合部位を保護するために設け
られている。
【0039】ここで、第2の半導体チップ23の回路形
成面37に注目する。本実施例では、図11及び図12
に示すように、回路形成面37に溝部40を形成した構
成としている。溝部40は、第2の半導体チップ23の
回路形成面37に形成された第2の絶縁膜33を一部取
り除くことにより形成されている。このように、第2の
絶縁膜33に溝部40を形成することにより、第2の半
導体チップ23の回路形成面37に影響を与えることな
く、回路形成面37上に溝部40を形成することができ
る。
【0040】更に、溝部40は、機械的加工或いはエッ
チング等を用いて形成できるため、容易に形成すること
ができる。また、溝部40の延出方向は、後述するアン
ダーフィルレジン30を配設する工程においてアンダー
フィルレジン30が充填される方向に沿って延在するよ
う形成されている。
【0041】一方、図13に示すように、アンダーフィ
ルレジン30を充填する方向(図13に矢印Yで示す方
向)に延出する溝部40Y加え、このY方向と直交する
方向(図中、矢印Xで示す方向)にも延出する溝部40
Xを形成してもよい。この構成とすることにより、溝部
40Xと溝部40Yはマトリックス状に形成された構成
となる。
【0042】尚、上記した半導体装置20は、携帯端末
に代表されるような小形電子機器に搭載されるものであ
り、小形化及び薄型化が図られたものである。このた
め、第1の半導体チップ22と第2の半導体チップ23
は積層され、またバンプ29及び電極27の微細化及び
狭ピッチ化が図られている。また、バンプ9の微細化に
より、本実施例の半導体装置20では、第1の半導体チ
ップ22と第2の半導体チップ23との離間距離が狭く
なっている。
【0043】次に、図14乃至図16参照して、本発明
の第1実施例であるフリップチップ接合方法について説
明する。本実施例では、フリップチップ接合方法の内、
アンダーフィルレジン30を配設する処理に特徴がある
ため、以下の説明では、主にアンダーフィルレジン30
を配設する工程について説明するものとする。
【0044】本実施例においても、アンダーフィルレジ
ン30は、第1の半導体チップ22を第2の半導体チッ
プ23にフリップチップ接合した後、各半導体チップ2
2,23の離間部分に充填される。このアンダーフィル
レジン30の充填は、ディスペンサー31を用いて行な
われる。具体的には、図14に示されるように、第1の
半導体チップ22と第2の半導体チップ23との間に、
流動性を有した状態のアンダーフィルレジン30を流し
込む。この際、アンダーフィルレジン30は、第1の半
導体チップ22の外周位置から流し込まれる。
【0045】図15は、アンダーフィルレジン30が各
半導体チップ22,23間の約1/3程度まで充填され
た状態を示している。また、図16は、アンダーフィル
レジン30が各半導体チップ22,23間の略全体に充
填された状態を示している。
【0046】前記したように本実施例では、第2の半導
体チップ23の上面に溝部40が形成されている。この
溝部40は、アンダーフィルレジン30が充填される方
向(図中、矢印Yで示す方向)に沿って延在するよう形
成されている。従って、各半導体チップ22,23の間
にアンダーフィルレジン30を充填した際、アンダーフ
ィルレジン30は溝部40に沿って流れることとなる。
即ち、溝部40はアンダーフィルレジン30の流路とし
て機能する。
【0047】このように、第2の半導体チップ23にア
ンダーフィルレジン30が流れる溝部40を形成したこ
とにより、溝部40が存在しない従来構成(図6乃至図
8参照)に比べ、第1の半導体チップ22と第2の半導
体チップ23との間におけるアンダーフィルレジン30
の流れ抵抗を低減することができる。これにより、アン
ダーフィルレジン30を第1の半導体チップ22と第2
の半導体チップ23との間に確実に充填することがで
き、ボイドが発生することを有効に抑制することができ
る。
【0048】また、溝部40内にアンダーフィルレジン
30が入り込み介在するため、第2の半導体チップ23
とアンダーフィルレジン30との接触面積が広くなる。
これにより、第2の半導体チップ23とアンダーフィル
レジン30の接合力を高めることができ、よって第1の
半導体チップ22と第2の半導体チップ23との接合強
度も向上し、フリップチップ接合の信頼性を高めること
ができる。
【0049】また、図13を用いて説明したように、溝
部40Xと溝部40Yをマトリックス状に形成した場合
には、アンダーフィルレジン30の流れが多方向(X方
向とY方向)となる。このため、ボイドの発生をより効
率的に低減することができると共に、各半導体チップ2
2,23間へのアンダーフィルレジン30の充填速度を
高めることができる。
【0050】次に、図17及び図18を参照し、本発明
の第2実施例であるフリップチップ接合構造について説
明する。本実施例では、第2の半導体チップ23に速度
制御溝45を設けたことを特徴としている。この速度制
御溝45は凹部であり、電極27の外周位置に配設され
ている。また、速度制御溝45は、第2の絶縁膜33に
対し機械的加工或いはエッチング等を行なうことにより
形成できるため、容易に形成することができる。
【0051】この速度制御溝45は、アンダーフィルレ
ジン30が充填される際に、アンダーフィルレジン30
の流れ速度を制御する。具体的には、速度制御溝45の
形状,深さ,及び配設位置を適宜選定することにより、
各半導体チップ22,23の中央を流れるアンダーフィ
ルレジン30の速度と、各半導体チップ22,23の外
側を流れるアンダーフィルレジン30の速度とが略等し
くなるよう構成されている。よって、速度制御溝45
は、アンダーフィルレジン30の流れ速度の制御を行な
う速度制御機構として機能する。
【0052】続いて、図19乃至図21参照して、本発
明の第2実施例であるフリップチップ接合方法について
説明する。尚、本実施例も、フリップチップ接合方法の
内、アンダーフィルレジン30を配設する処理に特徴が
あるため、以下の説明では、主にアンダーフィルレジン
30を配設する工程について説明するものとする。
【0053】本実施例においても、図19に示されるよ
うに、アンダーフィルレジン30は各半導体チップ2
2,23をフリップチップ接合した後、ディスペンサー
31を用いて各半導体チップ22,23の離間部分に充
填される。図20は、アンダーフィルレジン30が各半
導体チップ22,23間の約1/3程度まで充填された
状態を示している。また、図21は、アンダーフィルレ
ジン10が各半導体チップ22,23間の略全体に充填
された状態を示している。
【0054】本実施例では、電極27の外周位置にアン
ダーフィルレジン30の流れ速度を制御する速度制御溝
45が設けられている。そして、この速度制御溝45に
より、各半導体チップ22,23の中央を流れるアンダ
ーフィルレジン30の速度と、各半導体チップ22,2
3の外側を流れるアンダーフィルレジン30の速度とが
略等しくなるよう構成されている。
【0055】このように、第2の半導体チップ23に速
度制御溝45を形成したことにより、電極27の外周位
置を流れるアンダーフィルレジン30は凹部である速度
制御溝45を埋めながら進行するため流れ速度が遅くな
る。よって、各半導体チップ22,23の間を流れるア
ンダーフィルレジン30と、電極27の外周を流れるア
ンダーフィルレジン30の流れ速度が均一化される。こ
れにより、充填時においてアンダーフィルレジン30の
先端部は略一直線の状態を維持しつつ充填されることと
なり、よって各半導体チップ22,23間にボイドが発
生することを抑制でき、フリップチップ接合の信頼性を
高めることができる。
【0056】図22及び図23は、本発明の第3実施例
であるフリップチップ接合方法を示している。本実施例
では、電極27の外周3側面にフェンス部50を設けた
ことを特徴としている。このフェンス部50は、アンダ
ーフィルレジン30よりも粘度の高い樹脂を用いてい
る。また、フェンス部50の配設位置は、アンダーフィ
ルレジン30の充填位置となる面と、これと接する両側
面に設定されている。更に、アンダーフィルレジン30
の充填位置には、注入部51が形成されている。
【0057】この構成とすることにより、図23に示さ
れるように、アンダーフィルレジン30を注入部51か
ら充填した際、アンダーフィルレジン30は各半導体チ
ップ22,23の外周位置を流れることがなくなり、全
て各半導体チップ22,23の間を流れることとなる。
これにより、各半導体チップ22,23間におけるアン
ダーフィルレジン30の流れ速度は略等しいため、アン
ダーフィルレジン30内にボイドが発生することを抑制
することができる。
【0058】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。
【0059】請求項1記載の発明によれば、第1の電子
部品と第2の電子部品との間における樹脂の流れ抵抗を
低減することができるため、樹脂を第1の電子部品と第
2の電子部品との間に確実に充填することができ、よっ
てボイドが発生することを抑制することができる。
【0060】また、請求項2記載の発明によれば、樹脂
の流れを多方向とすることができるためボイドの発生を
より効率的に低減することができると共に、第1の電子
部品と第2の電子部品との間への樹脂の充填速度を高め
ることができる。
【0061】また、請求項3記載の発明によれば、第2
の電子部品と樹脂との接合力を高めることができ、これ
に伴い第1の電子部品と第2の電子部品との接合強度も
向上するため、フリップチップ接合の信頼性を高めるこ
とができる。
【0062】また、請求項4記載の発明によれば、第1
の電子部品の中央と外周部とを流れる樹脂の速度が、速
度制御機構により均一化されるため、第1の電子部品と
第2の電子部品との間にボイドの発生を抑制することを
防止でき、よってフリップチップ接合の信頼性を高める
ことができる。
【0063】また、請求項5記載の発明によれば、凹部
を形成することにより樹脂の流れ速度が変化し、また凹
部の形成は容易にできるため、樹脂の流れ速度の制御を
簡単な構成で容易に行なうことが可能となる。
【図面の簡単な説明】
【図1】従来の一例であるフリップチップ接合方法を適
用して製造された半導体装置を示す断面図である。
【図2】図1に示す半導体装置の製造工程において、ア
ンダーフィルレジンを充填する工程を説明するための図
である(その1)。
【図3】図1に示す半導体装置の製造工程において、ア
ンダーフィルレジンを充填する工程を説明するための図
である(その2)。
【図4】図1に示す半導体装置の製造工程において、ア
ンダーフィルレジンを充填する工程を説明するための図
である(その3)。
【図5】アンダーフィルレジンが充填された状態を示す
部分拡大図である。
【図6】従来のアンダーフィルレジンを充填する工程に
おいて発生する問題点を説明するための図である(その
1)。
【図7】従来のアンダーフィルレジンを充填する工程に
おいて発生する問題点を説明するための図である(その
2)。
【図8】従来のアンダーフィルレジンを充填する工程に
おいて発生する問題点を説明するための図である(その
3)。
【図9】本発明の第1実施例であるフリップチップ接合
方法及びフリップチップ接合構造を適用した半導体装置
を示す断面図である。
【図10】アンダーフィルレジンが充填されたバンプ近
傍を拡大して示す図である。
【図11】本発明の第1実施例であるフリップチップ接
合方法及びフリップチップ接合構造で用いる第2の半導
体チップを示す図である。
【図12】第1の絶縁膜に形成される溝部を拡大して示
す断面図である。
【図13】本発明の第1実施例の変形例であるフリップ
チップ接合方法及びフリップチップ接合構造で用いる第
2の半導体チップを示す図である。
【図14】本発明の第1実施例であるフリップチップ接
合方法を説明するための図である(その1)。
【図15】本発明の第1実施例であるフリップチップ接
合方法を説明するための図である(その2)。
【図16】本発明の第1実施例であるフリップチップ接
合方法を説明するための図である(その3)。
【図17】本発明の第2実施例の変形例であるフリップ
チップ接合方法及びフリップチップ接合構造で用いる第
1及び第2の半導体チップを示す図である(その1)。
【図18】本発明の第2実施例の変形例であるフリップ
チップ接合方法及びフリップチップ接合構造で用いる第
1及び第2の半導体チップを示す図である(その2)。
【図19】本発明の第2実施例であるフリップチップ接
合方法を説明するための図である(その1)。
【図20】本発明の第2実施例であるフリップチップ接
合方法を説明するための図である(その2)。
【図21】本発明の第2実施例であるフリップチップ接
合方法を説明するための図である(その3)。
【図22】本発明の第3実施例であるフリップチップ接
合方法を説明するための図である(その1)。
【図23】本発明の第3実施例であるフリップチップ接
合方法を説明するための図である(その2)。
【符号の説明】
20 半導体装置 22 第1の半導体チップ 23 第2の半導体チップ 24 基板 26 封止樹脂 27 電極 28 ワイヤ 29 バンプ 30 アンダーフィルレジン 31 ディスペンサー 32 第1の絶縁膜 33 第2の絶縁膜 40,40X,40Y 溝部 45 速度制御溝 50 フェンス部 51 注入部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 隆雄 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 夏秋 昌典 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 小野 知之 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 Fターム(参考) 5F061 AA01 BA03 CA05 CB05 CB12

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 第1の電子部品を第2の電子部品上にフ
    リップチップ実装した後、前記第1の電子部品と第2の
    電子部品との間に樹脂を前記第1の電子部品の端面から
    流し込む工程を有するフリップチップ接合方法におい
    て、 前記第2の電子部品に前記樹脂が流れる溝部を形成し、 前記樹脂を該溝部に沿って前記第1の電子部品と第2の
    電子部品との間に流し込むことを特徴とするフリップチ
    ップ接合方法。
  2. 【請求項2】 請求項1記載のフリップチップ接合方法
    において、 前記溝部を前記第2の電子部品にマトリックス状に形成
    したことを特徴とするフリップチップ接合方法。
  3. 【請求項3】 第2の電子部品に第1の電子部品をフリ
    ップチップ実装すると共に、前記第1の電子部品と第2
    の電子部品との間に樹脂を設けてなるフリップチップ接
    合構造において、 前記第2の電子部品に溝部を形成し、前記樹脂が該溝部
    内にも介在するよう構成したことを特徴とするフリップ
    チップ接合構造。
  4. 【請求項4】 第1の電子部品を第2の電子部品上にフ
    リップチップ実装した後、前記第1の電子部品と第2の
    電子部品との間に樹脂を前記第1の電子部品の端面から
    流し込む工程を有するフリップチップ接合方法におい
    て、 前記第2の電子部品に前記樹脂の流れ速度を制御する速
    度制御機構を設け、 前記速度制御機構により、前記第1の電子部品の中央を
    流れる樹脂の速度と、前記第1の電子部品の外側を流れ
    る樹脂の速度とが略等しくなるよう、前記第1の電子部
    品と第2の電子部品との間に前記樹脂を流し込むことを
    特徴とするフリップチップ接合方法。
  5. 【請求項5】 請求項4記載のフリップチップ接合方法
    において、 前記速度制御機構を、 前記第2の電子部品の、前記第1の電子部品が実装され
    る実装位置の外周位置に形成された凹部としたことを特
    徴とするフリップチップ接合方法。
JP2002129060A 2002-04-30 2002-04-30 フリップチップ接合方法及びフリップチップ接合構造 Withdrawn JP2003324182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002129060A JP2003324182A (ja) 2002-04-30 2002-04-30 フリップチップ接合方法及びフリップチップ接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002129060A JP2003324182A (ja) 2002-04-30 2002-04-30 フリップチップ接合方法及びフリップチップ接合構造

Publications (1)

Publication Number Publication Date
JP2003324182A true JP2003324182A (ja) 2003-11-14

Family

ID=29542612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002129060A Withdrawn JP2003324182A (ja) 2002-04-30 2002-04-30 フリップチップ接合方法及びフリップチップ接合構造

Country Status (1)

Country Link
JP (1) JP2003324182A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269541A (ja) * 2005-03-22 2006-10-05 Nec Electronics Corp 半導体装置
US7495345B2 (en) 2005-10-07 2009-02-24 Nec Electronics Corporation Semiconductor device-composing substrate and semiconductor device
JP2010021347A (ja) * 2008-07-10 2010-01-28 Oki Semiconductor Co Ltd 多層チップ型半導体装置及びその製造方法
KR20100085857A (ko) * 2009-01-21 2010-07-29 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US7880301B2 (en) * 2006-09-21 2011-02-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2013537365A (ja) * 2010-09-09 2013-09-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ポリマー充填剤溝を有する半導体チップデバイス

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269541A (ja) * 2005-03-22 2006-10-05 Nec Electronics Corp 半導体装置
US7205669B2 (en) 2005-03-22 2007-04-17 Nec Electronics Corporation Semiconductor device
JP4502204B2 (ja) * 2005-03-22 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置
US7495345B2 (en) 2005-10-07 2009-02-24 Nec Electronics Corporation Semiconductor device-composing substrate and semiconductor device
US7880301B2 (en) * 2006-09-21 2011-02-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2010021347A (ja) * 2008-07-10 2010-01-28 Oki Semiconductor Co Ltd 多層チップ型半導体装置及びその製造方法
KR20100085857A (ko) * 2009-01-21 2010-07-29 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2010192886A (ja) * 2009-01-21 2010-09-02 Sony Corp 半導体装置及び半導体装置の製造方法
TWI458054B (zh) * 2009-01-21 2014-10-21 Sony Corp 半導體裝置及半導體裝置之製造方法
KR101634810B1 (ko) 2009-01-21 2016-06-29 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9425070B2 (en) 2009-01-21 2016-08-23 Sony Corporation Semiconductor device and a method of manufacturing the same
JP2013537365A (ja) * 2010-09-09 2013-09-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ポリマー充填剤溝を有する半導体チップデバイス

Similar Documents

Publication Publication Date Title
US6897552B2 (en) Semiconductor device wherein chips are stacked to have a fine pitch structure
KR100488126B1 (ko) 반도체 장치 및 그 제조 방법
US6476503B1 (en) Semiconductor device having columnar electrode and method of manufacturing same
US7138706B2 (en) Semiconductor device and method for manufacturing the same
JP3718205B2 (ja) チップ積層型半導体装置およびその製造方法
US9564364B2 (en) Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package
JP3689694B2 (ja) 半導体装置及びその製造方法
JP2000228420A (ja) 半導体装置及びその製造方法
KR20010083204A (ko) 반도체장치 및 그 제조방법
JP2001284381A (ja) 半導体装置及びその製造方法
JP2001177010A (ja) 配線基板、配線基板を有する半導体装置、及び、その製造方法、実装方法
JP2001094003A (ja) 半導体装置及びその製造方法
US20020105094A1 (en) Semiconductor device and method for producing the same, and method for mounting semiconductor device
JPH10135404A (ja) 半導体チップモジュール及びその製造方法
JP2000228423A (ja) 半導体装置及びその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP2003324182A (ja) フリップチップ接合方法及びフリップチップ接合構造
KR20090122514A (ko) 플립 칩 패키지 및 그 제조방법
CN211792251U (zh) 微电子封装的嵌入式铜结构
JP2000306949A (ja) 半導体装置及びその製造方法並びにその実装構造
JP4688443B2 (ja) 半導体装置の製造方法
JP3495913B2 (ja) 半導体装置実装用樹脂シート
JP4626063B2 (ja) 半導体装置の製造方法
JP2004186213A (ja) 回路基板および半導体装置
JP4324773B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705