JP2010192886A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010192886A JP2010192886A JP2010010091A JP2010010091A JP2010192886A JP 2010192886 A JP2010192886 A JP 2010192886A JP 2010010091 A JP2010010091 A JP 2010010091A JP 2010010091 A JP2010010091 A JP 2010010091A JP 2010192886 A JP2010192886 A JP 2010192886A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- underfill material
- introduction
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Abstract
【解決手段】第1の主面上に配線パターン7が形成された第1の半導体チップと、第1の半導体チップ上でかつ配線パターン7が形成された面上に搭載された第2の半導体チップと、第1の半導体チップと第2の半導体チップとの間に充填され、第2の半導体チップの外周部にフィレットを形成するアンダーフィル材とを備える半導体装置の構成として、第1の半導体チップ上でかつ第2の半導体チップが搭載されるチップ搭載領域15を区画する4つの辺部のうち、フィレットが最も長く形成される辺部15Aの外側に、アンダーフィル材をチップ間に導く導入部18を形成した。
【選択図】図4
Description
(1)アンダーフィル材5の滴下。
(2)滴下されたアンダーフィル材5が第1の半導体チップ1の表面上に濡れ広がる現象。
(3)濡れ広がったアンダーフィル材5がチップ間の空隙に毛細管現象によって浸透する現象。
その際、チップ間の空隙にボイド(気泡)を発生させることなく、アンダーフィル材5を浸透させるためには、第1の半導体チップ1の表面の濡れ広がり性が高いこと、つまり表面張力が小さいことが望ましい。また、アンダーフィル材5をボイドレスに均一に浸透させるためには、部分的に濡れ広がり性の悪い部分が存在しないことが望ましい。
1.半導体装置の構成
2.第1の実施の形態
3.第2の実施の形態
4.第3の実施の形態
5.第4の実施の形態
6.第5の実施の形態
7.第6の実施の形態
8.第7の実施の形態
9.第8の実施の形態
10.第9の実施の形態
11.変形例
図1は本発明の実施の形態に係る半導体装置の構成を示す図である。図示した半導体装置100は、第1の半導体チップ1と第2の半導体チップ2を備えた構成となっている。各々の半導体チップ1,2は、機能的には、どのような機能を有するものであってもよい。例えば、一方の半導体チップがメモリチップで、他方の半導体チップが論理回路チップであってもよいし、それ以外の機能を有するものであってもよい。また、ここでは一例として、第1の半導体チップ1を被実装体としたチップオンチップ型の半導体装置を例に挙げて説明するが、本発明はこれに限らず、図示しない配線基板(例えば、シリコンインターポーザ基板など)を被実装体としてもよい。
図4は本発明の第1の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。また、図5は図4のJ−J断面図である。図示のように、第1の半導体チップ1の素子形成面内には、前述したようにチップ搭載領域15が設定されている。チップ搭載領域15は、第2の半導体チップ2の外形に合わせて平面視四角形に区画されるものである。チップ搭載領域15を区画する4つの辺部のうち、一つの辺部15Aの近傍にはアンダーフィル材の供給領域10が設定されている。チップ搭載領域15の内側及び外側には、当該チップ搭載領域15の辺部15Aと平行な向きで、上述した複数の配線パターン7が形成されている。各々の配線パターン7は、上述した多層配線層17の最上層の配線層を形成するものである。アンダーフィル材の供給領域10は、チップ搭載領域15の辺部15Aから第1の半導体チップ1のチップ端側に所定の距離を隔てた位置に設定されている。所定の距離は、例えば、上述のようにアンダーフィル材をディスペンサーのニードル4から滴下して供給する場合、少なくとも当該ニードル4の外径寸法よりも大きな寸法で設定されるものである。このため、供給領域10に供給されたアンダーフィル材5は、チップ搭載領域15の辺部15Aに合わせて搭載される第2の半導体チップ2の辺部2Aから毛細管現象によってチップ間の空隙に浸透することになる。
図9は本発明の第2の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第2の実施の形態においては、上記第1の実施の形態と比較して、導入部18の構成が異なっている。即ち、導入部18は、第1の半導体チップ1上に設定されたチップ搭載領域15の外側で、前述したチップ搭載領域15の辺部15Aに最も近い1本の配線パターン7の一部をスリット状に切り欠いた状態で形成されている。導入部18は、上記第1の実施の形態と同様に、フィレット6が最も長く形成されるチップ搭載領域15の辺部15Aの外側に形成されている。また、導入部18は、上記第1の実施の形態と同様に、配線パターン7の配線方向と交差する向きでスリット状に形成されている。そして、導入部18のY方向の一端は、チップ搭載領域15の辺部15Aに接続する状態で形成されている。
図10は本発明の第3の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第3の実施の形態においては、上記第2の実施の形態と比較して、チップ搭載領域15の辺部15Aと導入部18の位置関係が異なっている。即ち、上記第2の実施の形態においては、チップ搭載領域15の辺部15Aに位置を合わせて導入部18の一端を配置しているが、第3の実施の形態においては、チップ搭載領域15の辺部15Aに交差する状態で導入部18を配置している。チップ搭載領域15の辺部15Aに導入部18を交差させる形態は、Y方向において、導入部18の一端をチップ搭載領域15の内側に配置し、かつ導入部18の他端をチップ搭載領域15の外側に配置することで実現される。
図12は本発明の第4の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第4の実施の形態においては、上記第1〜第3の実施の形態と比較して、導入部18の個数が異なっている。即ち、上記第1〜第3の実施の形態においては、導入部18を一つだけ形成しているが、第4の実施の形態においては、X方向に位置をずらして導入部18を2つ形成している。2つの導入部18は、X方向でチップ搭載領域15の辺部15Aの中央部から左右均等な距離を隔てた位置に配置されている。また、各々の導入部18は、チップ搭載領域15の辺部15Aに交差する状態で形成されている。
図13は本発明の第5の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第5の実施の形態においては、上記第4の実施の形態と比較して、Y方向の導入部18の長さが異なっている。即ち、上記第4の実施の形態においては、1本の配線パターン7をX方向の二箇所でスリット状に切り欠いて二つの導入部18を形成している。これに対して、第5の実施の形態においては、Y方向に並ぶ複数本の配線パターン7をそれぞれX方向の二箇所でスリット状に切り欠いて二つの導入部18を細溝状に長く形成している。図例では6本の配線パターン7をスリット状に切り欠いているが、スリット状に切り欠く配線パターン7の本数は6本に限らず、2本以上5本以下であってもよいし、7本以上であってもよい。
図14は本発明の第6の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第6の実施の形態においては、上記第4の実施の形態と比較して、チップ搭載領域15の辺部15Aよりも外側に、当該辺部15Aに接続しない状態(離間状態)で補助導入部19を形成した点が異なる。補助導入部19は、導入部18と同様に、配線パターン7の一部をスリット状に切り欠いた状態で形成されている。補助導入部19は、導入部18を通してチップ間にアンダーフィル材5を導入するにあたって、これを補助するために形成されたものである。補助導入部19は、供給領域10に供給されたアンダーフィル材5が第1の半導体チップ1上に濡れ広がるときに、Y方向でのアンダーフィル材5の流れを局所的に促進する作用をなす。補助導入部19は、X方向及びY方向で任意の1箇所に形成してもよいし、例えば図15に示すように、任意の複数箇所に形成してもよい。また、各々の補助導入部19のスリット幅を任意に変えてもよい。
図16は本発明の第7の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第7の実施の形態においては、上記第1の実施の形態と比較して、導入部18の平面形状が異なっている。即ち、上記第1の実施の形態においては、導入部18が直線状に形成されているが、第7の実施の形態においては、導入部18が末広がり状に形成されている。さらに詳述すると、導入部18は、第1の半導体チップ1上でアンダーフィル材5が供給される供給領域10から、チップ搭載領域15の辺部15Aに向かって、末広がり状に形成されている。この末広がりの形状は、チップ搭載領域15の辺部15Aの外側で当該辺部15Aに最も近い配線パターン7を最も幅広に切り欠き、そこから離れるにしたがって配線パターン7の切り欠き幅を徐々に狭めていくことで実現される。末広がり状の導入部18を形成する配線パターン7の本数は、図例ではY方向に6本となっているが、これに限らず、2本以上5本以下であってもよいし、7本以上であってもよい。また、X方向においては、チップ搭載領域15の辺部15Aの中央部に導入部18を末広がり状に形成することが望ましい。
図17は本発明の第8の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第8の実施の形態においては、上記第7の実施の形態と比較して、導入部18の平面形状が異なっている。即ち、上記第7の実施の形態においては、第1の半導体チップ1上でアンダーフィル材5が供給される供給領域10から、チップ搭載領域15の辺部15Aに向かって、導入部18を末広がり状に形成している。これに対して、第8の実施の形態においては、第1の半導体チップ1上でアンダーフィル材5が供給される供給領域10から、チップ搭載領域15の辺部15Aに向かって、導入部18を先すぼみ状(先細り状)に形成している。この先すぼみ状の形状は、チップ搭載領域15の辺部15Aの外側で当該辺部15Aに最も近い配線パターン7を最も幅狭に切り欠き、そこから離れるにしたがって配線パターン7の切り欠き幅を徐々に広げていくことで実現される。先すぼみ状の導入部18を形成する配線パターン7の本数は、図例ではY方向に6本となっているが、これに限らず、2本以上5本以下であってもよいし、7本以上であってもよい。また、X方向においては、チップ搭載領域15の辺部15Aの中央部に導入部18を末広がり状に形成することが望ましい。
図18は本発明の第9の実施の形態に係る半導体装置の構成として、第2の半導体チップ2を搭載する前の第1の半導体チップ1の素子形成面の一部を拡大した平面図である。この第9の実施の形態においては、配線パターン7の配線方向となるX方向でチップ搭載領域15の辺部15Aの全部(全領域)に接続する状態で導入部18を形成している。Y方向における導入部18の寸法は、少なくとも第2の半導体チップ2のチップ厚の1/3以上とするのが望ましい。また、Y方向における導入部18の寸法の最大値(上限値)は、例えば、導入部18内にアンダーフィル材の供給領域10が完全に収まる条件で規定すればよい。具体的には、チップ搭載領域15の辺部15Aからアンダーフィル材の供給領域10までの離間距離に、当該供給領域10の大きさ(外径)を加算した値で、Y方向における導入部18の寸法の最大値を規定すればよい。
上記した第1の実施の形態〜第9の実施の形態では、第2の半導体チップ2の辺部2Aの外側に導入部18が設けられたことで、アンダーフィル材5の流れが段差の存在で阻害されることなくスムーズにチップ間の空隙に導くことができる。
上下チップ最上層 :シリコンナイトライド
アンダーフィル材の注入温度 :70℃〜110℃
フィラー最大粒径 :1μm
含有量 :50〜60%
ガラス転移温度 :120℃〜140℃
粘度 :8〜20Pa.s
熱膨張係数(硬化前) :30×10−5〜40×10−5
熱膨張係数(硬化後) :120×10−5〜140×10−5
ポアソン比 :0.35
塗布スピード :0.1mg/sec
2 第2の半導体チップ
3 バンプ
4 ニードル
5 アンダーフィル材
6 フィレット
7 配線パターン
10 供給領域
15 チップ搭載領域
18 導入部
100 半導体装置
Claims (10)
- 第1の主面上に配線パターンが形成された被実装体と、
前記被実装体の前記配線パターンが形成された面上に搭載された半導体チップと、
前記被実装体と前記半導体チップとの間に充填され、前記半導体チップの外周部にフィレットを形成するアンダーフィル材と、
前記被実装体上でかつ前記半導体チップが搭載されるチップ搭載領域を区画する4つの辺部のうち前記フィレットが最も長く形成される辺部の外側に形成され、前記アンダーフィル材を前記被実装体と前記半導体チップの間に導く導入部とを備える
半導体装置。 - その外側に前記導入部が形成された辺部を除く3つの辺部のうちの少なくとも1つの辺部の外側に、前記被実装体と前記半導体チップの間に導かれた前記アンダーフィル材を前記半導体チップの外周部に導く導出部を備える
請求項1に記載の半導体装置。 - その外側に前記導入部が形成された辺部を除く3つの辺部の外側に、前記被実装体と前記半導体チップの間に導かれた前記アンダーフィル材を前記半導体チップの外周部に導く導出部を備える
請求項1に記載の半導体装置。 - 前記導入部は、前記フィレットが最も長く形成される前記チップ搭載領域の辺部に接続または交差する状態に形成されている
請求項1、請求項2または請求項3に記載の半導体装置。 - 前記配線パターンは、前記フィレットが最も長く形成される前記チップ搭載領域の辺部の外側に、当該辺部と平行に形成され、
前記導入部は、前記配線パターンの配線方向で前記チップ搭載領域の辺部の一部に接続または交差する状態で形成されている
請求項4に記載の半導体装置。 - 前記導入部は、前記配線パターンの配線方向と交差する向きでスリット状に形成されている
請求項5に記載の半導体装置。 - 前記スリット状の導入部は、前記配線パターンの配線方向に位置をずらして複数個形成されている
請求項6に記載の半導体装置。 - 前記配線パターンは、前記フィレットの長さが最も長く形成される前記チップ搭載領域の辺部の外側に、当該辺部と平行に形成され、
前記導入部は、前記配線パターンの配線方向で前記チップ搭載領域の辺部の全部に接続または交差する状態で形成されている
請求項4に記載の半導体装置。 - 被実装体の第1の主面上に形成された配線パターン上の半導体チップが搭載されるチップ搭載領域を区画する4つの辺部のうちアンダーフィル材が供給される供給領域に最も近い辺部の外側に導入部を形成する工程と、
前記被実装体の前記チップ搭載領域に半導体チップを搭載する工程と、
前記導入部を通じて前記被実装体と前記半導体チップの間にアンダーフィル材を充填することにより、前記半導体チップの外周部にフィレットを形成する工程とを備える
半導体装置の製造方法。 - その外側に前記導入部が形成される辺部を除く3つの辺部のうちの少なくとも1つの辺部の外側に導出部を形成する工程を備えると共に、
前記導出部を通じて前記被実装体と前記半導体チップの間に導かれた前記アンダーフィル材を前記半導体チップの外周部に導くことにより、前記半導体チップの外周部にフィレットを形成する
請求項9に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010010091A JP5392107B2 (ja) | 2009-01-21 | 2010-01-20 | 半導体装置 |
US13/005,841 US9425070B2 (en) | 2009-01-21 | 2011-01-13 | Semiconductor device and a method of manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009010786 | 2009-01-21 | ||
JP2009010786 | 2009-01-21 | ||
JP2010010091A JP5392107B2 (ja) | 2009-01-21 | 2010-01-20 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192886A true JP2010192886A (ja) | 2010-09-02 |
JP5392107B2 JP5392107B2 (ja) | 2014-01-22 |
Family
ID=42336275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010010091A Expired - Fee Related JP5392107B2 (ja) | 2009-01-21 | 2010-01-20 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8222744B2 (ja) |
JP (1) | JP5392107B2 (ja) |
KR (1) | KR101634810B1 (ja) |
CN (2) | CN102738095B (ja) |
TW (1) | TWI458054B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063888A (ja) * | 2012-09-21 | 2014-04-10 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI458054B (zh) * | 2009-01-21 | 2014-10-21 | Sony Corp | 半導體裝置及半導體裝置之製造方法 |
US8193036B2 (en) | 2010-09-14 | 2012-06-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming mold underfill using dispensing needle having same width as semiconductor die |
US9735043B2 (en) * | 2013-12-20 | 2017-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor packaging structure and process |
US9583366B2 (en) * | 2015-03-16 | 2017-02-28 | Asm Technology Singapore Pte Ltd | Thermally-enhanced provision of underfill to electronic devices using a stencil |
US10283428B2 (en) | 2017-06-30 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and method manufacturing the same |
CN115662959B (zh) * | 2022-12-26 | 2023-09-26 | 长电集成电路(绍兴)有限公司 | 一种芯片封装结构及其制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324182A (ja) * | 2002-04-30 | 2003-11-14 | Fujitsu Ltd | フリップチップ接合方法及びフリップチップ接合構造 |
JP2005026564A (ja) * | 2003-07-04 | 2005-01-27 | Matsushita Electric Ind Co Ltd | チップ積層型半導体装置およびその製造方法 |
JP2007173361A (ja) * | 2005-12-20 | 2007-07-05 | Sony Corp | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3534501B2 (ja) * | 1995-08-25 | 2004-06-07 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US20020089836A1 (en) * | 1999-10-26 | 2002-07-11 | Kenzo Ishida | Injection molded underfill package and method of assembly |
US6772512B2 (en) * | 2001-01-13 | 2004-08-10 | Siliconware Precision Industries Co., Ltd. | Method of fabricating a flip-chip ball-grid-array package without causing mold flash |
JP3898958B2 (ja) * | 2002-02-18 | 2007-03-28 | ソニーケミカル&インフォメーションデバイス株式会社 | 異方導電性接着剤及び電気装置 |
JP3639272B2 (ja) * | 2002-08-30 | 2005-04-20 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
TWI223421B (en) * | 2003-06-13 | 2004-11-01 | Advanced Semiconductor Eng | Structure of flip chip package |
JP4415717B2 (ja) | 2004-03-23 | 2010-02-17 | ソニー株式会社 | 半導体装置及びその製造方法 |
US7179683B2 (en) * | 2004-08-25 | 2007-02-20 | Intel Corporation | Substrate grooves to reduce underfill fillet bridging |
JP4035733B2 (ja) * | 2005-01-19 | 2008-01-23 | セイコーエプソン株式会社 | 半導体装置の製造方法及び電気的接続部の処理方法 |
JP2007220866A (ja) * | 2006-02-16 | 2007-08-30 | Sony Corp | 半導体装置 |
JP4910512B2 (ja) * | 2006-06-30 | 2012-04-04 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
TWI300614B (en) * | 2006-07-20 | 2008-09-01 | Siliconware Precision Industries Co Ltd | Flip-chip semiconductor package and chip carrier thereof |
US7682872B2 (en) * | 2007-03-02 | 2010-03-23 | Stats Chippac Ltd. | Integrated circuit package system with underfill |
TWI458054B (zh) * | 2009-01-21 | 2014-10-21 | Sony Corp | 半導體裝置及半導體裝置之製造方法 |
-
2010
- 2010-01-06 TW TW099100182A patent/TWI458054B/zh not_active IP Right Cessation
- 2010-01-15 US US12/688,029 patent/US8222744B2/en active Active
- 2010-01-19 KR KR1020100004616A patent/KR101634810B1/ko active IP Right Grant
- 2010-01-20 JP JP2010010091A patent/JP5392107B2/ja not_active Expired - Fee Related
- 2010-01-21 CN CN201210175731.0A patent/CN102738095B/zh active Active
- 2010-01-21 CN CN2010100033401A patent/CN101794765B/zh active Active
-
2011
- 2011-01-13 US US13/005,841 patent/US9425070B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003324182A (ja) * | 2002-04-30 | 2003-11-14 | Fujitsu Ltd | フリップチップ接合方法及びフリップチップ接合構造 |
JP2005026564A (ja) * | 2003-07-04 | 2005-01-27 | Matsushita Electric Ind Co Ltd | チップ積層型半導体装置およびその製造方法 |
JP2007173361A (ja) * | 2005-12-20 | 2007-07-05 | Sony Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063888A (ja) * | 2012-09-21 | 2014-04-10 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
US8987903B2 (en) | 2012-09-21 | 2015-03-24 | Sony Corporation | Semiconductor device and semiconductor device manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
CN101794765B (zh) | 2012-07-11 |
KR101634810B1 (ko) | 2016-06-29 |
JP5392107B2 (ja) | 2014-01-22 |
CN102738095B (zh) | 2015-09-23 |
TW201034134A (en) | 2010-09-16 |
US9425070B2 (en) | 2016-08-23 |
TWI458054B (zh) | 2014-10-21 |
US20100181680A1 (en) | 2010-07-22 |
CN102738095A (zh) | 2012-10-17 |
US20110175239A1 (en) | 2011-07-21 |
KR20100085857A (ko) | 2010-07-29 |
US8222744B2 (en) | 2012-07-17 |
CN101794765A (zh) | 2010-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10854577B2 (en) | 3D die stacking structure with fine pitches | |
JP5392107B2 (ja) | 半導体装置 | |
US8138023B2 (en) | Method for forming laminated structure and method for manufacturing semiconductor device using the method thereof | |
JP5168160B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US8803323B2 (en) | Package structures and methods for forming the same | |
TWI582928B (zh) | 基板結構及其製法 | |
JP2009260132A (ja) | 半導体装置の製造方法 | |
TW201222721A (en) | Method of manufacturing semiconductor device | |
JP2010027961A (ja) | 半導体装置およびその製造方法 | |
JP2009277915A (ja) | 配線基板 | |
TW201448139A (zh) | 嵌埋式基板封裝構造及其製造方法 | |
KR101708093B1 (ko) | 반도체 장치 | |
JP5015065B2 (ja) | 配線基板 | |
JP2007103733A (ja) | 基板およびそれを用いた半導体装置 | |
JP2010073949A (ja) | 半導体装置及びその製造方法 | |
JP2014045080A (ja) | 半導体装置の製造方法 | |
JP2007189005A (ja) | 半導体装置の実装構造 | |
WO2015103968A1 (zh) | 一种电子器件互连体 | |
JP4742731B2 (ja) | 積層型半導体装置の製造方法 | |
TWI397155B (zh) | 形成矽穿孔之多晶片堆疊過程 | |
JP2010073915A (ja) | 半導体装置の製造方法、半導体装置、及び実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100830 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5392107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |