CN102738095A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN102738095A
CN102738095A CN2012101757310A CN201210175731A CN102738095A CN 102738095 A CN102738095 A CN 102738095A CN 2012101757310 A CN2012101757310 A CN 2012101757310A CN 201210175731 A CN201210175731 A CN 201210175731A CN 102738095 A CN102738095 A CN 102738095A
Authority
CN
China
Prior art keywords
semiconductor chip
chip
glue material
importing
limit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101757310A
Other languages
English (en)
Other versions
CN102738095B (zh
Inventor
原田惠充
村井诚
田中孝征
中村卓矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102738095A publication Critical patent/CN102738095A/zh
Application granted granted Critical
Publication of CN102738095B publication Critical patent/CN102738095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]

Abstract

本发明涉及一种半导体装置以及半导体装置的制造方法。半导体装置包括：在第一主表面上形成有布线图案(7)的第一半导体芯片；第二半导体芯片，该第二半导体芯片安装在第一半导体芯片的形成布线图案(7)的表面上；以及底充胶材料，该底充胶材料被填充在第一半导体芯片和第二半导体芯片之间，并在第二半导体芯片的外围部形成填角；其中，在第一半导体芯片上的、界定安装第二半导体芯片的芯片安装区域(15)的四个边部中填角被形成为最长的边部(15A)的外侧形成将底充胶材料引导至芯片之间的导入部。由此防止了底充胶材料攀移到上侧的半导体芯片上或在芯片间产生空洞。

Description

半导体装置以及半导体装置的制造方法
本申请是基于申请日为2010年01月21日、申请号为201010003340.1、发明名称为“半导体装置以及半导体装置的制造方法”的发明专利申请提出的分案申请。
技术领域
本发明涉及半导体装置以及半导体装置的制造方法。尤其涉及具有将半导体芯片安装在被安装体上的结构的半导体装置及其制造方法。
背景技术
随着LSI的高集成化、高性能化和高功能化，成品率下降、安装面积增大、成本上升等的问题越发变得严重。近年来，兼顾了这些问题和LSI性能的Sip(系统级封装)倍受关注。Sip可分为封装积层型、芯片堆叠(chip stack)型、芯片上芯片(chip on chip)型等各种构造，其中尤其芯片上芯片型构造由于能够以短的布线长度将芯片彼此多管脚连接而有利于高速化、低功耗化。
芯片上芯片型的SiP通过例如将存储芯片和逻辑电路芯片分别经由形成在芯片上的微凸块并以使芯片的活性面彼此面对面的方式相对配置并连接来实现。
通常，在芯片上芯片型的SiP中，为保护凸块而在经由凸块连接的芯片之间封入被称为底充胶(underfill)材料的液体状树脂。底充胶材料例如通过图19所示的方法(例如，参考专利文献1)被封入到芯片之间。即，将第一半导体芯片1和安装在其上的第二半导体芯片2(包括没有图示的扩散层、晶体管、布线层等)经由凸块3连接，在该状态下使用针头4供应底充胶材料5。此时，将底充胶材料5滴到第一半导体芯片1的表面中的第二半导体芯片2的附近位置。于是，底充胶材料5润湿第一半导体芯片1的表面并扩展至第二半导体芯片2的端部，并由此通过毛细现象渗透到芯片间的空隙中。另外，通过毛细现象渗透的底充胶材料5如图20A、图20B所示，在第二半导体芯片2的外围部形成朝底部扩展的填角6(fillet)。之后，通过热处理使底充胶材料5固化。由此，在防止凸块3因应力集中而产生裂纹的同时减缓吸湿等外部应力的影响，并且确保了上下芯片间的连接可靠性。
专利文献1：日本专利文献特开2005-276879号公报。
发明内容
底充胶材料的封入处理利用下面的(1)～(3)的现象来进行。
(1)底充胶材料5的滴下。
(2)被滴下的底充胶材料5润湿第一半导体芯片1的表面并扩散的现象。
(3)润湿扩散了的底充胶材料5通过毛细现象渗透到芯片间的空隙中的现象。
此时，为了在芯片间的间隙中不产生空洞(气泡)地使底充胶材料5渗透，最好第一半导体芯片1的表面的润湿扩展性高、即表面张力小。另外，为了使底充胶材料5无空洞地均匀渗透，最好不存在局部润湿扩展性差的部分。
另一方面，根据LSI的图案，如图21所示，会在第一半导体芯片1的表面上通过覆盖LSI的最上层的布线图案7的钝化膜8而形成台阶部9。特别是如图22A～图22C所示，当最上层的布线图案7与底充胶材料5的渗透方向Y垂直地形成时，钝化膜8的台阶部9将与布线图案7平行地形成。因此，底充胶材料5的流动性受钝化膜8在台阶部9处的表面张力的阻碍。因此，例如由于第一半导体芯片1的制造偏差，底充胶材料5到达第二半导体芯片2端部的速度和量将根据每个芯片而变化。其结果是，例如图23所示，在上下芯片间的空隙中产生空洞11，成为引起连接部的可靠性变差的主要原因。
另外，如果底充胶5的流动性受阻，则在该封入处理中将丧失上述(1)～(3)间的平衡。因此，例如与润湿第一半导体芯片1的表面并扩散的底充胶材料5或渗透到芯片间的空隙中的底充胶材料5相比，有时从针头4滴下的底充胶材料5的量会过剩。在这种情况下，如上述图23所示，在供应区域10附近的第二半导体芯片2上发生底充胶材料5的攀移(蔓延)12。其结果是存在以下的问题；在本应被底充胶材料5填充的上下芯片间的空隙中产生上述的空洞11，从而连接部的可靠性变差。另外，由于发生攀移12，将导致底充胶材料5填充不足。
特别是近年来随着LSI的集成化技术的提高和对小型化的要求，在芯片上芯片型的半导体装置(SiP)中研究了第一半导体芯片1的进一步的小型化。因此，即使依照第二半导体芯片2的芯片尺寸供应规定量的底充胶材料5，也需要将该供应区域10靠近第二半导体芯片2来设定。其结果是，例如在第二半导体芯片2的端面和针头4之间毛细管力起作用，从而上述攀移12将变得更加容易发生。
近年来，芯片的层叠技术得到很大进步，常常将三个以上半导体芯片(LSI芯片等)堆叠并容纳在一个封装中。如上所述，在芯片上芯片型构造中，当在安装于第一半导体芯片1上的第二半导体芯片2上层叠没有图示的第三半导体芯片时，上述底充胶材料5的攀移12将成为障碍。具体地说，如图24所示，由于发生底充胶材料5的攀移12，层叠在其上的第三半导体芯片13的姿势发生倾斜，或者芯片间的贴紧性变差。另外，当与被层叠的第三半导体芯片13一并进行树脂密封时，第三半导体13上的树脂厚度会发生偏差，从而产生树脂填充不够。由此导致成品率或可靠性下降。
本发明其目的在于，提供一种半导体装置及其制造方法，该半导体装置具有将半导体芯片安装在被安装体上的结构，并且能够防止底充胶材料攀移到半导体芯片上或避免空洞的产生。
本发明涉及一种半导体装置，包括：在第一主表面上形成有布线图案的被安装体；半导体芯片，该半导体芯片安装在所述被安装体的形成有所述布线图案的表面上；以及底充胶材料，该底充胶材料被填充在所述被安装体和所述半导体芯片之间，并在所述半导体芯片的外围部形成填角；其中，在所述被安装体上的、界定安装所述半导体芯片的芯片安装区域的四个边部中所述填角被形成为最长的边部的外侧，形成将所述底充胶材料引导至所述被安装体和所述半导体芯片之间的导入部。
在本发明涉及的半导体装置中，在该半导体装置的制造工序中被供应到被安装体上的底充胶材料通过导入部被引导至半导体芯片的边部(芯片端)。并且，到达至半导体芯片的边部的底充胶材料通过毛细现象渗透到被安装体和半导体芯片之间，并在半导体芯片的外围部形成填角。
本发明涉及一种半导体装置的制造方法，包括：将半导体芯片安装到在第一主表面上形成有布线图案的被安装体上的安装工序；以及通过在所述被安装体和所述半导体芯片之间填充底充胶材料来在所述半导体芯片的外围部形成填角的填充工序；其中，在所述安装工序前，在所述被安装体上的、在界定安装所述半导体芯片的芯片安装区域的四个边部中最靠近被供应所述底充胶材料的边部的外侧形成导入部，在所述填充工序中，利用所述导入部将所述底充胶材料引导到所述被安装体和所述半导体芯片之间。
在本发明涉及的半导体装置的制造方法中，在进行安装工序后，为了在被安装体和半导体芯片之间填充底充胶材料，向被安装体上的供应区域供应底充胶材料。于是，底充胶材料在被安装体上通过导入部被引导至半导体芯片的边部(芯片端)。并且，到达至半导体芯片的边部的底充胶材料通过毛细现象渗透到被安装体和半导体芯片之间，并在半导体芯片的外围部形成填角。
发明效果
根据本发明，在具有将半导体芯片安装在被安装体上的结构的半导体装置中，能够防止底充胶材料攀移到半导体芯片上或空洞的产生。由此，能够提高半导体装置的连接可靠性和成品率。
附图说明
图1A、图1B是示出本发明实施方式涉及的半导体装置的结构的图；
图2是示出设定在第一半导体芯片上的底充胶材料的供应区域和芯片安装区域的位置的平面图；
图3是第一半导体芯片的截面图；
图4是本发明第一实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图5是图4的J-J截面图；
图6是用于说明本发明实施方式涉及的半导体装置的制造方法的图(之一)；
图7是用于说明本发明实施方式涉及的半导体装置的制造方法的图(之二)；
图8是用于说明本发明实施方式涉及的半导体装置的制造方法的图(之三)；
图9是示出本发明第二实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图10是示出本发明第三实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图11是示出本发明第三实施方式涉及的半导体装置的另一结构的图；
图12是示出本发明第四实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图13是示出本发明第五实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图14是示出本发明第六实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图15是示出本发明第六实施方式的半导体装置的另一结构的图；
图16是示出本发明第七实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图17是示出本发明第八实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图18是示出本发明第九实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片之前的第一半导体芯片的元件形成面的一部分；
图19是示出底充胶材料封入处理的一个例子的图；
图20A、图20B是通过底充胶材料的填充而形成了攀移的图；
图21是示出半导体芯片的截面构造的图；
图22A～图22C是示出底充胶材料的供应区域和半导体芯片的表面状态的图；
图23是用于说明现有技术问题的图(之一)；
图24是用于说明现有技术问题的图(之二)。
具体实施方式
下面，参考附图对本发明的具体实施方式进行详细的说明。另外，本发明的技术范围并不限定于下述的实施方式，还包括在可导出通过发明的构成要件及其组合得到的特定效果的范围内施加了各种变更和改进的方式。
本发明的实施方式按以下的顺序进行说明。另外，在该实施方式中，对于与上述图19～图24所举出的各个部分相同的部分，标以相同的标号来进行说明。
1.半导体装置的结构
2.第一实施方式
3.第二实施方式
4.第三实施方式
5.第四实施方式
6.第五实施方式
7.第六实施方式
8.第七实施方式
9.第八实施方式
10.第九实施方式
<1.半导体装置的结构>
图1是示出本发明实施方式涉及的半导体装置的结构的图。图中示出的半导体装置100被构成为包括第一半导体芯片1和第二半导体芯片2。各个半导体芯片1、2在功能上可具有任意的功能。例如其中一个半导体芯片可以是存储器芯片，另一个半导体芯片可以是逻辑电路芯片，但也可以具有除此以外的功能。另外，这里作为一个示例，举例说明将第一半导体芯片1用作被安装体的芯片上芯片型的半导体装置，但本发明不限于此，也可以将没有图示的布线基板(例如，硅内插基板等)作为被安装体。
第一半导体芯片1和第二半导体芯片2在平面上观看时分别形成为四边形(长方形、正方形等)。第一半导体芯片1具有比第二半导体芯片2大的外形尺寸。在第一半导体芯片1的主表面上形成有没有图示的半导体元件(例如晶体管等)，在第二半导体芯片2的主表面上也形成有没有图示的半导体元件。第一半导体芯片1和第二半导体芯片2彼此以将主表面(元件形成面)相向的状态经由凸块3电连接并且机械连接。凸块3例如使用由Sn(锡)-Ag(银)合金构成的焊接凸块而形成。
第二半导体芯片2被安装在第一半导体芯片1上。如图2的平面图所示，在第一半导体芯片1的主表面(元件形成面)上设定有用于安装第二半导体芯片2的芯片安装区域15。芯片安装区域15例如被设定在第一半导体芯片1的元件形成面的中央部。第二半导体芯片2将位置对准芯片安装区域15而被安装在第一半导体芯片1上。
在第一半导体芯片1和第二半导体芯片2之间填充有底充胶材料5。底充胶材料5被填充在第一半导体芯片1和第二半导体芯片2相向的部分。设置底充胶材料5的目的在于，例如防止因应力集中导致的凸块3的裂开、缓和吸湿等外部压力的影响并为凸块3提供机械性保护、以及防止由于形成凸块3的焊接材料熔融而引起的电气短路等。底充胶材料5例如使用环氧树脂等热固性树脂形成。
底充胶材料5在第二半导体芯片2的外围部形成填角6。填角6从规定第二半导体芯片2外围部的四个边部分别以覆盖该第二半导体芯片2的端面的状态朝着底部扩展形成。当比较第二半导体芯片2的四个边部上的填角6的长度时，形成在最靠近供应区域10的边部2A上的填角6的长度最长，供应区域10用于在半导体装置100的制造工序中向第一半导体芯片1上供应底充胶材料5。这是因为底充胶材料5以供应区域10为起点在第一半导体芯片1上润湿扩展，因此在第二半导体芯片2的最靠近底充胶材料5的供应区域10的边部2A上形成比其他边部更宽范围的填角6。填角6的长度当在平面上观看半导体装置100时被规定为从第二半导体芯片2的边部至填角端的尺寸。
图3是第一半导体芯片1的截面图。第一半导体芯片1例如将硅基板等半导体基板16作为基底(base)而构成。在半导体基板16的主表面侧形成有由多个布线层构成的多层布线层17。多层布线层17例如通过层积布线层和层间绝缘层而形成，布线层使用铜或铝等布线材料，层间绝缘层使用氧化硅或氮化硅等绝缘材料。形成在多层布线层17的比最上层低的层处的布线层上的布线图案例如将铜用作布线材料来形成。与此相对，形成在多层布线层17的最上层的布线层上的布线图案7例如将铝或以铝为主体的合金(在铝中混合微量的铜的合金)用作布线材料来形成。布线图案7被形成在第一半导体芯片1的表层部。另外，布线图案7例如以布线宽度为30μm、布线间的间隙为4μm、布线厚度为1.1μm的条件形成。
布线图案7由钝化膜8覆盖。钝化膜8例如通过层积了氧化硅膜和氮化硅膜的层积膜来形成。钝化膜8例如通过厚度为500nm的氧化硅膜和厚度为700nm的氮化硅膜的层积膜来形成。在钝化膜8的表面，与布线图案7的形成位置相对应地形成台阶部9。通过钝化膜8在布线图案7的形成部位凸出、并且钝化膜8在布线图案7之间凹陷，来在第一半导体芯片1的表面内形成台阶部9。
<2.第一实施方式>
图4是示出本发明第一实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。另外，图5是图4的J-J截面图。如图所示，在第一半导体芯片1的元件形成面内，如前所述设定有芯片安装区域15。芯片安装区域15与第二半导体芯片2的外形相匹配地被界定为在平面上观看时的四边形。在界定芯片安装区域15的四个边部中的一个边部15A的附近设定有底充胶材料的供应区域10。上述的多个布线图案7以与该芯片安装区域15的边部15A平行的走向形成在芯片安装区域15的内侧和外侧。各个布线图案7形成上述多层布线层17的最上层的布线层。底充胶材料的供应区域10被设定在与芯片安装区域15的边部15A相隔预定的距离而位于第一半导体芯片1的芯片端侧的位置处。预定的距离例如在如上所述从配料器的针头4滴落供应底充胶材料的情况下以至少比该针头4的外径尺寸大的尺寸进行设定。因此，供应到供应区域10上的底充胶材料5从对准芯片安装区域15的边部15A而安装的第二半导体芯片2的边部2A通过毛细现象渗透到芯片间的空隙中。
这里，将布线图案7的布线方向(长度方向)定义为X方向，将在第一半导体芯片1的平面内与X方向正交的方向定义为Y方向。此时，供应至供应区域10的底充胶材料5从该供应区域10看过去时向Y方向流动，到达第二半导体芯片2的边部2A，并从那里渗透到芯片之间。另一方面，在第一半导体芯片1的元件形成面设置有向Y方向延伸的导入部18。导入部18是为了在半导体装置100的制造工序中将供应到第一半导体芯片1上的供应区域10处的底充胶材料导入到第一半导体芯片1和第二半导体芯片2之间而形成的。导入部18被形成在界定芯片安装区域15的四个边部中填角6被形成为最长的边部15A的外侧。这里描述的“边部15A的外侧”是指包含与该边部15A在平面上重叠的位置，并且从该边部15观看位于第一半导体芯片1的芯片端侧并到填角端为止的区域。
顺便说一下，在将第二半导体芯片2安装在第一半导体芯片1上的状态下，界定芯片安装区域15的四个边部和规定第二半导体芯片2外围部的四个边部在没有发生位置偏移等的理想状态下被配置在同一位置。因此，当在平面上观看半导体装置100时，第二半导体芯片2的边部2A和芯片安装区域15的边部15A实际上表示相同的边部。
导入部18被形成为在第一半导体芯片1上与芯片安装区域15的边部15A连接的状态。另外，导入部18以与作为布线图案7的布线方向的X方向交叉的走向形成为狭缝状。导入部18的Y方向上的一端与芯片安装区域15的边部15A连接。另外，供应区域10和导入部18在X方向上配置在芯片安装区域15的边部15A的中央部(中心线K上)。导入部18以与供应区域10重叠的状态形成。导入部18从底充胶材料的供应区域10朝着芯片安装区域15的边部15A形成为直线状(笔直地形成)。
从芯片安装区域15的边部15A开始数，配置在其外侧的多条(在图10中为10条)布线图案7在X方向上以使各个布线图案7的端部对齐的方式被中断，并且所述被中断的部分被形成为导入部18。因此，导入部18中没有布线图案7。另外，覆盖这些布线图案7的钝化膜8的表面以连续连接从底充胶材料的供应区域10到芯片安装区域15的边部15A之间的状态凹陷成凹状，该凹陷部分即为导入部18。导入部18的深度(凹陷尺寸)具有与上述台阶部9的尺寸相同的尺寸。导入部18的平面尺寸可以考虑在半导体装置100的制造工序中使用的热固化之前(液体状)的底充胶材料的粘度和流动性、在第一半导体芯片1表面上的润湿扩展性等来进行设定。导入部18的宽度W优选至少设定为大于或等于钝化膜8的膜厚的宽度。这里作为一个示例，将导入部18形成为具有W＝150μm的宽度和L＝500μm的长度。
当制造具有上述结构的半导体装置100时，首先在第一半导体芯片1的制造工序中，在第一半导体芯片1的主表面上使用最上层的布线图案7和钝化膜8来形成导入部18。另外，在第二半导体芯片2的制造工序中，在第二半导体芯片2的表面上形成多个凸块3。凸块3也可以形成在第一半导体芯片1侧。
接着，使用在通过第一半导体芯片1的制造工序得到的第一半导体芯片1和通过第二半导体芯片2的制造工序得到的第二半导体芯片2，在第一半导体芯片1上经由凸块3安装第二半导体芯片2(图6)。此时，将位置对准设置在第一半导体芯片1的元件形成面上的芯片安装区域15来安装第二半导体芯片2。在此阶段，成为在第一半导体芯片1和第二半导体芯片2之间具有与凸块3的高度相对应的空隙的状态。
接着，如图7所示，向设定在第一半导体芯片1上的供应区域10以从针头4滴下的方式提供底充胶材料5，由此向第一半导体芯片1和第二半导体芯片2之间(空隙)填充底充胶材料5。此时，供应至供应区域10的底充胶材料5通过导入部18到达至第二半导体芯片2的边部2A。导入部18在第一半导体芯片1上以没有台阶部的平坦的状态从底充胶材料的供应区域10形成至芯片安装区域15的边部15A。因此，供应至供应区域10的底充胶材料5通过导入部18被引导至第二半导体芯片2的边部2A。另外，一旦底充胶材料5到达第二半导体芯片2的边部2A，就以此为契机，底充胶材料5通过毛细现象被引入并渗透到第一半导体芯片1和第二半导体芯片2之间。如此渗透到芯片间的空隙中的底充胶材料5如图8所示在第二半导体芯片2的外围部形成填角6。之后使底充胶材料5热固化。
在本发明的第一实施方式中，供应至第一半导体芯片1的供应区域10的底充胶材料5通过导入部18顺畅地被引导至第二半导体2的边部2A，而不会因为有台阶部妨碍其流动。因此，与底充胶材料5越过若干台阶部9到达第二半导体芯片2的边部2A的场合相比，底充胶材料5到达第二半导体芯片2的边部2A的速度和量的偏差变小。另外，供应至供应区域10的底充胶材料5以更短的时间到达第二半导体芯片2的边部2A，并从那里通过毛细现象渗透到芯片之间。因此，与在第一半导体芯片1上润湿扩展的底充胶材料5或渗透到芯片间的空隙中的底充胶材料5相比，供应至供应区域10的底充胶材料5的量被适当地维持。从而，供应至供应区域10的底充胶材料10不会攀移到第二半导体芯片2上。其结果是，能够防止空洞的发生和底充胶材料的攀移。
<3.第二实施方式>
图9是示出本发明第二实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。与上述第一实施方式相比，该第二实施方式的不同点在于导入部18的结构。即，导入部18在第一半导体芯片1上所设定的芯片安装区域15的外侧以将最靠近所述芯片安装区域15的边部15A的一个布线图案7的一部分切除为狭缝状的状态形成。与上述第一实施方式一样，导入部18被形成在填角6被形成为最长的芯片安装区域15的边部15A的外侧。并且与上述第一实施方式一样，导入部18以与布线图案7的布线方向交叉的走向形成为狭缝状。并且，导入部18的Y方向上的一端以与芯片安装区域15的边部15A连接的状态形成。
在本发明的第二实施方式中，供应至第一半导体芯片1的供应区域10的底充胶材料5在于第一半导体芯片1上润湿扩展的过程中到达导入部18，并通过该导入部18被引导至第二半导体芯片2的边部2A。因此，与没有形成导入部18的场合相比，供应至供应区域10的底充胶材料5以更短的时间到达至第二半导体芯片2的边部2A，并从那里通过毛细现象渗透到芯片之间。因此能够防止空洞的发生和底充胶材料的攀移。
<4.第三实施方式>
图10是示出本发明第三实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。与上述第二实施方式相比，该第三实施方式的不同点在于芯片安装区域15的边部15A和导入部18的位置关系。即，在上述第二实施方式中，与芯片安装区域15的边部15A位置相一致地配置了导入部18的一端，但在第三实施方式中，以与芯片安装区域15的边部15A交叉的状态配置导入部18。使导入部18与芯片安装区域15的边部15A交叉的形式可通过在Y方向上将导入部18的一端配置在芯片安装区域15的内侧并将导入部18的另一端配置在芯片安装区域15的外侧来实现。
在本发明的第三实施方式中，供应至第一半导体芯片1的供应区域10的底充胶材料5在于第一半导体芯片1上润湿扩展的过程中到达至导入部18，并通过该导入部18被引导至第二半导体芯片2的边部2A。此时，到达至导入部18的底充胶材料5通过导入部18被引导到芯片安装区域15的内侧，即第一半导体芯片1和第二半导体芯片2相向的区域的内侧。由此，除了与上述第二实施方式相同的效果之外，还能够获得以下效果。即，由于导入部18的存在，能够促进基于毛细现象的底充胶材料5的引入。另外，即使在第二半导体芯片2的安装位置相对于设定在第一半导体芯片1上的芯片安装区域15在制造公差范围内发生了偏移的情况下，也能够通过导入部18将底充胶材料5可靠地导入到芯片之间。
另外，在上述第三实施方式中，导入部18被形成在X方向上的、第二半导体芯片2的边部2A的中央部，但不限于此。例如图11所示，导入部18也可以被形成于在X方向上从第二半导体芯片2的边部2A的中央部偏移了的位置处。即，只要使得导入部18处于导入部18的一端与芯片安装区域的15的边部15A连接或交叉的状态，导入部18就可以形成在芯片安装区域15的边部15A的范围内的X方向上的任意位置。这一点对于上述第一实施方式和第二实施方式也是同样的。
<5.第四实施方式>
图12是示出本发明第四实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。与上述第一到第三实施方式相比，该第四实施方式的不同点在于导入部18的数目。即，在上述第一至第三实施方式中仅形成了一个导入部18，但在第四实施方式中，在X方向上错开位置形成了两个导入部18。两个导入部18被配置于在X方向上从芯片安装区域15的边部15A的中央部向左向右离开相等距离的位置处。另外，每个导入部18以与芯片安装区域15的边部15A交叉的状态形成。
在本发明的第四实施方式中，供应至第一半导体芯片1的供应区域10的底充胶材料5在于第一半导体芯片1上润湿扩展的过程中到达至各个导入部18。并且，底充胶材料5通过各个导入部18被引导至第二半导体芯片2的边部2A。由此，在芯片安装区域15的边部15A，底充胶材料5同时在多个位置被导入到芯片之间。因此能够有效地防止空洞或攀移的产生。
<6.第五实施方式>
图13是示出本发明第五实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。与上述第四实施方式相比，该第五实施方式的不同点在于导入部18在Y方向上的长度。即，在上述第四实施方式中，通过将一条布线图案7在X方向上的两个位置切除为狭缝状而形成了两个导入部18。与此相对，在第五实施方式中，通过将沿Y方向排列的多条布线图案7分别在X方向上的两个位置切除为狭缝状来将两个导入部18形成为长长的细槽形状。在图示的例子中，将六条布线图案7切除为狭缝状，但切除为狭缝状的布线图案7的条数不限于六条，也可以是二条以上且五条以下，也可以是七条以上。
在本发明的第五实施方式中，供应至第一半导体芯片1的供应区域10的底充胶材料5在于第一半导体芯片1上润湿扩展的过程中到达至各个导入部18。此时，各个导入部18以横穿多条布线图案7的状态朝着芯片安装区域15的边部15A形成为直线状。因此，从供应区域10润湿扩展的底充胶材料5比上述第四实施方式更快地到达各个导入部18。并且，到达至各个导入部18的底充胶材料5沿着该导入部18被迅速引导至第二半导体芯片2的边部2A。因此能够有效地防止空洞或攀移的产生。
另外，在上述第四实施方式以及第五实施方式中，以与芯片安装区域15的边部15A交叉的状态形成了导入部18，但本发明不限于此。例如，也可以与上述第一实施方式和第二实施方式同样地以将导入部18的一端连接在芯片安装区域15的边部15A的方式形成导入部18。
另外，在上述第四实施方式和第五实施方式中形成了两个导入部18，但也可以形成三个或更多的导入部18。另外，当形成三个导入部18时，优选采用以下形式：在X方向上的、芯片安装区域15的边部15A的中央部配置一个导入部18，并在从该中央部向左向右离开相等距离的位置处各配置一个导入部18。
<7.第六实施方式>
图14是示出本发明第六实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。与上述第四实施方式相比，该第六实施方式的不同点在于：在芯片安装区域15的边部15A的外侧以不与该边部15A连接的状态(分离状态)形成辅助导入部19。辅助导入部19与导入部18同样地通过将布线图案7的一部分切除为狭缝状而形成。辅助导入部19被形成为用于在通过导入部18向芯片之间导入底充胶材料5时提供辅助。当供应至供应区域10的底充胶材料5在第一半导体芯片1上润湿扩展时，辅助导入部19起到局部促进底充胶材料5在Y方向上的流动的作用。辅助导入部19既可以形成于在X方向和Y方向上任意的一个位置上，也可以例如图15所示形成在任意多个位置上。另外，也可以任意改变各个辅助导入部19的狭缝宽度。
在本发明的第六实施方式中，供应至第一半导体芯片1的供应区域的底充胶材料5经由辅助导入部19将更快地到达至导入部18和与之相连的第二半导体芯片2的边部2A。因此，与没有形成辅助导入部19的场合相比，能够使底充胶材料5在更短的时间内到达第二半导体芯片2的边部2A。
<8.第七实施方式>
图16是示出本发明第七实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。与上述第一实施方式相比，该第七实施方式的不同点在于导入部18的平面形状。即在上述第一实施方式中，导入部18被形成为直线状，但在第七实施方式中，导入部18被形成为折扇状。更详细地说，导入部18在第一半导体芯片1上，从提供底充胶材料5的供应区域10朝向芯片安装区域15的边部15A形成为折扇状(逐渐扩展的形状)。该折扇状通过如下来实现：在芯片安装区域15的边部15A的外侧将最靠近该边部15A的布线图案7切除最宽宽度，并随着远离该边部15A而逐渐缩小布线图案7的切除宽度。在图示的例子中，形成折扇状的导入部18的布线图案7的条数在Y方向上为六条，但并不限于此，也可以是二条以上且五条以下，也可以是七条以上。另外，在X方向上，优选在芯片安装区域15的边部15A的中央部将导入部18形成为折扇状。
在本发明的第七实施方式中，除了与上述第一实施方式相同的效果之外，还能获得以下效果。即，供应至第一半导体芯片1的供应区域10的底充胶材料5在于第一半导体芯片1上润湿扩展的过程中到达导入部18。此时，到达至导入部18的底充胶材料5在导入部18中从被切成最窄宽度的布线图案7的切口部分向被切成最宽宽度的布线图案7的切口部分流动。因此，导入部18内的底充胶材料5的流动变得顺畅。另外，在从导入部18向第二半导体芯片2的边部2A被引导的过程中，底充胶材料5以导入部18的宽度宽的部分为起点向芯片至间渗透。因此能够使底充胶材料迅速渗透到第一半导体芯片和第二半导体芯片之间。
另外，在上述图16中，通过将被切除最宽宽度的布线图案7沿着芯片安装区域15的边部15A配置来使导入部18的一部分与芯片安装区域15的边部15A连接，但本发明不限于此。例如，虽然没有图示，但也可以采用通过将被切除最宽宽度的布线图案7重叠配置在芯片安装区域15的边部15A来使导入部18的一部分与芯片安装区域15的边部15A交叉的方式。
<9.第八实施方式>
图17是示出本发明第八实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。与上述第七实施方式相比，该第八实施方式的不同点在于导入部18的平面形状。即在上述第七实施方式中，导入部18在第一半导体芯片1上从被供应底充胶材料5的供应区域10朝着芯片安装区域15的边部15A被形成为折扇状。与此相对，在第八实施方式中，导入部18在第一半导体芯片1上从被供应底充胶材料的供应区域10朝着芯片安装区域15的边部15A被形成为锥形状(前端越来越窄状)。该锥形状通过如下来实现：在芯片安装区域15的边部15A的外侧将最靠近该边部15A的布线图案7切除最窄宽度，并最着远离该边部15A而逐渐扩大布线图案7的切口宽度。在图示的例子中，形成锥形状的导入部18的布线图案7的条数在Y方向上为六条，但不限于此，也可以是二条以上且五条以下，也可以是七条以上。另外，在X方向上，优选在芯片安装区域15的边部15A的中央部将导入部18形成为折扇状。
在本发明的第八实施方式中，除了与上述第一实施方式相同的效果之外，还能获得以下效果。即，供应至第一半导体芯片1的供应区域10的底充胶材料5在于第一半导体芯片1上润湿扩展的过程中到达导入部18。此时，到达至导入部18的底充胶材料5在导入部18中从被切成最大宽度的布线图案7的切口部分向被切成最窄宽度的布线图案7的切口部分流动。因此，在导入部18内流动的底充胶材料5的速度变快。因此能够将到达导入部18的底充胶材料5迅速引导到第二半导体芯片2的边部2A。
另外，在上述图17中，通过将被切除最窄宽度的布线图案7重叠配置在芯片安装区域15的边部15A来使导入部18的一部分与芯片安装区域15的边部15A交叉，但本发明不限于此。例如，虽然没有图示，但也可以采用通过将被切除最窄宽度的布线图案7沿着芯片安装区域15的边部15A配置来使导入部18的一部分与芯片安装区域15的边部15A连接的方式。
<10.第九实施方式>
图18是示出本发明第九实施方式涉及的半导体装置的结构的平面图，其中放大示出了安装第二半导体芯片2之前的第一半导体芯片1的元件形成面的一部分。在该第九实施方式中，在作为布线图案7的布线方向的X方向上以与芯片安装区域15的边部15A的全部(整个区域)连接的状态形成导入部18。导入部18的Y方向上的尺寸优选至少大于或等于第二半导体芯片2的芯片厚度的1/3。另外，导入部18的Y方向上的尺寸的最大值(上限值)例如可以以底充胶材料5的供应区域10完全包含在导入部18内为条件进行规定。具体而言，可以通过将从芯片安装区域15的边部15A到底充胶材料的供应区域10为止的分离距离和该供应区域10的大小(外径)相加而得的值来规定导入部18在Y方向上的尺寸的最大值。
在本发明的第九实施方式中，供应至第一半导体芯片1的供应区域10的底充胶材料5在于第一半导体芯片1上润湿扩展的过程中到达导入部18。此时，如果与芯片安装区域15的边部15A的全部连接的状态形成导入部18，则到达至导入部18的底充胶材料5在其流动不受阻的情况下通过宽度宽的导入部18被引导至第二半导体芯片2的边部2A。另外，底充胶材料5从第二半导体芯片2的边部2A的整个区域通过毛细现象被导入到芯片之间。因此能够防止空洞或攀移的产生。
另外，在上述图18中，通过在Y方向上使导入部18的一端沿着芯片安装区域15的边部15A配置来使导入部18与芯片安装区域15的边部15A连接，但本发明不限于此。例如，虽然没有图示，但也可以采用通过在Y方向上将导入部18的一端侧重叠配置在芯片安装区域15的边部15A来使导入部18与芯片安装区域15的边部15A交叉的方式。

Claims (8)

1.一种半导体装置，包括：
在第一主表面上形成有布线图案的被安装体；
半导体芯片，该半导体芯片安装在所述被安装体的形成有所述布线图案的表面上；以及
底充胶材料，该底充胶材料被填充在所述被安装体和所述半导体芯片之间，
其中，在所述被安装体上的界定用于安装所述半导体芯片的芯片安装区域的四个边部中的一个边部的外侧设置有所述底充胶材料的供应区域，并且在所述被安装体上的所述供应区域与所述一个边部之间形成有将所述底充胶材料引导至所述被安装体和所述半导体芯片之间的平坦的导入部。
2.如权利要求1所述的半导体装置，其中，
所述导入部通过配置在所述芯片安装区域之外的布线图案中从所述一个边部起数的至少一个布线图案被中断而形成为没有台阶部的平坦状。
3.如权利要求1或2所述的半导体装置，其中，
所述导入部从所述一个边部形成至所述供应区域。
4.如权利要求1或2所述的半导体装置，其中，
所述导入部以与所述一个边部连接或交叉的状态形成，
在所述被安装体上的所述供应区域与所述一个边部之间还以不与所述一个边部连接的状态形成有一个或多个辅助导入部。
5.一种半导体装置的制造方法，包括：
将半导体芯片安装到在第一主表面上形成有布线图案的被安装体上的安装工序；以及
向所述被安装体与所述半导体芯片之间填充底充胶材料的填充工序；
其中，在所述安装工序前，在所述被安装体上的界定用于安装所述半导体芯片的芯片安装区域的四个边部中的一个边部的外侧设置所述底充胶材料的供应区域，并且在所述被安装体上的所述供应区域与所述一个边部之间形成有将所述底充胶材料引导至所述被安装体和所述半导体芯片之间的平坦的导入部，在所述填充工序中，所述底充胶材料被供应到所述供应区域并通过所述导入部被引导到所述被安装体和所述半导体芯片之间。
6.如权利要求5所述的半导体装置的制造方法，其中，
所述导入部通过切除配置在所述芯片安装区域之外的布线图案中从所述一个边部起数的至少一个布线图案的一部分而形成为没有台阶部的平坦状。
7.如权利要求5或6所述的半导体装置的制造方法，其中，
所述导入部从所述一个边部形成至所述供应区域。
8.如权利要求5或6所述的半导体装置，其中，
所述导入部以与所述一个边部连接或交叉的状态形成，
在所述安装工序前，在所述被安装体上的所述供应区域与所述一个边部之间还以不与所述一个边部连接的状态形成有一个或多个辅助导入部。
CN201210175731.0A 2009-01-21 2010-01-21 半导体装置以及半导体装置的制造方法 Active CN102738095B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-010786 2009-01-21
JP2009010786 2009-01-21
CN2010100033401A CN101794765B (zh) 2009-01-21 2010-01-21 半导体装置以及半导体装置的制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2010100033401A Division CN101794765B (zh) 2009-01-21 2010-01-21 半导体装置以及半导体装置的制造方法

Publications (2)

Publication Number Publication Date
CN102738095A true CN102738095A (zh) 2012-10-17
CN102738095B CN102738095B (zh) 2015-09-23

Family

ID=42336275

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210175731.0A Active CN102738095B (zh) 2009-01-21 2010-01-21 半导体装置以及半导体装置的制造方法
CN2010100033401A Active CN101794765B (zh) 2009-01-21 2010-01-21 半导体装置以及半导体装置的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2010100033401A Active CN101794765B (zh) 2009-01-21 2010-01-21 半导体装置以及半导体装置的制造方法

Country Status (5)

Country Link
US (2) US8222744B2 (zh)
JP (1) JP5392107B2 (zh)
KR (1) KR101634810B1 (zh)
CN (2) CN102738095B (zh)
TW (1) TWI458054B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458054B (zh) * 2009-01-21 2014-10-21 Sony Corp 半導體裝置及半導體裝置之製造方法
US8193036B2 (en) 2010-09-14 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming mold underfill using dispensing needle having same width as semiconductor die
JP5954075B2 (ja) 2012-09-21 2016-07-20 ソニー株式会社 半導体装置及び半導体装置の製造方法
US9735043B2 (en) * 2013-12-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and process
US9583366B2 (en) * 2015-03-16 2017-02-28 Asm Technology Singapore Pte Ltd Thermally-enhanced provision of underfill to electronic devices using a stencil
US10283428B2 (en) 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
CN115377021A (zh) * 2022-08-29 2022-11-22 北京超材信息科技有限公司 电子器件模组封装结构及制作方法
CN115662959B (zh) * 2022-12-26 2023-09-26 长电集成电路(绍兴)有限公司 一种芯片封装结构及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3534501B2 (ja) * 1995-08-25 2004-06-07 株式会社ルネサステクノロジ 半導体装置の製造方法
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
US6772512B2 (en) * 2001-01-13 2004-08-10 Siliconware Precision Industries Co., Ltd. Method of fabricating a flip-chip ball-grid-array package without causing mold flash
JP3898958B2 (ja) * 2002-02-18 2007-03-28 ソニーケミカル＆インフォメーションデバイス株式会社 異方導電性接着剤及び電気装置
JP2003324182A (ja) * 2002-04-30 2003-11-14 Fujitsu Ltd フリップチップ接合方法及びフリップチップ接合構造
JP3639272B2 (ja) * 2002-08-30 2005-04-20 株式会社東芝 半導体装置、半導体装置の製造方法
TWI223421B (en) * 2003-06-13 2004-11-01 Advanced Semiconductor Eng Structure of flip chip package
JP3718205B2 (ja) * 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
JP4415717B2 (ja) 2004-03-23 2010-02-17 ソニー株式会社 半導体装置及びその製造方法
US7179683B2 (en) * 2004-08-25 2007-02-20 Intel Corporation Substrate grooves to reduce underfill fillet bridging
JP4035733B2 (ja) * 2005-01-19 2008-01-23 セイコーエプソン株式会社 半導体装置の製造方法及び電気的接続部の処理方法
JP4760361B2 (ja) * 2005-12-20 2011-08-31 ソニー株式会社 半導体装置
JP2007220866A (ja) * 2006-02-16 2007-08-30 Sony Corp 半導体装置
JP4910512B2 (ja) * 2006-06-30 2012-04-04 富士通セミコンダクター株式会社 半導体装置および半導体装置の製造方法
TWI300614B (en) * 2006-07-20 2008-09-01 Siliconware Precision Industries Co Ltd Flip-chip semiconductor package and chip carrier thereof
US7682872B2 (en) * 2007-03-02 2010-03-23 Stats Chippac Ltd. Integrated circuit package system with underfill
TWI458054B (zh) * 2009-01-21 2014-10-21 Sony Corp 半導體裝置及半導體裝置之製造方法

Also Published As

Publication number Publication date
JP2010192886A (ja) 2010-09-02
KR101634810B1 (ko) 2016-06-29
TWI458054B (zh) 2014-10-21
CN102738095B (zh) 2015-09-23
US8222744B2 (en) 2012-07-17
CN101794765B (zh) 2012-07-11
US20110175239A1 (en) 2011-07-21
US9425070B2 (en) 2016-08-23
JP5392107B2 (ja) 2014-01-22
US20100181680A1 (en) 2010-07-22
KR20100085857A (ko) 2010-07-29
TW201034134A (en) 2010-09-16
CN101794765A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
CN101794765B (zh) 半导体装置以及半导体装置的制造方法
US8642393B1 (en) Package on package devices and methods of forming same
TWI529851B (zh) Manufacturing method of semiconductor device
US7148560B2 (en) IC chip package structure and underfill process
US8138023B2 (en) Method for forming laminated structure and method for manufacturing semiconductor device using the method thereof
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
CN101582395B (zh) 布线基板
US20120286411A1 (en) Semiconductor device and manufacturing method thereof, and semiconductor module using the same
CN1950939B (zh) 半导体装置
JP2009260132A (ja) 半導体装置の製造方法
EP1929540B1 (en) Land grid array semiconductor device package and fabrication method thereof
US9093393B2 (en) Semiconductor device and method for producing the same
US8228682B1 (en) Electronic assembly with trenches for underfill material
CN106847784A (zh) 半导体器件
KR20200106001A (ko) 양면 볼 그리드 어레이 패키지를 위한 하부-충전의 제어
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
JP3639272B2 (ja) 半導体装置、半導体装置の製造方法
US20140027904A1 (en) Semiconductor device
JP2010073949A (ja) 半導体装置及びその製造方法
JP2007103733A (ja) 基板およびそれを用いた半導体装置
CN101425499A (zh) 具有粘附层的印刷电路板和利用其的半导体封装
US20060265860A1 (en) Panel and semiconductor device having a composite plate with semiconductor chips
JP4872605B2 (ja) 半導体装置の製造方法
US9171812B1 (en) Semiconductor device having conductive pads with neck-down portions to prevent solder reflow
US6646332B2 (en) Semiconductor package device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant