JPH0521439A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0521439A
JPH0521439A JP3175397A JP17539791A JPH0521439A JP H0521439 A JPH0521439 A JP H0521439A JP 3175397 A JP3175397 A JP 3175397A JP 17539791 A JP17539791 A JP 17539791A JP H0521439 A JPH0521439 A JP H0521439A
Authority
JP
Japan
Prior art keywords
film
metal film
wiring layer
bump electrode
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3175397A
Other languages
English (en)
Inventor
Yorio Kamata
順夫 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3175397A priority Critical patent/JPH0521439A/ja
Publication of JPH0521439A publication Critical patent/JPH0521439A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】バンプ電極及びその周辺部の保護膜の形成を含
む半導体装置の製造方法に関し、製造上の問題の発生を
防止しつつ、バンプ電極と下地の接続すべき金属層との
間の密着性を容易に向上することができる半導体装置の
製造方法を提供することを目的とする。 【構成】基板上の金属膜を電気メッキの電極として、金
属膜上にバンプ電極２６を選択的に形成する工程と、バ
ンプ電極２６を被覆して、耐エッチング性膜２７を選択
的に形成した後、耐エッチング性膜２７をマスクとして
金属膜を選択的にエッチングし、バンプ電極２６の周辺
部にのみ金属膜を残存する工程と、耐エッチング性膜２
７を除去した後、層間絶縁膜２８を形成する工程と、層
間絶縁膜２８上にレジスト膜２９を形成した後、エッチ
バックして、バンプ電極２６の頂部の層間絶縁膜２８を
除去する工程と、残存するレジスト膜２９を除去する工
程とを含み構成する。

Description

【発明の詳細な説明】
【０００１】（目次） ・産業上の利用分野 ・従来の技術（図７，図８） ・発明が解決しようとする課題 ・課題を解決するための手段 ・作用 ・実施例 （１）第１の実施例（図１〜図３） （２）第２の実施例（図４） （３）第３の実施例（図５） （４）第４の実施例（図６） ・発明の効果
【０００２】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、更に詳しく言えば、バンプ電極及びその
周辺部の保護膜の形成を含む半導体装置及びその製造方
法に関する。
【０００３】
【従来の技術】図９（ａ）〜（ｃ），図１０（ｄ）〜
（ｆ）は、従来例のバンプ電極及びその周辺部の保護膜
の形成を含む半導体装置の製造方法について説明する断
面図である。
【０００４】図９（ａ）は、半導体基板３７上の下部配
線層３９の上の層間絶縁膜４０にビアホール４１を形成
し、拡散防止金属膜４２／密着強化金属膜４３を順次形
成した後の状態を示す断面図で、図中符号３７は半導体
基板、３８は半導体基板３７上の絶縁膜、３９は絶縁膜
３８上の下部配線層、４０は下部配線層３９を被覆する
層間絶縁膜、４１は下部配線層３９上の層間絶縁膜４０
に形成されたビアホールである。また、４２は拡散防止
金属膜、４３は密着強化金属膜で、ビアホール４１内及
びその周囲以外の密着強化金属膜４３が除去されている
（図９（ａ））。これは、Ａｕ膜からなる上部配線層を
形成する前にＰｔ膜からなる密着強化金属膜４３を除去
しておかないと、上部配線層を形成した後に密着強化金
属膜４３をエッチングした場合、通常よりもサイドエッ
チングが激しくなり、上部配線層の下まで密着強化金属
膜４３が除去されて、コンタクトが悪化することが経験
的に知られており、これを防止するため予め除去してお
くものである。
【０００５】次いで、ビアホール４１上の密着強化金属
膜４３の上に開口部の形成されたレジスト膜４４を形成
する。続いて、この開口部の底部の密着強化金属膜４３
上に電気メッキによりＡｕ膜からなる上部配線層４５を
選択的に形成する（図９（ｂ））。
【０００６】次に、密着強化金属膜４３をマスクとして
拡散防止金属膜４２を選択的にエッチング・除去する。
次いで、半導体基板３７を温度400 〜500 ℃程度に加熱
し、ＣＶＤ法により全面に層間絶縁膜４６を形成した
（図９（ｃ））後、パターニングし、上部配線層４５の
中央部に層間絶縁膜４６の開口部４７を形成するととも
に、密着強化金属膜４３／上部配線層４５の両周縁部を
被覆するように、層間絶縁膜46ａを残存する。
【０００７】次に、新たな拡散防止金属膜４８／密着強
化金属膜４９からなる金属膜５０を形成した（図１０
（ｄ））後、前と同じ理由で、密着強化金属膜４９をパ
ターニングし、開口部４７及びその周辺部にのみ密着強
化金属膜49ａを残存する。
【０００８】次いで、層間絶縁膜46ａの開口部４７上に
開口部５２を有するレジスト膜５１を選択的に形成す
る。続いて、この金属膜５０を電気メッキ用の電極とし
て開口部４７内に選択的にバンプ電極５３を形成し、金
属膜５０を介して上部配線層４５と接続する（図１０
（ｅ））。
【０００９】その後、レジスト膜５１を除去した後、バ
ンプ電極５３及び密着強化金属膜49ａをマスクとして拡
散防止金属膜４８をドライエッチングにより選択的に除
去すると、半導体装置が完成する（図１０（ｆ））。
【００１０】
【発明が解決しようとする課題】ところで、上記の製造
方法により作成された半導体装置は、上部配線層４５上
の密着強化金属膜49ａとバンプ電極５３との間の密着性
が悪く、バンプ電極５３が剥離することがあるという問
題がある。また、剥離しないまでも電気抵抗が大きくな
るという問題がある。
【００１１】本発明は、かかる従来の問題点に鑑みてな
されたもので、製造上の問題の発生を防止しつつ、バン
プ電極と下地の接続すべき金属層との間の密着性を容易
に向上することができる半導体装置の製造方法を提供す
ることを目的とするものである。
【００１２】
【課題を解決するための手段】上記課題は、第１に、基
板を被覆して金属膜を形成した後、前記金属膜を電気メ
ッキの電極として、前記金属膜上に配線層を選択的に形
成する工程と、前記配線層を被覆して層間絶縁膜を形成
した後、前記配線層上の層間絶縁膜に開口部を形成する
とともに、前記配線層の周辺部の前記金属膜を表出する
ように前記層間絶縁膜を除去する工程と、前記配線層表
面が露出するような開口部を有するレジスト膜を形成し
た後、前記金属膜を電気メッキの電極として、前記レジ
スト膜の開口部内の前記配線層上にバンプ電極を選択的
に形成する工程と、前記レジスト膜を除去した後、前記
バンプ電極及び層間絶縁膜をマスクとして前記金属膜を
エッチング・除去し、前記バンプ電極及び層間絶縁膜の
下と、該バンプ電極及び層間絶縁膜の周辺部とにのみ前
記金属膜を残存する工程とを有することを特徴とする半
導体装置の製造方法によって達成され、第２に、基板を
被覆して金属膜を形成した後、前記金属膜を電気メッキ
の電極として、前記金属膜上に配線層を選択的に形成す
る工程と、前記配線層表面が露出するような開口部を有
するレジスト膜を形成した後、前記金属膜を電気メッキ
の電極として、前記配線層上にバンプ電極を選択的に形
成する工程と、前記バンプ電極及び配線層を被覆して、
耐エッチング性膜を選択的に形成した後、前記耐エッチ
ング性膜をマスクとして前記金属膜を選択的にエッチン
グし、前記バンプ電極及び配線層の下と、該バンプ電極
及び配線層の周辺部とにのみ前記金属膜を残存する工程
と、前記耐エッチング性膜を除去した後、層間絶縁膜を
形成する工程と、前記層間絶縁膜上にレジスト膜を形成
した後、エッチバックして、前記バンプ電極の頂部の層
間絶縁膜を除去する工程と、残存するレジスト膜を除去
する工程とを有することを特徴とする半導体装置の製造
方法によって達成され、第３に、基板を被覆して金属膜
を形成した後、基板上の金属膜を電気メッキの電極とし
て、前記金属膜上に配線層を選択的に形成する工程と、
前記配線層表面が露出するような開口部を有するレジス
ト膜を形成した後、前記金属膜を電気メッキの電極とし
て、前記配線層上にバンプ電極を選択的に形成する工程
と、前記バンプ電極及び配線層を被覆して、耐エッチン
グ性膜を選択的に形成した後、前記耐エッチング性膜を
マスクとして前記金属膜を選択的にエッチングし、前記
バンプ電極及び配線層の下と、該バンプ電極及び配線層
の周辺部とにのみ前記金属膜を残存する工程と、前記耐
エッチング性膜を除去した後、層間絶縁膜を形成する工
程と、前記層間絶縁膜上にレジスト膜を形成した後、形
成されたレジスト膜を選択的に露光・現像し、前記バン
プ電極上のレジスト膜を除去する工程と、前記残存する
レジスト膜をマスクとして前記バンプ電極の頂部の層間
絶縁膜を選択的に除去する工程と、残存するレジスト膜
を除去する工程とを有することを特徴とする半導体装置
の製造方法によって達成され、第４に、基板を被覆して
金属膜を形成した後、基板上の金属膜を電気メッキの電
極として、前記金属膜上に配線層を選択的に形成する工
程と、前記配線層表面が露出するような開口部を有する
レジスト膜を形成した後、前記金属膜を電気メッキの電
極として、前記配線層上にバンプ電極を選択的に形成す
る工程と、前記バンプ電極を被覆して、耐エッチング性
膜を選択的に形成した後、該耐エッチング性膜をマスク
として前記金属膜を選択的にエッチングし、前記バンプ
電極及び配線層の下と、該バンプ電極及び配線層の周辺
部とにのみ前記金属膜を残存する工程と、前記耐エッチ
ング性膜を除去した後、層間絶縁膜を形成する工程と、
エッチバックして、前記バンプ電極の頂部の層間絶縁膜
を選択的に除去する工程とを有することを特徴とする半
導体装置の製造方法によって達成され、第５に、基板を
被覆して金属膜を形成した後、基板上の金属膜を電気メ
ッキの電極として、前記金属膜上に配線層を選択的に形
成する工程と、前記配線層表面が露出するような開口部
を有するレジスト膜を形成した後、前記金属膜を電気メ
ッキの電極として、前記配線層上にバンプ電極を選択的
に形成する工程と、前記バンプ電極を被覆して、耐エッ
チング性膜を選択的に形成した後、該耐エッチング性膜
をマスクとして前記金属膜を選択的にエッチングし、前
記バンプ電極及び配線層の下と、該バンプ電極及び配線
層の周辺部とにのみ前記金属膜を残存する工程と、前記
耐エッチング性膜を除去した後、感光性を有する層間絶
縁膜を形成する工程と、前記形成された層間絶縁膜を選
択的に露光・現像し、前記バンプ電極の頂部の層間絶縁
膜を選択的に除去する工程とを有することを特徴とする
半導体装置の製造方法によって達成され、
【００１３】
【作用】本発明の第１の半導体装置の製造方法によれ
ば、配線層とバンプ電極とも配線層の下の金属膜を電気
メッキ用の電極として用いているので、従来と異なり、
配線層とバンプ電極との間にバンプ電極を形成するため
の電気メッキ用の電極として用いる金属膜を挟まなくて
もよくなる。特に、配線層とバンプ電極ともＡｕを用い
る場合には、余計な金属膜を挟まないほうが良好なコン
タクトを得ることができる。
【００１４】また、電気メッキ用の電極として用いる金
属膜を除去前に層間絶縁膜を形成する場合には、加熱に
よる金属膜の変質が問題になることがあるが、この場合
には、本発明の第２の半導体装置の製造方法のように、
バンプ電極を形成し、電気メッキの電極として用いた下
地の金属膜を選択的に除去した後に、層間絶縁膜を形成
することにより、層間絶縁膜を形成する時点で、不要な
金属膜は既に除去されているので、従来のような、層間
絶縁膜の形成時の加熱処理に起因する金属化合物の形成
やエッチング処理に起因する除去物の再付着により金属
膜の除去が困難になるという問題は生じない。
【００１５】また、バンプ電極の形成後に層間絶縁膜を
形成しているので、バンプ電極の周辺部を層間絶縁膜に
より保護しつつ、バンプ電極の頂部を表出する必要があ
る。このため、第１に、層間絶縁膜上にレジスト膜を形
成した後に、エッチバックしてバンプ電極の頂部の層間
絶縁膜を選択的に除去している。
【００１６】第２に、層間絶縁膜上にレジスト膜を形成
した後に、選択露光・現像してバンプ電極上のレジスト
膜を除去し、残存するレジスト膜をマスクとしてバンプ
電極の頂部の層間絶縁膜を選択的に除去している。
【００１７】第３に、バンプ電極の形成された基板上に
層間絶縁膜を形成し、層間絶縁膜を直接エッチバックし
てバンプ電極上の層間絶縁膜を選択的に除去している。
第４に、バンプ電極の形成された基板上に感光性を有す
る層間絶縁膜を形成し、層間絶縁膜を直接選択露光・現
像してバンプ電極上の層間絶縁膜を選択的に除去してい
る。
【００１８】以上により、バンプ電極の頂部を表出する
とともに、バンプ電極の周辺部を層間絶縁膜により保護
することができる。
【００１９】
【実施例】（１）第１の実施例 図１（ａ）〜（ｃ），図２（ｄ）〜（ｆ）は、本発明の
第１の実施例のバンプ電極及びその周辺部の保護膜の形
成を含む半導体装置の製造方法について説明する断面図
である。
【００２０】図１（ａ）は、半導体基板１上の下部配線
層３を被覆する層間絶縁膜４にビアホール５を形成し、
拡散防止金属膜６／密着強化金属膜７を形成した後の状
態を示す断面図で、図中符号１はSiからなる半導体基
板、２は半導体基板１上のSiO2膜からなる絶縁膜、３は
絶縁膜２上のＡｌ膜からなる下部配線層、４は下部配線
層３を被覆するＰＳＧ膜からなる層間絶縁膜、５は下部
配線層３上の層間絶縁膜４に形成されたビアホールであ
る。
【００２１】また、６はビアホール５を被覆する、膜厚
0.3 〜0.5μｍのＴｉからなる拡散防止金属膜６、７は
膜厚0.3 〜0.5 μｍのＰｔからなる密着強化金属膜７で
ある。拡散防止金属膜６は上部に形成されるバンプ電極
等のＡｕ膜と下部配線層１８のＡｌ膜との反応を防止す
るために介在させている。また、密着強化金属膜７は、
拡散防止金属膜６と上部のバンプ電極等との密着性を向
上させるため介在させている。なお、拡散防止金属膜６
／密着強化金属膜７が電気メッキ用の電極としての金属
膜３６を構成する。更に、ビアホール５及びその周辺部
以外の密着強化金属膜７は予めエッチング・除去されて
いる。これは、Ａｕ膜からなる上部配線層を形成する前
にＰｔ膜からなる密着強化金属膜７を除去しておかない
と、上部配線層を形成後に密着強化金属膜７を王水でエ
ッチングする場合に、密着強化金属膜７のサイドエッチ
ングが起こるためである。
【００２２】次いで、ビアホール５上の密着強化金属膜
７の上に開口部の形成されたレジスト膜８を形成する。
続いて、この開口部の底部の密着強化金属膜７上に電気
メッキによりＡｕ膜からなる上部配線層（配線層）９を
選択的に形成する（図１（ｂ））。
【００２３】次に、半導体基板１を温度400 〜500 ℃程
度に加熱し、ＣＶＤ法により全面に膜厚約0.8 μｍのＰ
ＳＧ膜からなる層間絶縁膜１１を形成した（図１
（ｃ））後、パターニングし、上部配線層９の中央部に
層間絶縁膜11ａの開口部１２を形成するとともに、密着
強化金属膜７ａ／上部配線層９の両周縁部を被覆するよ
うに、層間絶縁膜11ａを残存する。次に、層間絶縁膜11
ａの開口部１２上に開口部１４を有するレジスト膜１３
を選択的に形成する（図２（ｄ））。
【００２４】次に、レジスト膜１３の開口部１４及び層
間絶縁膜11ａの開口部１２を介して、半導体基板１上全
面に残存する拡散防止金属膜６，密着強化金属膜７ａ及
び上部配線層９を一方のメッキ用電極として電気メッキ
により上部配線層９上にバンプ電極１５を形成する。そ
の後、バンプ電極１５及び層間絶縁膜11ａをマスクとし
て拡散防止金属膜６をドライエッチングにより選択的に
除去すると、半導体装置が完成する（図２（ｅ））。
【００２５】以上の本発明の第１の実施例によれば、上
部配線層９とバンプ電極１５とも上部配線層９の下の金
属膜３６を電気メッキ用の電極として用いているので、
従来と異なり、上部配線層９とバンプ電極１５との間に
バンプ電極１５を形成するための電気メッキ用の電極と
して用いる金属膜３６を挟まなくてもよくなるので、直
接Ａｕ膜同士が接続され、良好なコンタクトを得ること
ができる。
【００２６】（２）第２の実施例 図３（ａ）〜（ｃ），図４（ｄ）〜（ｆ），図５
（ｇ），（ｈ）は、本発明の第２の実施例のバンプ電極
及びその周辺部の保護膜の形成を含む半導体装置の製造
方法について説明する断面図である。第１の実施例のよ
うに、電気メッキ用の電極として用いる金属膜１５を除
去前に層間絶縁膜１１を形成する場合には、加熱による
金属膜１５の変質が問題になることがあるが、このよう
な場合に適している。
【００２７】図３（ａ）は、半導体基板１６上の下部配
線層１８を被覆する層間絶縁膜１９にビアホール２０を
形成し、拡散防止金属膜２１／密着強化金属膜２２を形
成した後の状態を示す断面図で、図中符号１６は例えば
Siからなる半導体基板、１７は半導体基板１６上のSiO2
膜からなる絶縁膜、１８は絶縁膜１７上のＡｌ膜からな
る下部配線層、１９は下部配線層１８を被覆するSiO2膜
からなる層間絶縁膜、２０は下部配線層１８上の層間絶
縁膜１９に形成されたビアホールである。なお、以上が
基板３４を構成する。また、２１は半導体基板１６全面
に形成された膜厚0.3 〜0.5 μｍのＴｉからなる拡散防
止金属膜で、上部に形成されるバンプ電極等のＡｕ膜と
下部配線層１８のＡｌ膜との反応を防止するために介在
させている。更に、２２は膜厚0.3 〜0.5 μｍのＰｔか
らなる密着強化金属膜で、拡散防止金属膜２１と上部の
バンプ電極等との密着性を向上させるため介在させてい
る。なお、拡散防止金属膜２１／密着強化金属膜２２が
金属膜３５を構成する。また、ビアホール２０内及びそ
の周囲以外の密着強化金属膜２２は除去されている。
【００２８】まず、この様な状態で、図３（ｂ）に示す
ように、レジスト膜２３を形成した後、選択的に露光
し、現像してビアホール２０上の密着強化金属膜２２の
上にレジスト膜２３の開口部を形成する。続いて、半導
体基板１６全面に形成されている密着強化金属膜２２／
拡散防止金属膜２１をメッキ用電極とする電気メッキに
より、この開口部を介してビアホール２０上の密着強化
金属膜２２の上に、膜厚５〜１０μｍのＡｕ膜２４から
なる上部配線層（配線層）２４を選択的に形成する。
【００２９】次に、上部配線層２４を被覆して新たなレ
ジスト膜２５を形成した後、選択的に露光し、現像して
上部配線層２４上にレジスト膜２５の開口部を形成す
る。続いて、密着強化金属膜２２／拡散防止金属膜２１
をメッキ用電極とする電気メッキにより、この開口部を
介して上部配線層２４上に膜厚約２５μｍのＡｕ膜から
なるバンプ電極２６を選択的に形成する（図３
（ｃ））。
【００３０】次いで、残存するレジスト膜２５を除去し
た後、拡散防止金属膜２１，上部配線層２４及びバンプ
電極２６をマスクとして、ＨＦを含む水溶液又は過酸化
水素／アンモニア溶液により密着強化金属膜２２を、更
に、王水系の溶液により拡散防止金属膜２１を順次エッ
チング・除去し、バンプ電極２６及び上部配線層２４の
周辺部にのみ残存する（図４（ｄ））。
【００３１】次に、残存するレジスト膜２７を除去した
後、半導体基板１６を温度400 〜500 ℃程度に加熱し、
ＣＶＤ法により全面にＰＳＧ膜からなる層間絶縁膜２８
を形成する（図４（ｅ））。
【００３２】次いで、層間絶縁膜２８上にレジスト膜２
９を形成する。このとき、バンプ電極２６は他の部分に
比べて突出しているので、バンプ電極２６の上部ではレ
ジスト膜２９が他の部分よりも薄く形成される（図４
（ｆ））。
【００３３】次に、酸素プラズマを用いて半導体基板１
６の全面をエッチバックし、バンプ電極２６の頂部のレ
ジスト膜２９及び層間絶縁膜２８を除去する。その後、
残存するレジスト膜２９を除去すると、半導体装置が完
成する（図５（ｇ），図５（ｈ））。
【００３４】以上のように、本発明の第２の実施例によ
れば、層間絶縁膜２８を形成する前にバンプ電極２６を
形成し、更に電気メッキの電極として用いた下地の密着
強化金属膜２２／拡散防止金属膜２１を選択的に除去し
た（図４（ｄ））後に、層間絶縁膜２８を形成している
（図４（ｅ））。従って、層間絶縁膜２８を形成する時
点で、不要な密着強化金属膜２２／拡散防止金属膜２１
は既に除去されているので、従来のような、層間絶縁膜
２８の形成時の加熱処理に起因する金属化合物の形成等
により密着強化金属膜２２等の除去が困難になるという
問題は生じない。
【００３５】また、層間絶縁膜２８上にレジスト膜２９
を形成した（図４（ｆ））後に、エッチバックしてバン
プ電極２６の頂部の層間絶縁膜２８を選択的に除去して
いる（図５（ｇ））。
【００３６】以上により、バンプ電極２６の頂部を表出
するとともに、バンプ電極２６の周辺部を層間絶縁膜２
８により保護することができる。なお、第２の実施例で
は、層間絶縁膜２８としてＰＳＧ膜を用いているが、Ｂ
ＰＳＧ膜，シリコン窒化膜又はＳＯＧ膜を用いることが
できる。
【００３７】また、メッキ用電極として、密着強化金属
膜２２／拡散防止金属膜２１からなる金属膜３５と上部
配線層２４とを用いているが、上部配線層２４を形成せ
ずに金属膜３５のみを用いることもできる。
【００３８】（３）第３の実施例 次に、本発明の第３の実施例のバンプ電極及びその周辺
部の保護膜の形成を含む半導体装置の製造方法について
図６（ａ），（ｂ）を参照しながら説明する。なお、図
６（ａ）において、図４（ｆ）の符号と同じ符号で示す
ものは、図４（ｆ）と同じものを示す。
【００３９】第３の実施例において、第２の実施例と異
なるところは、図４（ｆ）のレジスト膜２９の形成後、
直接エッチバックしないで、レジスト膜２９を選択的に
露光し、マスクパターンを形成していることである。
【００４０】即ち、図６（ａ）に示すように、レジスト
膜２９の形成後、バンプ電極２６上の層間絶縁膜２８を
除去するため、露光マスク３０に基づいてバンプ電極２
６上のレジスト膜２９を選択的に露光する。このとき、
バンプ電極２６上の層間絶縁膜２８を完全に除去するた
め、バンプ電極２６の幅寸法よりも広めの領域を露光す
る。
【００４１】次いで、レジスト膜２９を現像し、バンプ
電極２６上のレジスト膜２９を除去した後、ＣＦ4 ガス
を用いたドライエッチング法により、残存するレジスト
膜２９をマスクとして層間絶縁膜２８をエッチング・除
去する（図６（ｂ））。
【００４２】その後、残存するレジスト膜２９を除去す
ると、半導体装置が完成する。以上のように、本発明の
第３の実施例によれば、第２の実施例と同様に不要な密
着強化金属膜２２／拡散防止金属膜２１を容易に除去す
ることができるとともに、層間絶縁膜２８上にレジスト
膜２９を形成した後に、選択露光・現像してバンプ電極
２６上のレジスト膜２９を除去し、残存するレジスト膜
２９をマスクとしてバンプ電極２６の頂部の層間絶縁膜
２８を選択的に除去しているので、バンプ電極２６の頂
部を表出するとともに、バンプ電極２６の周辺部を層間
絶縁膜２８により保護することができる。
【００４３】なお、第３の実施例では、層間絶縁膜２８
として、ＰＳＧ膜を用いているが、ＢＰＳＧ膜，シリコ
ン窒化膜又はＳＯＧ膜を用いることもできる。なお、層
間絶縁膜２８としてＢＰＳＧ膜，シリコン窒化膜を用い
た場合には、エッチングガスとして、ＰＳＧ膜のエッチ
ングガスと同じＣＦ4 ガスを用いることができ、ＳＯＧ
膜を用いた場合には、酸素プラズマを用いることができ
る。
【００４４】（４）第４の実施例 次に、本発明の第４の実施例のバンプ電極及びその周辺
部の保護膜の形成を含む半導体装置の製造方法について
図７（ａ），（ｂ）を参照しながら説明する。なお、図
７（ａ）において、図４（ｄ）の符号と同じ符号で示す
ものは、図４（ｄ）と同じものを示す。
【００４５】第４の実施例において、第２の実施例と異
なるところは、層間絶縁膜として、ポリイミド樹脂膜３
１を塗布法により形成していることである。そして、こ
れをエッチバックしてバンプ電極２６の頂部を表出して
いることである。
【００４６】即ち、電気メッキの電極として用いた密着
強化金属膜２２／拡散防止金属膜２１を除去した（図４
（ｄ））後、図７（ａ）に示すように、半導体基板１６
全面にポリイミド樹脂膜３１を塗布法により形成する。
【００４７】次に、酸素プラズマを用いたドライエッチ
ング法により、半導体基板１６の全面をエッチバックし
て、バンプ電極２６の頂部のポリイミド樹脂膜３１を除
去すると、半導体装置が完成する（図７（ｂ））。
【００４８】以上のように、本発明の第４の実施例によ
れば、第１の実施例と同様に不要な密着強化金属膜２２
／拡散防止金属膜２１を容易に除去することができると
ともに、バンプ電極２６の形成された半導体基板１６上
にポリイミド樹脂膜３１を形成し、ポリイミド樹脂膜３
１を直接エッチバックしてバンプ電極２６上のポリイミ
ド樹脂膜３１を除去しているので、バンプ電極２６の頂
部を表出するとともに、バンプ電極２６の周辺部をポリ
イミド樹脂膜３１により保護することができる。
【００４９】なお、第４の実施例では、層間絶縁膜とし
て、ポリイミド樹脂膜３１を用いているが、ＳＯＧ膜を
用いることもできる。 （５）第５の実施例 次に、本発明の第５の実施例のバンプ電極及びその周辺
部の保護膜の形成を含む半導体装置の製造方法について
図８（ａ），（ｂ）を参照しながら説明する。なお、図
８（ａ）において、図４（ｄ）の符号と同じ符号で示す
ものは、図４（ｄ）と同じものを示す。
【００５０】第５の実施例において、第４の実施例と異
なるところは、層間絶縁膜として感光性を有するポリイ
ミド樹脂膜３２を用い、これを直接エッチバックしない
で、選択的に露光していることである。
【００５１】即ち、電気メッキの電極として用いた密着
強化金属膜２２／拡散防止金属膜２１を除去した（図４
（ｄ））後、図８（ａ）に示すように、半導体基板１６
全面に感光性を有するポリイミド樹脂膜３２を塗布した
後、温度１６０℃程度で加熱し、仮硬化する。
【００５２】次に、バンプ電極２６上のポリイミド樹脂
膜３２を除去するため、露光マスク３に基づいてバンプ
電極２６上のポリイミド樹脂膜３２を選択的に露光す
る。このとき、バンプ電極２６上のポリイミド樹脂膜３
２を完全に除去するため、バンプ電極２６の幅寸法より
も広めの領域を露光する。
【００５３】次いで、ＮＭＰ（Ｎ−メチル・ピロリド
ン）を用いてポリイミド樹脂膜３２を現像してバンプ電
極２６上のポリイミド樹脂膜３２を除去し、温度３５０
℃程度で加熱して本硬化すると、半導体装置が完成する
（図８（ｂ））。
【００５４】以上のように、本発明の第５の実施例によ
れば、第１の実施例と同様に不要な密着強化金属膜２２
／拡散防止金属膜２１を容易に除去することができると
ともに、バンプ電極２６の形成された半導体基板１６上
に感光性を有するポリイミド樹脂膜３２を形成し、露光
マスク３３に基づいてポリイミド樹脂膜３２を直接露光
・現像してバンプ電極２６上のポリイミド樹脂膜３２を
選択的に除去している。
【００５５】以上により、バンプ電極２６の頂部を表出
するとともに、バンプ電極２６の周辺部をポリイミド樹
脂膜３２により保護することができる。なお、第５の実
施例として感光性を有する層間絶縁膜として、感光性を
有するポリイミド樹脂膜３２を用いているが、感光性を
有するＳＯＧ膜を用いてもよい。
【００５６】
【発明の効果】以上のように、本発明の半導体装置の製
造方法によれば、配線層とバンプ電極とも配線層の下の
金属膜を電気メッキ用の電極として用いているので、従
来と異なり、配線層とバンプ電極との間にバンプ電極を
形成するための電気メッキ用の電極として用いる金属膜
を挟まなくてもよくなる。特に、配線層とバンプ電極と
もＡｕを用いる場合には、余計な金属膜を挟まないほう
が良好なコンタクトを得ることができる。
【００５７】バンプ電極を電気メッキにより形成し、電
気メッキの電極として用いた下地の金属膜を選択的に除
去した後に、層間絶縁膜を形成しているので、従来のよ
うな、層間絶縁膜の形成時の加熱処理に起因する金属化
合物の形成等により金属膜の除去が困難になるという問
題は生じない。
【００５８】また、層間絶縁膜を形成した後、露光法や
エッチバック法等によりバンプ電極の頂部の層間絶縁膜
を選択的に除去しているので、バンプ電極の頂部を表出
するとともに、バンプ電極の周辺部を層間絶縁膜により
保護することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面図（その１）であ
る。
【図２】本発明の第１の実施例の断面図（その２）であ
る。
【図３】本発明の第２の実施例の断面図（その１）であ
る。
【図４】本発明の第２の実施例の断面図（その２）であ
る。
【図５】本発明の第２の実施例の断面図（その３）であ
る。
【図６】本発明の第３の実施例の断面図である。
【図７】本発明の第４の実施例の断面図である。
【図８】本発明の第５の実施例の断面図である。
【図９】従来例の断面図（その１）である。
【図１０】従来例の断面図（その２）である。
【符号の説明】
１，１６ 半導体基板、 ２，１７ 絶縁膜、 ３，１８ 下部配線層、 ４，１１，11ａ，１９，２８ 層間絶縁膜、 ５，２０ ビアホール、 ６，６ａ，２１ 拡散防止金属膜、 ７，７ａ，２２ 密着強化金属膜、 ８，１３，２３，２５，２９ レジスト膜、 ９，２４ 上部配線層、 １２，１４ 開口部、 １５，２６ バンプ電極、 ２７ レジスト膜（耐エッチング性膜）、 ３０，３３ 露光マスク、 ３１ ポリイミド樹脂膜（層間絶縁膜）、 ３２ 感光性を有するポリイミド樹脂膜（層間絶縁
膜）。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板を被覆して金属膜を形成した後、前
    記金属膜を電気メッキの電極として、前記金属膜上に配
    線層を選択的に形成する工程と、 前記配線層を被覆して層間絶縁膜を形成した後、前記配
    線層上の層間絶縁膜に開口部を形成するとともに、前記
    配線層の周辺部の前記金属膜を表出するように前記層間
    絶縁膜を除去する工程と、 前記配線層表面が露出するような開口部を有するレジス
    ト膜を形成した後、前記金属膜を電気メッキの電極とし
    て、前記レジスト膜の開口部内の前記配線層上にバンプ
    電極を選択的に形成する工程と、 前記レジスト膜を除去した後、前記バンプ電極及び層間
    絶縁膜をマスクとして前記金属膜をエッチング・除去
    し、前記バンプ電極及び層間絶縁膜の下と、該バンプ電
    極及び層間絶縁膜の周辺部とにのみ前記金属膜を残存す
    る工程とを有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 基板を被覆して金属膜を形成した後、前
    記金属膜を電気メッキの電極として、前記金属膜上に配
    線層を選択的に形成する工程と、 前記配線層表面が露出するような開口部を有するレジス
    ト膜を形成した後、前記金属膜を電気メッキの電極とし
    て、前記配線層上にバンプ電極を選択的に形成する工程
    と、 前記バンプ電極及び配線層を被覆して、耐エッチング性
    膜を選択的に形成した後、前記耐エッチング性膜をマス
    クとして前記金属膜を選択的にエッチングし、前記バン
    プ電極及び配線層の下と、該バンプ電極及び配線層の周
    辺部とにのみ前記金属膜を残存する工程と、 前記耐エッチング性膜を除去した後、層間絶縁膜を形成
    する工程と、 前記層間絶縁膜上にレジスト膜を形成した後、エッチバ
    ックして、前記バンプ電極の頂部の層間絶縁膜を除去す
    る工程と、 残存するレジスト膜を除去する工程とを有することを特
    徴とする半導体装置の製造方法。
  3. 【請求項３】 基板を被覆して金属膜を形成した後、基
    板上の金属膜を電気メッキの電極として、前記金属膜上
    に配線層を選択的に形成する工程と、 前記配線層表面が露出するような開口部を有するレジス
    ト膜を形成した後、前記金属膜を電気メッキの電極とし
    て、前記配線層上にバンプ電極を選択的に形成する工程
    と、 前記バンプ電極及び配線層を被覆して、耐エッチング性
    膜を選択的に形成した後、前記耐エッチング性膜をマス
    クとして前記金属膜を選択的にエッチングし、前記バン
    プ電極及び配線層の下と、該バンプ電極及び配線層の周
    辺部とにのみ前記金属膜を残存する工程と、 前記耐エッチング性膜を除去した後、層間絶縁膜を形成
    する工程と、 前記層間絶縁膜上にレジスト膜を形成した後、形成され
    たレジスト膜を選択的に露光・現像し、前記バンプ電極
    上のレジスト膜を除去する工程と、 前記残存するレジスト膜をマスクとして前記バンプ電極
    の頂部の層間絶縁膜を選択的に除去する工程と、 残存するレジスト膜を除去する工程とを有することを特
    徴とする半導体装置の製造方法。
  4. 【請求項４】 基板を被覆して金属膜を形成した後、基
    板上の金属膜を電気メッキの電極として、前記金属膜上
    に配線層を選択的に形成する工程と、 前記配線層表面が露出するような開口部を有するレジス
    ト膜を形成した後、前記金属膜を電気メッキの電極とし
    て、前記配線層上にバンプ電極を選択的に形成する工程
    と、 前記バンプ電極を被覆して、耐エッチング性膜を選択的
    に形成した後、該耐エッチング性膜をマスクとして前記
    金属膜を選択的にエッチングし、前記バンプ電極及び配
    線層の下と、該バンプ電極及び配線層の周辺部とにのみ
    前記金属膜を残存する工程と、 前記耐エッチング性膜を除去した後、層間絶縁膜を形成
    する工程と、 エッチバックして、前記バンプ電極の頂部の層間絶縁膜
    を選択的に除去する工程とを有することを特徴とする半
    導体装置の製造方法。
  5. 【請求項５】 基板を被覆して金属膜を形成した後、基
    板上の金属膜を電気メッキの電極として、前記金属膜上
    に配線層を選択的に形成する工程と、 前記配線層表面が露出するような開口部を有するレジス
    ト膜を形成した後、前記金属膜を電気メッキの電極とし
    て、前記配線層上にバンプ電極を選択的に形成する工程
    と、 前記バンプ電極を被覆して、耐エッチング性膜を選択的
    に形成した後、該耐エッチング性膜をマスクとして前記
    金属膜を選択的にエッチングし、前記バンプ電極及び配
    線層の下と、該バンプ電極及び配線層の周辺部とにのみ
    前記金属膜を残存する工程と、 前記耐エッチング性膜を除去した後、感光性を有する層
    間絶縁膜を形成する工程と、 前記形成された層間絶縁膜を選択的に露光・現像し、前
    記バンプ電極の頂部の層間絶縁膜を選択的に除去する工
    程とを有することを特徴とする半導体装置の製造方法。
JP3175397A 1991-07-16 1991-07-16 半導体装置の製造方法 Withdrawn JPH0521439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3175397A JPH0521439A (ja) 1991-07-16 1991-07-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3175397A JPH0521439A (ja) 1991-07-16 1991-07-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0521439A true JPH0521439A (ja) 1993-01-29

Family

ID=15995381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3175397A Withdrawn JPH0521439A (ja) 1991-07-16 1991-07-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0521439A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH0345895B2 (ja)
JP2809088B2 (ja) 半導体装置の突起電極構造およびその突起電極形成方法
JP3641111B2 (ja) 半導体装置の製造方法
JPH0521439A (ja) 半導体装置の製造方法
JP2000012485A (ja) 半導体装置およびその製造方法
JP2882065B2 (ja) 半導体装置の製造方法
JP2842405B2 (ja) 半導体装置の製造方法
JPH10223759A (ja) 半導体装置の多層配線形成方法
JPH03198342A (ja) 半導体装置の製造方法
JPH11186393A (ja) 半導体素子及びその製造方法
JPH0428231A (ja) 半導体装置の製造方法
JPS61141158A (ja) バンプ電極形成方法
JPS6336548A (ja) 半導体装置及びその製造方法
JPH09232321A (ja) バンプ電極及びその製造方法
KR100244293B1 (ko) 반도체 소자의 제조 방법
JPH0290623A (ja) 半導体装置の製造方法
JPS63299253A (ja) 半導体装置の製造方法
JPH06310597A (ja) 半導体装置
JP3166912B2 (ja) 半導体装置の製造方法
JP2521329B2 (ja) 半導体装置の製造方法
JPS61251152A (ja) バンプ形成方法
JPS6019661B2 (ja) 電極形成法
JPH07321202A (ja) 多層配線の形成方法
JPH03297141A (ja) 半導体装置の製造方法
JPH11251482A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981008