KR20170141840A - 집적 회로 및 그 제조 방법 - Google Patents

집적 회로 및 그 제조 방법 Download PDF

Info

Publication number
KR20170141840A
KR20170141840A KR1020160074441A KR20160074441A KR20170141840A KR 20170141840 A KR20170141840 A KR 20170141840A KR 1020160074441 A KR1020160074441 A KR 1020160074441A KR 20160074441 A KR20160074441 A KR 20160074441A KR 20170141840 A KR20170141840 A KR 20170141840A
Authority
KR
South Korea
Prior art keywords
bump
pad electrode
protective film
electrode
substrate
Prior art date
Application number
KR1020160074441A
Other languages
English (en)
Other versions
KR102624624B1 (ko
Inventor
양정도
김병용
류승수
송상현
조정연
하승화
황정호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160074441A priority Critical patent/KR102624624B1/ko
Priority to US15/615,123 priority patent/US10153193B2/en
Priority to CN201710446523.2A priority patent/CN107527886B/zh
Publication of KR20170141840A publication Critical patent/KR20170141840A/ko
Application granted granted Critical
Publication of KR102624624B1 publication Critical patent/KR102624624B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13007—Bump connector smaller than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/1339—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1355—Shape
    • H01L2224/13551—Shape being non uniform
    • H01L2224/13552—Shape being non uniform comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 개시는 집적 회로 및 그 제조 방법에 관한 것으로서, 본 발명의 일 실시예에 의한 집적 회로는 기판, 상기 기판 위에 위치하는 패드 전극, 상기 패드 전극 위에 위치하고, 유기 절연 물질을 포함하는 보호막, 및 상기 보호막 위에 위치하고, 상기 패드 전극과 연결되어 있는 범프 전극을 포함하고, 상기 보호막은 제1 두께를 가지고 상기 패드 전극의 가장자리 및 상기 기판을 덮고 있는 절연부, 및 상기 제1 두께보다 두꺼운 제2 두께를 가지고 상기 패드 전극의 중심부를 덮고 있는 범프부를 포함한다.

Description

집적 회로 및 그 제조 방법{INTEGRATED CIRCUIT AND METHOD FOR MANUFACTURING THEREOF}
본 개시는 집적 회로 및 그 제조 방법에 관한 것으로서, 보다 구체적으로 안정적인 전기적 접속이 이루어질 수 있는 집적 회로 및 그 제조 방법에 관한 것이다.
표시 장치는 기판 및 기판 상에 형성되어 있는 복수의 신호선 및 박막 트랜지스터 등을 포함한다. 또한, 표시 장치를 구동하기 위한 여러 가지 신호를 생성하는 집적 회로가 기판의 소정 영역에 배치될 수 있다. 기판에는 신호선의 단부와 연결되어 있는 패드부가 위치한다. 이러한 패드부와 집적 회로의 출력 전극을 전기적으로 연결하기 위해 두께 방향으로만 전도성을 가지는 이방성 도전 필름(Anisotropic Conductive Film, ACF)을 이용할 수 있다. 이방성 도전 필름은 기판과 집적 회로 기판 사이에 위치하게 된다.
이방성 도전 필름은 복수의 도전성 입자를 포함하고 있으며, 표시 장치의 해상도가 높아짐에 따라 도전성 입자의 크기도 줄어들고 있다. 이때 전도성이 줄어드는 것을 방지하기 위해 도전성 입자의 개수를 늘릴 수 있다. 그러나, 도전성 입자의 개수 증가에 따라 도전성 입자들의 뭉침에 따른 쇼트 불량이 발생하는 문제점이 있다. 또한, 도전성 입자들의 분포가 불규칙함에 따라 패드부들 간에 저항의 차이가 발생하게 되는 문제점이 있다.
실시예들은 이러한 문제점을 해소하기 위한 것으로, 집적 회로의 전기적 접속이 안정적으로 이루어지도록 하기 위한 것이다.
본 발명의 일 실시예에 의한 집적 회로는 기판, 상기 기판 위에 위치하는 패드 전극, 상기 패드 전극 위에 위치하고, 유기 절연 물질을 포함하는 보호막, 및 상기 보호막 위에 위치하고, 상기 패드 전극과 연결되어 있는 범프 전극을 포함하고, 상기 보호막은 제1 두께를 가지고 상기 패드 전극의 가장자리 및 상기 기판을 덮고 있는 절연부, 및 상기 제1 두께보다 두꺼운 제2 두께를 가지고 상기 패드 전극의 중심부를 덮고 있는 범프부를 포함한다.
상기 보호막의 범프부는 상기 패드 전극 바로 위에 위치할 수 있다.
상기 보호막의 범프부의 단면 형상은 반원으로 이루어질 수 있다.
상기 보호막은 감광성 유기 물질을 포함할 수 있다.
상기 보호막은 폴리이미드계, 폴리벤즈옥사졸계, 아크릴계, 페놀계, 실리콘계, 실리콘 변성 폴리이미드계, 및 에폭시계 고분자 물질 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 의한 집적 회로는 상기 보호막의 절연부에 형성되어 있는 접촉 구멍을 더 포함하고, 상기 범프 전극은 상기 접촉 구멍을 통해 상기 패드 전극과 연결될 수 있다.
상기 패드 전극은 다중층으로 이루어질 수 있다.
본 발명의 일 실시예에 의한 집적 회로는 상기 범프 전극의 상부 면에 형성되어 있는 돌출부를 더 포함할 수 있다.
상기 보호막은 비도전성 입자를 더 포함할 수 있다.
상기 보호막은 복수의 범프부를 포함하고, 상기 패드 전극은 적어도 두 개의 범프부와 중첩할 수 있다.
본 발명의 일 실시예에 의한 집적 회로의 제조 방법은 기판 위에 패드 전극을 형성하는 단계, 상기 패드 전극 위에 유기 절연 물질층을 형성하는 단계, 상기 유기 절연 물질층을 패터닝하여, 제1 두께를 가지고 상기 패드 전극의 가장자리 및 상기 기판을 덮고 있는 절연부, 및 상기 제1 두께보다 두꺼운 제2 두께를 가지고 상기 패드 전극의 중심부를 덮고 있는 범프부를 포함하는 보호막을 형성하는 단계, 및 상기 보호막 위에 상기 패드 전극과 연결되는 범프 전극을 형성하는 단계를 포함한다.
상기 유기 절연 물질층을 패터닝하는 단계에서 슬릿 마스크 또는 하프톤 마스크를 사용할 수 있다.
본 발명의 일 실시예에 의한 집적 회로의 제조 방법은 상기 보호막을 형성한 후 상기 보호막을 경화하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 의한 집적 회로의 제조 방법은 상기 보호막 위에 금속 씨드층을 형성하는 단계, 상기 금속 씨드층 위에 개구 영역을 포함하는 포토 레지스트 패턴을 형성하는 단계, 전해 도금 방식을 이용하여 상기 개구 영역 내에 위치하는 상기 금속 씨드층을 성장시키는 단계, 상기 포토 레지스트 패턴을 제거하는 단계, 및 상기 금속 씨드층을 전면 식각하여, 상기 금속 씨드층이 성장한 부분을 제외한 나머지 부분을 제거하여 범프 전극을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 의한 집적 회로의 제조 방법은 상기 패드 전극의 적어도 일부가 드러나도록 상기 보호막의 절연부에 접촉 구멍을 형성하는 단계를 더 포함하고, 상기 범프 전극은 상기 접촉 구멍을 통해 상기 패드 전극과 연결될 수 있다.
상기 보호막의 범프부는 상기 패드 전극 바로 위에 위치할 수 있다.
상기 보호막의 범프부의 단면 형상은 반원으로 이루어질 수 있다.
상기 유기 절연 물질층은 폴리이미드계, 폴리벤즈옥사졸계, 아크릴계, 페놀계, 실리콘계, 실리콘 변성 폴리이미드계, 및 에폭시계 고분자 물질 중 적어도 하나를 포함할 수 있다.
상기 유기 절연 물질층은 비도전성 입자를 포함하고, 상기 범프 전극의 상부면에는 돌출부가 형성될 수 있다.
상기 보호막은 복수의 범프부를 포함하고, 상기 패드 전극은 적어도 두 개의 범프부와 중첩할 수 있다.
실시예들에 따르면, 패드 전극 위에 범프부를 포함하는 보호막이 위치하고, 범프부 위에 범프 전극이 형성됨으로써, 집적 회로의 전기적 접속이 안정적으로 이루어질 수 있다.
또한, 보호막의 절연부와 범프부가 동시에 형성됨으로써, 공정을 단순화할 수 있다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 사시도이다.
도 2는 일 실시예에 의한 표시 장치의 집적 회로를 나타낸 평면도이다.
도 3은 일 실시예에 의한 집적 회로의 하나의 패드부를 나타낸 평면도이다.
도 4는 도 3의 IV-IV' 및 IV'-IV''선을 따라 나타낸 일 실시예에 의한 집적 회로의 단면도이다.
도 5 내지 도 11은 일 실시예에 의한 집적 회로의 제조 방법을 나타낸 공정 단면도이다.
도 12는 일 실시예에 의한 집적 회로의 단면도이다.
도 13은 일 실시예에 의한 집적 회로의 평면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
먼저, 도 1을 참조하여 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.
도 1은 일 실시예에 의한 표시 장치를 나타낸 사시도이다.
도 1에 도시된 바와 같이, 일 실시예에 의한 표시 장치는 배선 기판(100), 배선 기판(100)과 마주보는 봉지 기판(200) 및 집적 회로(400)를 포함한다.
봉지 기판(200)은 배선 기판(100)의 일부 영역을 덮고 있고, 집적 회로(400)가 배선 기판(100)의 다른 일부 영역을 덮고 있다. 배선 기판(100)은 화면을 표시하는 표시 영역과 표시 영역에 소정의 신호를 전달하는 주변 영역을 포함할 수 있다. 표시 영역이 배선 기판(100)의 대부분의 영역을 차지하고, 주변 영역은 표시 영역의 일측 가장자리에 위치한다. 다만, 본 발명은 이에 한정되지 않으며, 표시 영역과 주변 영역의 위치는 다양하게 변경될 수 있다. 도 1에서 주변 영역은 표시 영역의 하측 가장자리에 위치하고 있으나, 이와 달리 주변 영역이 표시 영역의 하측 가장자리 및 좌측 가장자리에 위치할 수도 있다. 이때, 주변 영역은 'L'자 형상으로 이루어질 수 있다.
봉지 기판(200)은 배선 기판(100)의 표시 영역을 덮고, 집적 회로(400)는 배선 기판(100)의 주변 영역을 덮고 있다. 봉지 기판(200)과 집적 회로(400)는 배선 기판(100)의 서로 다른 부분을 덮고 있으므로, 중첩하지 않는다. 봉지 기판(200)은 배선 기판(100)보다 작은 크기로 이루어지고, 집적 회로(400)도 배선 기판(100)보다 작은 크기로 이루어진다.
도시는 생략하였으나, 집적 회로(400)와 배선 기판(100) 사이에는 비전도성 필름(NCF, Non Conductive Film)이 위치한다. 비전도성 필름은 집적 회로(400)와 배선 기판(100) 사이를 접착시키는 역할을 하며, 비전도성 물질로 이루어져 있다.
일 실시예에 의한 표시 장치는 액정 표시 장치, 유기 발광 표시 장치 등으로 이루어질 수 있다.
이어, 도 2를 참조하여 일 실시예에 의한 표시 장치의 집적 회로에 대해 설명한다.
도 2는 일 실시예에 의한 표시 장치의 집적 회로를 나타낸 평면도이다.
도 2에 도시된 바와 같이, 일 실시예에 의한 표시 장치의 집적 회로(400)는 기판(410) 및 기판(410) 위에 위치하는 복수의 패드부(405)를 포함한다.
복수의 패드부(405)는 각각 배선 기판(100) 위에 형성되어 있는 게이트 패드부(도시하지 않음), 데이터 패드부(도시하지 않음) 등과 연결되어 게이트 신호, 데이터 신호 등을 전달한다. 복수의 패드부는 사각형으로 이루어질 수 있다. 기판(410)의 중심에 위치하는 패드부(405)는 수직한 방향으로 길게 연장되어 있고, 중심에 위치하는 패드부(405)의 좌측 및 우측에 위치하는 패드부(405)는 수직한 방향에 대해 기울어질 수 있다. 이때, 양측에 위치하는 패드부(405)의 기울기는 일정한 것으로 도시되어 있으나, 본 실시예는 이에 한정되지 않는다. 양측에 위치하는 패드부(405)가 중심에 위치하는 패드부(405)로부터 멀어질수록 그 기울기가 점점 커지도록 설계할 수 있다.
이어, 도 3 및 도 4를 참조하여 일 실시예에 의한 집적 회로에 대해 더욱 설명한다.
도 3은 일 실시예에 의한 집적 회로의 하나의 패드부를 나타낸 평면도이고, 도 4는 도 3의 IV-IV' 및 IV'-IV''선을 따라 나타낸 일 실시예에 의한 집적 회로의 단면도이다.
도 3 및 도 4에 도시된 바와 같이, 일 실시예에 의한 집적 회로는 기판(410), 기판(410) 위에 위치하는 패드 전극(420), 패드 전극(420) 위에 위치하는 보호막(430), 및 보호막(430) 위에 위치하는 범프 전극(440)을 포함한다.
패드 전극(420)은 금속 물질로 이루어진다. 패드 전극(420)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들면, 패드 전극(420)은 기판(410) 위에 위치하는 제1 패드 전극층(422), 및 제1 패드 전극층(422) 위에 위치하는 제2 패드 전극층(424)을 포함할 수 있다. 제1 패드 전극층(422)과 제2 패드 전극층(424)은 서로 다른 물질로 이루어진다. 예를 들면, 제1 패드 전극층(422)은 티타늄(Ti)으로 이루어지고, 제2 패드 전극층(424)은 금(Au)으로 이루어질 수 있다.
패드 전극(420)의 평면 형상은 사각형으로 이루어질 수 있으며, 대략 평행사변형으로 이루어질 수 있다. 패드 전극(420)은 일 방향을 따라 길게 연장될 수 있다.
보호막(430)은 감광성을 가지는 고분자 물질로 이루어진다. 즉, 보호막(430)은 폴리이미드계, 폴리벤즈옥사졸계, 아크릴계, 페놀계, 실리콘계, 실리콘 변성 폴리이미드계, 에폭시계 등의 고분자 물질을 포함하고, 감광성 유기 물질을 포함한다.
보호막(430)은 기판(410) 및 패드 전극(420)을 덮고 있다. 보호막(430)은 두께가 서로 다른 절연부(432) 및 범프부(434)를 포함한다. 절연부(432) 및 범프부(434)는 일체형으로 이루어져 있다.
절연부(432)는 패드 전극(420)의 가장자리 및 기판(410)을 덮고 있다. 절연부(432)는 패드 전극(420)의 가장자리 및 기판(410)의 바로 위에 위치할 수 있다. 절연부(432)는 제1 두께(t1)를 가진다. 절연부(432)는 실질적으로 일정한 두께를 가질 수 있다.
범프부(434)는 패드 전극(420)의 중심부를 덮고 있다. 범프부(434)는 패드 전극(420) 바로 위에 위치할 수 있다. 범프부(434)는 제2 두께(t2)를 가지고, 제2 두께(t2)는 제1 두께(t1)보다 두껍다. 범프부(434)는 일정한 두께로 이루어져 있지 않다. 범프부(434)의 중심부는 가장 두꺼운 제2 두께(t2)를 가지고, 범프부(434)의 중심부로부터 가장자리부로 갈수록 점차적으로 두께가 얇아질 수 있다. 범프부(434)의 단면 형상은 반원으로 이루어질 수 있다.
보호막(430)의 절연부(432)에는 패드 전극(420)의 적어도 일부와 중첩하는 접촉 구멍(435)이 형성되어 있다. 접촉 구멍(435)은 평면 상에서 범프부(434)의 상측에 하나 형성되어 있고, 범프부(434)의 하측에 하나 형성되어 있다. 다만, 접촉 구멍(435)의 형성 개수 및 형성 위치는 다양하게 변경될 수 있다.
범프 전극(440)은 접촉 구멍(435)을 통해 패드 전극(420)과 연결되어 있다. 범프 전극(440)은 보호막(430) 및 패드 전극(420) 위에 위치한다.
범프 전극(440)의 평면 형상은 패드 전극(420)과 유사하다. 범프 전극(440)의 평면 형상은 사각형으로 이루어질 수 있으며, 대략 평행사변형으로 이루어질 수 있다. 범프 전극(440)은 일 방향을 따라 길게 연장될 수 있다. 범프 전극(440)의 크기는 패드 전극(420)보다 작을 수 있다.
범프 전극(440)은 금속 물질로 이루어질 수 있다. 예를 들면, 금(Au), 구리(Cu), 은(Ag), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 알루미늄(Al) 등으로 이루어질 수 있다. 범프 전극(440)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들면, 범프 전극(440)이 다중층으로 이루어질 경우 티타늄(Ti), 티타늄-텅스템(TiW), 크롬(Cr) 등으로 이루어진 하부층과 금(Au), 구리(Cu), 은(Ag), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 알루미늄(Al) 등으로 이루어진 상부층이 적층되어 있는 형태로 이루어질 수 있다.
범프 전극(440)은 패드 전극(420)과 전기적으로 연결되어 있으므로, 패드 전극(420)으로부터 소정의 신호를 인가 받는다. 집적 회로(도 1의 400)가 배선 기판(도 1의 100)에 접속된 상태에서, 범프 전극(440)은 패드 전극(420)으로부터 전달 받은 소정의 신호를 배선 기판(도 1의 100)에 전달하게 된다. 집적 회로(도 1의 400)와 배선 기판(도 1의 100)의 압착시 범프 전극(440) 아래에 위치하는 보호막(430)의 범프부(434)가 눌렸다 복원하여 집적 회로(도 1의 400)와 배선 기판(도 1의 100) 사이에 위치하는 비전도성 필름의 들뜸 현상을 방지하여 일정한 갭을 유지할 수 있다. 보호막(430)의 범프부(434)는 평면 상에서 일정한 거리를 가지도록 배치될 수 있으므로, 인접한 패드부 간의 쇼트 불량이 발생하는 것을 방지할 수 있다. 범프부(434) 위에 위치하는 범프 전극(440)은 배선 기판(도 1의 100)과 면접촉을 하게 되므로 복수의 패드부 간의 저항 차이가 발생하는 것을 방지할 수 있다.
다음으로, 도 5 내지 도 11을 참조하여 일 실시예에 의한 집적 회로의 제조 방법에 대해 설명하면 다음과 같다.
도 5 내지 도 11은 일 실시예에 의한 집적 회로의 제조 방법을 나타낸 공정 단면도이다.
도 5에 도시된 바와 같이, 기판(410) 위에 금속 물질을 증착하고, 이를 패터닝하여 패드 전극(420)을 형성한다. 패드 전극(420)은 다중층으로 이루어질 수도 있고, 단일층으로 이루어질 수 있다. 기판(410) 위에 복수의 금속 물질을 순차적으로 증착하고, 이를 동시에 패터닝하여 패드 전극(420)을 형성할 경우, 패드 전극(420)은 다중층으로 이루어질 수 있다. 예를 들면, 기판(410) 위에 티타늄(Ti) 및 금(Au)을 순차적으로 증착하고, 이를 패터닝하여 패드 전극(420)을 형성할 수 있다. 패드 전극(420)은 기판(410) 위에 위치하는 제1 패드 전극층(422), 및 제1 패드 전극층(422) 위에 위치하는 제2 패드 전극층(424)을 포함할 수 있다.
도 6에 도시된 바와 같이, 기판(410) 및 패드 전극(420) 위에 감광성 고분자 물질을 도포하여 유기 절연 물질층(500)을 형성한다. 유기 절연 물질층(500)은 폴리이미드계, 폴리벤즈옥사졸계, 아크릴계, 페놀계, 실리콘계, 실리콘 변성 폴리이미드계, 에폭시계 등의 고분자 물질을 포함할 수 있다.
이어, 유기 절연 물질층(500) 위에 마스크(600)를 대응시키고, 노광 공정을 진행한다.
마스크(600)는 슬릿 마스크 또는 하프톤 마스크로 이루어질 수 있다. 마스크(600)는 불투과부(NR), 반투과부(HR), 및 투과부(TR)를 포함한다. 마스크(600)가 슬릿 마스크인 경우 반투과부(HR)는 슬릿 형상으로 이루어질 수 있다.
마스크(600)의 불투과부(NR)에 대응하는 유기 절연 물질층(500)의 부분에는 광이 노출되지 않는다. 마스크(600)의 반투과부(HR)에 대응하는 유기 절연 물질층(500)의 부분에는 광의 일부가 노출된다. 마스크(600)의 투과부(TR)에 대응하는 유기 절연 물질층(500)의 부분에는 광이 완전히 노출된다.
노광 공정이 진행된 유기 절연 물질층(500)을 현상하여 패터닝하면, 도 7에 도시된 바와 같이 보호막(430)이 형성된다. 유기 절연 물질층(500)이 네거티브 감광 물질로 이루어진 경우, 광에 노출되지 않은 부분은 제거되고, 광의 일부에 노출된 부분은 두께가 얇아지며, 광에 완전 노출된 부분은 그대로 남게 된다. 상기에서 유기 절연 물질층(500)이 네거티브 감광 물질로 이루어진 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 않는다. 유기 절연 물질층(500)은 포지티브 감광 물질로 이루어질 수 있으며, 포지티브 감광 물질은 광에 완전 노출된 부분은 제거되고, 광의 일부에 노출된 부분은 두께가 얇아지며, 광에 노출되지 않은 부분은 그대로 남게 된다. 이에 따라 마스크(600)의 설계도 달라지게 된다.
유기 절연 물질층(500)의 두께가 얇아진 부분은 보호막(430)의 절연부(432)가 된다. 유기 절연 물질층(500)이 그대로 남는 부분은 보호막(430)의 범프부(434)가 된다. 보호막(430)의 절연부(432)와 범프부(434)는 동일한 공정에서 동시에 형성되며, 일체형으로 이루어져 있다. 유기 절연 물질층(500)이 제거된 부분은 접촉 구멍(435)이 된다.
절연부(432)는 패드 전극(420)의 가장자리 및 기판(410)을 덮고 있다. 절연부(432)는 패드 전극(420)의 가장자리 및 기판(410)의 바로 위에 위치할 수 있다. 절연부(432)는 제1 두께(t1)를 가진다. 절연부(432)는 실질적으로 일정한 두께를 가질 수 있다.
범프부(434)는 패드 전극(420)의 중심부를 덮고 있다. 범프부(434)는 패드 전극(420) 바로 위에 위치할 수 있다. 범프부(434)는 제2 두께(t2)를 가지고, 제2 두께(t2)는 제1 두께(t1)보다 두껍다.
접촉 구멍(435)은 패드 전극(420)의 적어도 일부를 외부로 노출시킨다.
도 8에 도시된 바와 같이, 보호막(430)을 경화하는 공정을 진행한다. 보호막(430)을 형성한 후 UV 또는 열을 가하여 보호막(430)을 경화할 수 있다. 이때 보호막(430)의 범프부(434)는 형태의 변화가 발생할 수 있으며, 대략 범프부(434)의 단면 형상이 반원이 될 수 있다. 따라서, 범프부(434)는 일정한 두께를 가지지 않는다. 범프부(434)의 중심부는 가장 두꺼운 제2 두께(t2)를 가지고, 범프부(434)의 중심부로부터 가장자리부로 갈수록 점차적으로 두께가 얇아질 수 있다.
도 9에 도시된 바와 같이, 보호막(430) 위에 금속 씨드층(700)을 형성한다.
이어, 금속 씨드층(700) 위에 감광성 유기 물질을 도포하고, 이를 패터닝하여 포토 레지스트 패턴(800)을 형성한다. 포토 레지스트 패턴(800)은 개구 영역(810)을 포함한다.
도 10에 도시된 바와 같이, 전해 도금 방식을 이용하여 포토 레지스트 패턴(800)의 개구 영역(810) 내에 위치하는 금속 씨드층(700)을 성장시킨다. 포토 레지스트 패턴(800)의 아래에 위치하는 금속 씨드층(700)의 두께는 변하지 않는다. 포토 레지스트 패턴(800)의 개구 영역(810) 내에 위치하는 금속 씨드층(700)의 두께가 두꺼워진다.
도 11에 도시된 바와 같이, 포토 레지스트 패턴(800)을 제거한다.
이어, 금속 씨드층(700)을 전면 식각하여, 금속 씨드층(700)이 성장한 부분을 제외한 나머지 부분을 제거하여 범프 전극(440)을 형성한다. 포토 레지스트 패턴(800)의 아래에 위치하였던 금속 씨드층(700)은 모두 제거된다. 포토 레지스트 패턴(800)의 개구 영역(810) 내에 위치하였던 금속 씨드층(700)은 성장하여 두께가 두꺼워졌으므로, 일부 두께만큼 식각되고, 나머지 부분은 남아 범프 전극(440)이 된다.
범프 전극(440)은 접촉 구멍(435)을 통해 패드 전극(420)과 연결되어 있다. 범프 전극(440)은 패드 전극(420)으로부터 소정의 신호를 인가 받아 배선 기판(도 1의 100)에 전달한다.
다음으로, 도 12를 참조하여 일 실시예에 의한 집적 회로에 대해 설명하면 다음과 같다.
도 12에 도시된 실시예에 의한 집적 회로는 도 1 내지 도 4에 도시된 실시예에 의한 집적 회로와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 보호막에 비도전성 입자가 더 포함되어 있다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 상세히 설명한다.
도 12는 일 실시예에 의한 집적 회로의 단면도이다.
도 12에 도시된 바와 같이, 일 실시예에 의한 집적 회로는 기판(410), 기판(410) 위에 위치하는 패드 전극(420), 패드 전극(420) 위에 위치하는 보호막(430), 및 보호막(430) 위에 위치하는 범프 전극(440)을 포함한다.
보호막(430)은 감광성을 가지는 고분자 물질로 이루어지고, 비도전성 입자(437)를 더 포함한다. 비도전성 입자(437)는 비즈 형태로 이루어질 수 있다.
보호막(430) 위에 위치하는 범프 전극(440)의 상부 면에는 돌출부(445)가 형성되어 있다.
기판(410) 및 패드 전극(420) 위에 비도전성 입자를 포함하는 유기 절연 물질층을 형성하고, 이를 패터닝하여 보호막(430)을 형성한 후 보호막(430) 위에 범프 전극(440)을 형성한다. 보호막(430) 내에 위치하는 비도전성 입자(437)에 의해 범프 전극(440)의 상부면에 돌출부(445)가 형성될 수 있다. 범프 전극(440)의 상부면에 돌출부(445)는 생략될 수 있다.
본 실시예에서는 집적 회로와 배선 기판을 압착할 때 비도전성 입자(437)에 의해 압흔이 나타나게 된다. 이러한 압흔의 발견 여부를 통해 집적 회로와 배선 기판이 제대로 압착되었는지 여부를 용이하게 확인할 수 있다.
배선 기판의 패드부 상부면에는 자연 산화막이 생길 수 있다. 본 실시예에서는 집적 회로와 배선 기판의 압착시 범프 전극(440)의 돌출부(445)에 의해 이러한 자연 산화막을 뚫고 배선 기판의 패드부 전극과 안정적으로 접속할 수 있다.
다음으로, 도 13을 참조하여 일 실시예에 의한 집적 회로에 대해 설명하면 다음과 같다.
도 13에 도시된 실시예에 의한 집적 회로는 도 1 내지 도 4에 도시된 실시예에 의한 집적 회로와 동일한 부분이 상당하므로 이에 대한 설명은 생략한다. 본 실시예에서는 하나의 패드부가 복수의 범프부와 중첩한다는 점에서 앞선 실시예와 상이하며, 이하에서 더욱 상세히 설명한다.
도 13은 일 실시예에 의한 집적 회로의 평면도이다.
도 13에 도시된 바와 같이, 일 실시예에 의한 집적 회로는 기판(410), 기판(410) 위에 위치하는 패드 전극(420), 패드 전극(420) 위에 위치하는 보호막(430), 및 보호막(430) 위에 위치하는 범프 전극(440)을 포함한다.
보호막(430)은 절연부(432) 및 범프부(434)를 포함한다.
보호막(430)의 범프부(434)는 제1 범프부(434a) 및 제2 범프부(434b)를 포함할 수 있다. 제1 범프부(434a) 및 제2 범프부(434b)는 동일한 패드 전극(420)과 중첩한다. 즉, 하나의 패드 전극(420)이 두 개의 범프부(434a, 434b)와 중첩할 수 있다. 다만, 이는 예시에 불과하며, 하나의 패드 전극(420)이 세 개 이상의 범프부와 중첩할 수도 있다.
보호막(430)의 절연부(432)에는 접촉 구멍(435)이 형성되어 있다. 접촉 구멍(435)은 평면 상에서 제1 범프부(434a)의 상측에 하나 형성되어 있고, 제2 범프부(434b)의 하측에 하나 형성되어 있으며, 제1 범프부(434a)와 제2 범프부(434b) 사이에 하나 형성되어 있다. 다만, 접촉 구멍(435)의 형성 개수 및 형성 위치는 다양하게 변경될 수 있다.
범프 전극(440)은 제1 범프부(434a) 및 제2 범프부(434b) 모두를 덮고 있다. 제1 범프부(434a) 및 제2 범프부(434b)는 동일한 범프 전극(440)과 중첩한다. 즉, 하나의 범프 전극(440)이 두 개의 범프부(434a, 434b)와 중첩할 수 있다. 다만, 이는 예시에 불과하며, 하나의 범프 전극(440)이 세 개 이상의 범프부와 중첩할 수도 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
400: 집적 회로 410: 기판
420: 패드 전극 430: 보호막
432: 보호막의 절연부 434: 보호막의 범프부
434a: 제1 범프부 434b: 제2 범프부
435: 접촉 구멍 437: 비도전성 입자
440: 범프 전극 445: 돌출부

Claims (20)

  1. 기판,
    상기 기판 위에 위치하는 패드 전극,
    상기 패드 전극 위에 위치하고, 유기 절연 물질을 포함하는 보호막, 및
    상기 보호막 위에 위치하고, 상기 패드 전극과 연결되어 있는 범프 전극을 포함하고,
    상기 보호막은 제1 두께를 가지고 상기 패드 전극의 가장자리 및 상기 기판을 덮고 있는 절연부, 및 상기 제1 두께보다 두꺼운 제2 두께를 가지고 상기 패드 전극의 중심부를 덮고 있는 범프부를 포함하는 집적 회로.
  2. 제1 항에 있어서,
    상기 보호막의 범프부는 상기 패드 전극 바로 위에 위치하는 집적 회로.
  3. 제1 항에 있어서,
    상기 보호막의 범프부의 단면 형상은 반원으로 이루어지는 집적 회로.
  4. 제1 항에 있어서,
    상기 보호막은 감광성 유기 물질을 포함하는 집적 회로.
  5. 제4 항에 있어서,
    상기 보호막은 폴리이미드계, 폴리벤즈옥사졸계, 아크릴계, 페놀계, 실리콘계, 실리콘 변성 폴리이미드계, 및 에폭시계 고분자 물질 중 적어도 하나를 포함하는 집적 회로.
  6. 제1 항에 있어서,
    상기 보호막의 절연부에 형성되어 있는 접촉 구멍을 더 포함하고,
    상기 범프 전극은 상기 접촉 구멍을 통해 상기 패드 전극과 연결되어 있는 집적 회로.
  7. 제1 항에 있어서,
    상기 패드 전극은 다중층으로 이루어지는 집적 회로.
  8. 제1 항에 있어서,
    상기 범프 전극의 상부 면에 형성되어 있는 돌출부를 더 포함하는 집적 회로.
  9. 제8 항에 있어서,
    상기 보호막은 비도전성 입자를 더 포함하는 집적 회로.
  10. 제1 항에 있어서,
    상기 보호막은 복수의 범프부를 포함하고,
    상기 패드 전극은 적어도 두 개의 범프부와 중첩하는 집적 회로.
  11. 기판 위에 패드 전극을 형성하는 단계,
    상기 패드 전극 위에 유기 절연 물질층을 형성하는 단계,
    상기 유기 절연 물질층을 패터닝하여, 제1 두께를 가지고 상기 패드 전극의 가장자리 및 상기 기판을 덮고 있는 절연부, 및 상기 제1 두께보다 두꺼운 제2 두께를 가지고 상기 패드 전극의 중심부를 덮고 있는 범프부를 포함하는 보호막을 형성하는 단계, 및
    상기 보호막 위에 상기 패드 전극과 연결되는 범프 전극을 형성하는 단계를 포함하는 집적 회로의 제조 방법.
  12. 제11 항에 있어서,
    상기 유기 절연 물질층을 패터닝하는 단계에서 슬릿 마스크 또는 하프톤 마스크를 사용하는 집적 회로의 제조 방법.
  13. 제11 항에 있어서,
    상기 보호막을 형성한 후 상기 보호막을 경화하는 단계를 더 포함하는 집적 회로의 제조 방법.
  14. 제11 항에 있어서,
    상기 보호막 위에 금속 씨드층을 형성하는 단계,
    상기 금속 씨드층 위에 개구 영역을 포함하는 포토 레지스트 패턴을 형성하는 단계,
    전해 도금 방식을 이용하여 상기 개구 영역 내에 위치하는 상기 금속 씨드층을 성장시키는 단계,
    상기 포토 레지스트 패턴을 제거하는 단계, 및
    상기 금속 씨드층을 전면 식각하여, 상기 금속 씨드층이 성장한 부분을 제외한 나머지 부분을 제거하여 범프 전극을 형성하는 단계를 더 포함하는 집적 회로의 제조 방법.
  15. 제11 항에 있어서,
    상기 패드 전극의 적어도 일부가 드러나도록 상기 보호막의 절연부에 접촉 구멍을 형성하는 단계를 더 포함하고,
    상기 범프 전극은 상기 접촉 구멍을 통해 상기 패드 전극과 연결되어 있는 집적 회로의 제조 방법.
  16. 제11 항에 있어서,
    상기 보호막의 범프부는 상기 패드 전극 바로 위에 위치하는 집적 회로의 제조 방법.
  17. 제11 항에 있어서,
    상기 보호막의 범프부의 단면 형상은 반원으로 이루어지는 집적 회로의 제조 방법.
  18. 제11 항에 있어서,
    상기 유기 절연 물질층은 폴리이미드계, 폴리벤즈옥사졸계, 아크릴계, 페놀계, 실리콘계, 실리콘 변성 폴리이미드계, 에폭시계 고분자 물질 중 적어도 어느 하나를 포함하는 집적 회로의 제조 방법.
  19. 제11 항에 있어서,
    상기 유기 절연 물질층은 비도전성 입자를 포함하고, 상기 범프 전극의 상부면에는 돌출부가 형성되어 있는 집적 회로의 제조 방법.
  20. 제11 항에 있어서,
    상기 보호막은 복수의 범프부를 포함하고,
    상기 패드 전극은 적어도 두 개의 범프부와 중첩하는 집적 회로의 제조 방법.
KR1020160074441A 2016-06-15 2016-06-15 집적 회로 및 그 제조 방법 KR102624624B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160074441A KR102624624B1 (ko) 2016-06-15 2016-06-15 집적 회로 및 그 제조 방법
US15/615,123 US10153193B2 (en) 2016-06-15 2017-06-06 Integrated circuit for a stable electrical connection and manufacturing method thereof
CN201710446523.2A CN107527886B (zh) 2016-06-15 2017-06-14 用于稳定的电连接的集成电路及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160074441A KR102624624B1 (ko) 2016-06-15 2016-06-15 집적 회로 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170141840A true KR20170141840A (ko) 2017-12-27
KR102624624B1 KR102624624B1 (ko) 2024-01-12

Family

ID=60660898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160074441A KR102624624B1 (ko) 2016-06-15 2016-06-15 집적 회로 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10153193B2 (ko)
KR (1) KR102624624B1 (ko)
CN (1) CN107527886B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3840856B1 (en) 2018-08-22 2024-04-24 ExxonMobil Technology and Engineering Company Gas-liquid co-current contactor system and process for cleaning sour gas

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020087162A (ko) * 2001-05-14 2002-11-22 삼성전자 주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR20030042371A (ko) * 2001-11-22 2003-05-28 엘지.필립스 엘시디 주식회사 수리배선을 포함하는 액정표시장치용 어레이기판과 그제조방법
JP2003234367A (ja) * 2002-02-07 2003-08-22 Nec Corp 半導体素子およびその製造方法並びに半導体装置およびその製造方法
KR20050014057A (ko) * 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置
JP2015008296A (ja) * 2007-03-05 2015-01-15 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3563635B2 (ja) * 1999-04-21 2004-09-08 株式会社東芝 半導体集積回路装置およびその製造方法
KR100392498B1 (ko) 1999-08-30 2003-07-22 한국과학기술원 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법
KR100306842B1 (ko) * 1999-09-30 2001-11-02 윤종용 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
JP3495300B2 (ja) * 1999-12-10 2004-02-09 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
TW508987B (en) * 2001-07-27 2002-11-01 Phoenix Prec Technology Corp Method of forming electroplated solder on organic printed circuit board
KR20070119790A (ko) 2006-06-16 2007-12-21 삼성전자주식회사 폴리머 범프를 갖는 적층 패키지, 그의 제조 방법 및 모기판 실장 구조
JP5125314B2 (ja) 2007-08-22 2013-01-23 セイコーエプソン株式会社 電子装置
KR101652386B1 (ko) * 2009-10-01 2016-09-12 삼성전자주식회사 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법
JP2012080383A (ja) 2010-10-04 2012-04-19 Seiko Epson Corp 電子部品、電子部品の製造方法及び電子機器
JP2013030789A (ja) 2012-09-10 2013-02-07 Seiko Epson Corp 実装構造体及び実装構造体の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020087162A (ko) * 2001-05-14 2002-11-22 삼성전자 주식회사 액정표시장치용 박막 트랜지스터 및 그 제조방법
KR20030042371A (ko) * 2001-11-22 2003-05-28 엘지.필립스 엘시디 주식회사 수리배선을 포함하는 액정표시장치용 어레이기판과 그제조방법
JP2003234367A (ja) * 2002-02-07 2003-08-22 Nec Corp 半導体素子およびその製造方法並びに半導体装置およびその製造方法
KR20050014057A (ko) * 2003-07-29 2005-02-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
JP2015008296A (ja) * 2007-03-05 2015-01-15 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
KR102624624B1 (ko) 2024-01-12
US20170365503A1 (en) 2017-12-21
CN107527886A (zh) 2017-12-29
CN107527886B (zh) 2023-06-30
US10153193B2 (en) 2018-12-11

Similar Documents

Publication Publication Date Title
KR100546346B1 (ko) 재배선 범프 형성방법 및 이를 이용한 반도체 칩과 실장구조
US6835595B1 (en) Semiconductor package, semiconductor device, electronic device, and method of manufacturing semiconductor package
TWI464842B (zh) 電子元件封裝體及其製造方法
KR100809726B1 (ko) 얼라인 마크, 상기 얼라인 마크를 구비하는 반도체 칩,상기 반도체 칩을 구비하는 반도체 패키지 및 상기 반도체칩과 상기 반도체 패키지의 제조방법들
TWI523156B (zh) 半導體裝置之外部電路連接部構造及其形成方法
CN110119054B (zh) 显示面板
JP2005340761A (ja) 半導体装置の実装方法、回路基板、電気光学装置並びに電子機器
US20150228594A1 (en) Via under the interconnect structures for semiconductor devices
US20070218614A1 (en) Semiconductor Device and Method of Manufacturing The Same, Electronic Device and Method of Manufacturing The Same, and Electronic Instrument
US10943880B2 (en) Semiconductor chip with reduced pitch conductive pillars
KR20120072830A (ko) 패키지용 기판 및 그 제조방법
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
KR101374148B1 (ko) 반도체 패키지 및 이의 제조 방법
KR101010658B1 (ko) 반도체 소자 및 범프 형성방법
KR20170141840A (ko) 집적 회로 및 그 제조 방법
US7365429B2 (en) Semiconductor device and method for manufacturing the same
TWI493637B (zh) 增進底膠附著力之凸塊製程
KR20220029232A (ko) 반도체 패키지 및 이를 포함하는 반도체 장치
US6734554B2 (en) Semiconductor wafer with bumps of uniform height
JP7346221B2 (ja) 半導体装置及び半導体装置の製造方法
JP3726906B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004172163A (ja) 半導体装置及びその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP2007042777A (ja) 半導体装置とその製造方法、回路基板、電気光学装置、及び電子機器
KR102540850B1 (ko) 집적회로 칩 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant