CN100461384C - 电路装置及其制造方法 - Google Patents

电路装置及其制造方法 Download PDF

Info

Publication number
CN100461384C
CN100461384C CNB2005100813987A CN200510081398A CN100461384C CN 100461384 C CN100461384 C CN 100461384C CN B2005100813987 A CNB2005100813987 A CN B2005100813987A CN 200510081398 A CN200510081398 A CN 200510081398A CN 100461384 C CN100461384 C CN 100461384C
Authority
CN
China
Prior art keywords
connecting portion
wiring layer
hole
insulating barrier
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100813987A
Other languages
English (en)
Other versions
CN1716580A (zh
Inventor
五十岚优助
中村岳史
井上恭典
臼井良辅
水原秀树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1716580A publication Critical patent/CN1716580A/zh
Application granted granted Critical
Publication of CN100461384C publication Critical patent/CN100461384C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种电路装置及其制造方法，具有提高散热性的结构的多层配线。本发明的电路装置(10)具有介由第一绝缘层(17A)层积的第一配线层(18A)及第二配线层(18B)。第一配线层(18A)和第二配线层(18B)通过贯通第一绝缘层(17A)形成的连接部(25)在所希望的位置连接。连接部(25)由从第一配线层(18A)向厚度方向突出的第一连接部(25A)和从第二配线层(18B)向厚度方向突出的第二连接部(25B)构成。而且，第一连接部(25A)和第二连接部(25B)在第一绝缘层(17A)的厚度方向，在其中间部接触。

Description

电路装置及其制造方法
技术领域
本发明涉及电路装置及其制造方法，特别是涉及具有介由绝缘层层积的多个配线层的电路装置及其制造方法。
背景技术
参照图15说明现有的电路装置100的结构(例如参照专利文献1)。图15是现有的电路装置100的剖面图。
现有的电路装置100中，在支承衬底101的表面形成有第一导电图案102A，在支承衬底101的背面形成有第二导电图案102B。而且，在第一导电图案102A上固定有半导体元件104及片状元件106，半导体元件104通过金属细线105和第一导电图案102A电连接。另外，第一导电图案102A及连接于其上的元件由密封树脂103密封。
另外，形成于支承衬底101表面的第一导电图案102A和形成于支承衬底101背面的第二导电图案102B介由接触孔108电接合。该接触孔108通过在贯通支承衬底101形成的孔中埋入导电材料形成。
专利文献1：特开2001-339151号公报(第1页、第1图)
但是，在电路装置100中，采用由环氧树脂等有机性材料构成的衬底作为电路衬底101。采用有机性材料构成的衬底的理由是，考虑形成接触孔108时的作业性。但是，玻璃环氧树脂衬底等有机性衬底由于导热率低，故存在不能将内装的元件产生的热有效地排出到外部的问题。另外，在为提高支承衬底101的散热性，采用大量混入无机填充物的树脂作为支承衬底101的材料时，还存在难于形成接触孔108的问题。
发明内容
本发明是鉴于上述问题而形成的。本发明的主要目的在于，提供一种电路装置及其制造方法，其具有提高散热性的结构的多层配线。
本发明提供一种电路装置，其特征在于，包括：介由绝缘层层积的第一配线层及第二配线层；第一连接部，其从所述第一配线层连续地向厚度方向部分地突出，并且埋入到所述绝缘层；第二连接部，其从所述第二配线层连续地向厚度方向部分地突出，并且埋入到所述绝缘层；电路元件，其和所述第二配线层电连接，设置于所述第一配线层的所述第一连接部向所述第二配线层突出，设置于所述第二配线层的所述第二连接部向所述第一配线层突出，所述第一连接部和所述第二连接部在所述绝缘层的厚度方向之间接触。
本发明提供一种电路装置的制造方法，其特征在于，包括：在第一导电膜的表面形成沿厚度方向突出的第一连接部的工序；介由覆盖所述第一连接部形成于所述第一导电膜表面的含有填充物的绝缘层层积第二导电膜的工序；除去对应所述第一连接部的区域的所述第二导电膜的工序；除去由于埋入所述第一连接部而较薄地形成的区域的所述绝缘层，形成通孔，在所述通孔的底面露出所述第一连接部上面的工序；通过在所述通孔形成由镀膜构成的第二连接部，使所述第一导电膜和所述第二导电膜导通的工序；通过构图所述第一导电膜及所述第二导电膜，形成第一配线层及第二配线层的工序；在所述第一配线层或所述第二配线层上安装电路元件的工序。
根据本发明的电路装置，在第一配线层上设有第一连接部，在第二配线层上设有第二连接部。另外，在层积该第一配线层及第二配线层的绝缘层的厚度方向中间部使第一连接部和第二连接部接触。因此，可提高连接部相对于热应力等外力的可靠性。另外，通过加工铜箔，将第一连接部或第二连接部任意和配线层一体化形成，可提高连接部的机械强度。
根据本发明电路装置的制造方法，通过在由于埋入第一连接部而薄地形成的绝缘层上设置通孔，可容易地在所述绝缘层上形成通孔。另外，可减小形成的通孔的平面的大小。由于可浅地形成通孔，故可容易地对该通孔形成镀膜。
附图说明
图1(A)、(B)是说明本发明电路装置的剖面图；
图2(A)是说明本发明电路装置的剖面图，(B)是说明比较例的剖面图，(C)是说明比较例的剖面图；
图3(A)、(B)是说明本发明电路装置的剖面图；
图4(A)、(B)是说明本发明电路装置的剖面图；
图5(A)-(C)是说明本发明电路装置的制造方法的剖面图；
图6(A)-(C)是说明本发明电路装置的制造方法的剖面图；
图7(A)、(B)是说明本发明电路装置的制造方法的剖面图；
图8(A)-(D)是说明本发明电路装置的制造方法的剖面图；
图9(A)、(B)是说明本发明电路装置的制造方法的剖面图；
图10(A)-(C)是说明本发明电路装置的制造方法的剖面图；
图11(A)-(C)是说明本发明电路装置的制造方法的剖面图；
图12(A)-(C)是说明本发明电路装置的制造方法的剖面图；
图13(A)-(C)是说明本发明电路装置的制造方法的剖面图；
图14(A)-(D)是说明本发明电路装置的制造方法的剖面图；
图15是说明现有电路装置的剖面图。
具体实施方式
第一实施形态
参照图1说明电路装置10。图1(A)是电路装置10的剖面图，图1(B)是电路装置10的连接部25及放大其附近剖面的图。
本形态的电路装置10中，形成有由第一配线层18A和第二配线层18B构成的多层配线结构。第一配线层18A和第二配线层18B介由第一绝缘层17A层积。上层的第二配线层18B和电路元件14电连接。在位于下层的第一配线层18A的背面形成有外部电极23。另外，电路元件14及第二配线层18B由密封树脂12覆盖。下面详细说明具有这样的概略结构的电路装置10。
第一配线层18A由铜等金属构成，作为最下层的配线层，在第一绝缘层17A的背面进行构图。该第一配线层18A介由连接部25与上层的第二配线层18B电连接。该第一配线层18A可以作为形成外部电极23的焊盘起作用。另外，第一配线层18A可以作为外部电极起作用，也可以构成和上层的第二配线层18B交叉的配线部。该配线部也可以是连接焊盘和连接部25的再配线。另外，也可以构成将内装的电路元件相互连接的配线。
第二配线层18B是上层的配线层，在第一绝缘层17A的表面上形成。第二配线层18B形成载置电路元件14的接合面、和电路元件14上的电极连接的焊盘、电连接该焊盘的配线部。另外，第二配线层18B和第一配线层18A可平面交叉地形成。因此，即使在半导体元件14A具有多个电极的情况下，也可以通过本形态的多层配线结构进行交叉，可自由地进行图案的引导。该第二配线层18B和上述的第一配线层18A介由连接部25在所希望的位置连接。当然，也可以根据半导体元件的电极数、元件的安装密度等将配线层的层数增加到三层、四层、五层以上。
第一绝缘层17A是在上述的第一配线层18A及第二配线层18B之间形成，将两者绝缘的层。作为第一绝缘层17A的材料，为提高散热性，可采用含有有机或无机填充物的树脂。无机填充物优选Si氧化物、氧化铝等热传导性高的金属氧化物。另外，作为混入的填充物，可通过掺杂从数μm到数十μm程度的宽度宽的粒径的粒子，紧密地填充填充物。另外，即使采用球形的填充物，也可以紧密地填充填充物。
另外，也可以由填充物的组成不同的多层树脂层形成第一绝缘层17A。例如，也可以由大量填充填充物的下层树脂层和含有更少量的填充物的上层树脂层构成第一绝缘层17A。另外，也可以将组成不同的多个填充物混入第一绝缘层17A中。
连接部25是贯通第一绝缘层17A，将第一配线层18A和第二配线层18B电连接的部位。在本形态中，连接部25由从第一配线层18A连续延伸的第一连接部25A和从第二配线层18B连续延伸的第二连接部25B构成。在后面参照图1(B)更详细地说明连接部25。
电路元件14固定于第二配线层18B上，由电路元件14和配线层18构成规定的电路。作为电路元件14采用晶体管、二极管、IC或系统LSI等有源元件、或电容、电阻等无源元件。
半导体元件14A是在其表面具有数十～数百个焊盘的半导体元件。另外，可采用所谓的系统LSI作为半导体元件14A。在此，系统LSI是具有模拟运算电路、数字运算电路或存储部等，由一个LSI实现系统功能的大规模的元件。因此，和现有的LSI相比，系统LSI伴随大量的发热动作。
另外，在半导体元件14A的背面和接地电位连接时，半导体元件14A的背面由焊料或导电膏等固定。在半导体元件14A的背面漂移时，使用绝缘性粘接剂固定半导体元件14A的背面。另外，在半导体元件14A通过面朝下结合法安装时，介由由焊锡等构成的补片电极安装。
半导体元件14A可采用控制大电流的功率系晶体管、例如功率金属氧化物、GTBT、IGBT、闸流晶体管等。另外，也可以采用功率系IC作为半导体元件14A。
密封树脂12通过使用热硬性树脂的传递膜模制或使用热塑性树脂的注入膜模制形成。在此，形成密封树脂12，以密封由第二配线层18B、半导体元件14A及电路元件14构成的电路。另外，模制以外的密封方法可使用接合进行的密封、罩材料进行的密封等众所周知的密封方法。
外部电极23由焊锡等焊料构成，在第一配线层18A的背面，在规定的位置形成，作为将电路装置10固定于安装衬底上时的连接装置起作用。另外，外部电极23还具有和外部进行电信号交换的功能、向外部放热的功能。
其次，参照图1(B)的剖面图详细说明连接部25。连接部25是贯通绝缘层，使层积的配线层相互导通的部位。连接部25也可以作为用于进行配线层相互之间热接合的热通路使用。
在本形态中，形成有由第一连接部25A及第二连接部25B构成的连接部25。第一连接部25A是从第一配线层18A连续向厚度方向突出的部位。在此，第一连接部25A向上方突出，埋入第一绝缘层17A中。第二连接部25B是从第二配线层18B连续向厚度方向突出的部位，在此，向下方突出，埋入第一绝缘层17A中。
第一连接部25A是通过蚀刻加工向厚度方向突出地形成的部位，由利用镀敷处理或轧制处理形成的Cu箔构成。另外，第一连接部25A也可以由蚀刻加工以外的方法形成。具体地说，可通过使电解镀膜或无电解镀膜在第一配线层18A的表面成膜凸状，形成第一连接部25A。另外，也可以通过在第一配线层18A的表面上设置焊锡等焊料或银膏等导电性材料，形成第一连接部25A。
第二连接部25B是通过电解镀敷或无电解镀敷处理形成的部位。关于该第二连接部25B的形成方法在后面的说明制造方法的实施形态中进行叙述。另外，可利用和上述的第一连接部25A的形成方法相同的方法形成第二连接部25B。
在本形态中，使上述的第一连接部25A和第二连接部25B接触的位置位于第一绝缘层17A的厚度方向中间部。在此，中间部是指比第一配线层18A上面更上方，比第二配线层18B下面更下方处。因此，在纸面上，第一连接部25A和第二连接部25B接触的位置是第一绝缘层17A的厚度方向的中央部附近，但该位置可在上述的中间部范围内变化。在考虑通过镀敷处理形成第二连接部25B的情况，第一连接部25A和第二连接部25B接触的部分优选在第一配线层18A和第二配线层18B下面之间配置于其中间位置的上方。由此，具有容易地形成由镀膜构成的第二连接部25B的优点。由后述的制造方法可知，虽然为形成第二连接部25B要形成通路(via)，但该通路的深度可减浅。并且，通路直径也可相应深度减浅的量而减小，间隔也可相应通路直径减小的量而缩小，整体上实现微细图案。
参照图2的各剖面图说明采用连接部25的结构的优点。图2(A)表示本形态的连接部25的剖面形状，图2(B)及图2(C)是表示和本形态比较的比较例的剖面图。
参照图2(A)进一步详细说明本形态的连接部25A的结构。首先，在最下层设置抗焊料剂22，在该抗焊料剂22的表面构图第一配线层18A。然后，介由第一绝缘层17A层积第二配线层18B。另外，第二配线层18B由密封整体的密封树脂12覆盖整个区域。
如上所述，连接部25由第一连接部25A和第二连接部25B构成。而且，两者接触的位置位于第一绝缘层17A的厚度方向中间部。覆盖第一配线层18A的部分的第一绝缘层17A的厚度(D2)例如为35μm程度。而且，第一连接部25A和第二连接部25B接触的部分、与第一绝缘层17A的上面的距离(D1)例如为15μm程度。通过该结构，可提高连接部25对热应力等外力的可靠性。
下面说明上述热应力。该热应力应该在各部件的界面变大。具体地说，第一配线层18A、第一绝缘层17A、密封树脂12的热膨胀系数不同。密封树脂12和第一绝缘层17A都是以树脂为主体的材料，但根据混入的无机填充物的量不同等原因，热膨胀系数稍微不同。由此，根据使用状况下的温度变化，在密封树脂12和第一绝缘层17A的界面、第一绝缘层17A和第一配线层18A的界面产生应力。简单地说明其现象之一，则层与层相互滑动。因此，根据本形态的结构，可通过使第一连接部25A和第二连接部25B接触的部分位于第一绝缘层17A的中间部防止上述滑动，可提高连接部25A的对热应力的可靠性。
参照图2(B)说明第一比较例。在此，形成和上层的第二配线层18B一体化的连接部25。而且，埋入第一绝缘层17A的连接部25的前端部与第一配线层18A的表面接触。根据该比较例，连接部25与在第一配线层18A和第一绝缘层17A的界面位置的面接触。因此，可以认为在上述界面产生的热应力给予连接部25所接触的部分的影响(例如滑移)会增大。因此，第一比较例的结构和本形态的结构相比，相对于热应力的可靠性低。
参照图2(C)说明第二比较例。在该比较例中，形成有和下层的第一配线层18A一体化的连接部25。另外，连接部25的上端与第二配线层18B的下面接触。如上所述，在第一绝缘层17A和密封树脂12的界面也会产生大的热应力。因此，由于在连接部25和第二配线层18B接触的部分作用上述热应力，故可认为两者的连接可靠性低。从上述的第一比较例及第二比较例和本申请的比较确认相对于本申请的连接部25的热应力的可靠性高。
例如，相对于纸面，错开垂直方向的力起作用。图2(B)、图2(C)所示的接触部有可能由于某种程度的力产生滑移。但是，在图2(A)所示的本形态的结构中，接触位置位于第一绝缘层17A之间。即使第一配线层、第二配线层滑移，由于连接部进入绝缘层17A，故接触位置也难以滑移的结构。
参照图3说明其它形态的电路装置的结构。图3(A)及图3(B)是其它形态的电路装置的剖面图。
参照图3(A)，在此形成热通路27，使其贯通第一绝缘层17A。热通路27是在贯通第一绝缘层17A的孔内填充有金属的部位，作为向外部传递热的经路起作用。因此，热通路27也可以不作为电气通路起作用。具体地说，热通路27与固定半导体元件14A的岛状第二配线层18B的下面接触。因此，即使在从半导体元件14A产生大量的热的情况，也可以介由多个热敷属夹层孔27将该热传递到外部。此时的热的经路是半导体元件14A→第二配线层18B→热通路27→外部电极23→外部。在此，热通路27由上述的第一连接部25A和第二连接部25B构成。而且，第一连接部25A和第二连接部25B接触的部分形成绝缘层的厚度方向的中间部。热通路27也是由于作为热的经路起作用，是预测大的热应力作用的部位，故本形态的结构有意义。
参照图3(B)，在此，通过介由绝缘层层积配线层，构成四层的配线结构。具体地说，在第一配线层17A的下面形成第一配线层18A。在第一配线层17A的上面形成第二配线层18B。这样，第二配线层18B～第四配线层18D介由第一绝缘层17A～第三绝缘层17C层积。因此，通过增加配线层的层数，可提高配线密度。在第一绝缘层17A～第三绝缘层17C上为连接各层相互之间的配线层而形成有连接部。在此，在第一配线层18A的规定位置形成有外部电极23。另外，形成于半导体元件14A正下方的外部电极23可以只用于提高散热性。
参照图4说明其它实施例的电路模块41的结构。图4(A)是电路模块41的结构的剖面图，图4(B)是构成电路模块41的一部分的第一电路装置37的剖面图。
参照图4(A)，在电路衬底16的表面形成有多层的配线结构。在此，构成从第一配线层18A～第四配线层18D的四层配线结构。在最上层的第四配线层18D上安装有多个电路元件。在此固定两个电路装置。另外，作为裸的晶体管芯片的第一电路元件39和第二电路元件40安装于最上层的第四配线层18D上。
第一电路装置37是具有一个半导体芯片的电路装置，多层配线形成于支承衬底上。第一电路装置37的详细的结构将参照图4(B)后述。而且，第二电路装置38是内装半导体元件及无源元件，构筑系统的SIP(system inpackage)。在此图示平面地配置电路元件实现的封装，但也可以是交叉结构。作为内装于第一电路装置37或第二电路装置38的电路元件，和参照图1说明的电路元件相同，可全部采用有源元件或无源元件。另外，直接固定于第四配线层18D上的第一电路元件39或第二电路元件40也和参照图1说明的电路装置相同，可全部采用有源元件或无源元件。
参照图4(B)详细说明第一电路装置37。第一电路装置37在多层形成的衬底上倒装半导体元件。
在此，通过第一配线层44A～第三配线层44C形成多层的配线结构。因此，即使半导体元件43是具有多个焊盘的LSI元件，也可以进行来自该焊盘的配线的绕入。另外，半导体元件43是倒装的LSI元件，介由焊锡等焊料固定于第三配线层44C上。
连接板42的一侧介由粘接剂固定于半导体元件43的背面(纸面的上面)。而且，连接板42的另一侧固定于第三配线层44C上。该连接板42作为放出由半导体元件43产生的热的经路起作用。因此，从半导体元件43产生的热介由连接板42传递到第三配线层44C上。另外，连接板42连接的第三配线层44C和其下方的第二配线层44B及第一配线层44A通过连接板46连接。因此，利用这些连接部46形成用于向衬底厚度方向传递热的经路H1。该经路H1是不能通过电信号，而作为传递热的经路起作用的部位。另外，在半导体元件43的背面和接地电位连接时，这些经路也作为和接地电位连接的经路起作用。例如，在功率MOS、双极型晶体管的情况，由于芯片背面是电流经路，故连接板由焊料或导电膏等固定，实现热的、电的连接。
参照图4(A)，位于经路H1最下部的第一配线层44A(参照图4B)介由焊料与层积于电路衬底16表面的第四配线层18D连接。而且，在经路H1的下方形成有由利用连接板25连接的各配线层构成的经路H2。经路H2是用于将从第一电路装置37产生的热传递到电路衬底16上的经路。通过上述的结构，从内装于第一电路装置37的半导体元件产生的热介由形成于第一电路装置37内部的第一经路H1、形成于电路衬底16表面的第二经路H2传递到电路衬底16上。然后，该热被放出到外部。如上，电路模块41形成散热性优良的结构。另外，通过使电路衬底采用陶瓷衬底或金属衬底，可进一步提高散热性。
第二实施形态
在本形态中，以上述的电路装置10为例对制造方法进行说明。但是，下述的本形态的制造方法也可以适用于其它种类的电路装置的制造方法。
首先，参照图5(A)，准备第一导电膜28A，作为第一导电膜28A，可采用以铜为主材料的材料、以Fe-Ni或Al为主材料的材料。第一导电膜28A的厚度需要为将形成予定的配线层18A的厚度和第一连接板25A的高度相加的厚度以上。具体地说，第一导电膜28A的厚度例如在20μm～150μm程度的范围。抗蚀剂29覆盖第一连接部25A形成予定区域的第一导电膜28A的表面。在由抗蚀剂29进行覆盖的状态下进行蚀刻。
图5(B)表示进行蚀刻后的状态的剖面。在此，由抗蚀剂29覆盖的区域以凸状突出。由该以凸状突出的部位形成第一连接部25A。而且，在表面露出的状态下进行蚀刻的区域的第一导电膜28A一样厚度减薄。在本工序结束后，将抗蚀剂29剥离。在此，第一连接部25A突出的高度调整为数十μm。
图5(C)表示剥离抗蚀剂29后的状态的第一连接部25A。上述的第一连接部25A和其它区域的第一导电膜28A相比较，大地形成剖面。因此，该部分和其它区域相比较，是散热性优良的位置。
其次，参照图6说明在第一导电膜28A的表面形成第一连接部25A的其它方法。在此，通过在第一导电膜28A的表面选择地形成镀膜，形成第一连接部25A。
参照图6(A)，首先选择地在第一导电膜28A的表面形成抗蚀剂29。具体地说，除去形成第一连接部25A的予定的区域，形成抗蚀剂29。
其次，参照图6(B)，在从抗蚀剂29选择地露出的第一导电膜28A的表面生长镀膜。该镀膜的形成可采用电解镀敷处理、无电解镀敷处理或将两者组合使用的方法。在本工序结束后，进行抗蚀剂29的剥离，得到图6(C)所示的凸状的第一连接部25A。
由如上所述的两个方法所实现的是位于图7(A)下层的导电箔。其次，在第一导电膜28A的表面层积第一绝缘层17A，使其覆盖第一连接部25A也包括其上面。第一绝缘层17A有为提高散热性，而混入大量的无机填充物的情况。具体地说，无机填充物的填充量有例如80重量％程度的情况。在这种情况，由于树脂的流动性不好，故也可以通过多次进行树脂的供给形成第一绝缘层17A。
参照图7(B)，在第一绝缘层17A的表面层积第二导电膜28B。在此，个别层积第一绝缘层17A和第二导电膜28B，但也可以在第一导电膜28A上层积在背面粘附第一绝缘层17A的第二导电膜28B。在本工序中，第一连接部25A的侧面形成圆锥形状，由此，具有容易地向第一绝缘层17A埋入第一连接部25A的优点。
其次，参照图8说明形成通孔32的工序。在此，通过部分地除去位于第一连接部25A上方的第二导电膜28B及第一绝缘层17A，形成通孔32。
参照图8(A)，首先，使要形成通孔32的区域露出，利用抗蚀剂29覆盖第二导电膜28B的表面。然后，通过进行蚀刻，除去从抗蚀剂29露出的部分的第二导电膜28B。在进行该蚀刻后，将抗蚀剂29剥离。
图8(B)表示进行上述蚀刻后的剖面。利用上述蚀刻除去位于第一连接部25A上方的第二导电膜28B，形成通孔32。并且，从通孔32的底部部分地露出第一绝缘层17A。然后，以第二导电膜28B为掩模，通过照射激光33，从通孔32的下部露出第一连接部25A。
参照图8(C)进一步详细说明通孔32的形成方法。在本形态中，由于埋入第一连接部25A，通孔32下方的第一绝缘层17A变薄。而且，通过使用激光除去薄的区域的第一绝缘层17A，在通孔32的下部露出第一连接部25A。在大部分的区域，第一绝缘层17A的厚度T2为例如50μm程度，与此相对，对应通孔32下方的区域的第一绝缘层17A的厚度T1薄至例如10μm～25μm程度。在此，由于第一连接部25A上的第一绝缘层17A薄，可缩短激光进行开口的时间。
第一连接部25A的平面的大小比形成于其上方的通孔32大。换句话说，由于通孔32及第一连接部25A的平面的形状为圆形，故第一连接部25A的直径比通孔32的直径大。列举一例，在通孔32的直径W1为100μm程度时，第一连接部25A的直径W2为150μm～200μm程度。另外，在通孔32的直径W1为30μm～50μm程度时，第一连接部25A的直径W2调整为50μm～70μm程度。这样，通过使第一连接部25A的平面的大小比通孔32大，即使通孔32形成时多少有位置误差，也可以使通孔32位于第一连接部25A的上方。因此，可防止上述位置误差造成的连接可靠性的降低。另外，第一连接部25A的平面的形状也可以采用除圆形以外的矩形等形状。
图8(D)表示利用上述方法形成通孔32后的剖面。从各通孔32的下面露出第一连接部25A的上面。而且，从利用激光处理形成的通孔32的侧壁露出第一绝缘层17A中含有的填充物。作为这些填充物代表性的是Al2O3、AlN等。另外，在上述激光处理中，在通孔32的底部残留残渣的情况，进行去除该残渣的清洗。
参照图9说明形成通孔32的其它方法。
参照图9(A)说明使用激光形成通孔32的其它方法。在上述说明中，在由第二导电膜28B覆盖第一绝缘层17A后形成通孔32，但也可以使用其它方法形成通孔32。具体地说，通过在覆盖第二导电膜28B之前，除去第一绝缘层17A，可从通孔32的下部使第一连接部25A的上面露出。
当通孔32实质上为10微米以下时，二氧化碳激光因其波长而不能去除树脂。可以考虑用YAG激光取而代之，但此时存在使Cu飞散的问题。因此，也可以不设置第二导电膜28B，直接由YAG激光去除绝缘树脂，形成通孔32。相对于激光的光点直径，磨损的深度比光点直径浅。由此，由于具有第一连接部25A，可减小磨损的深度，减少脉冲数。
参照图9(B)，也可以由各向同性代替激光进行湿蚀刻。在此，众所周知，第一连接部25A的高度，即第一绝缘层17A的厚度影响开口直径。因此，可减薄第一绝缘层17A具有可减小开口直径的优点。当然，也可以利用周知的半导体技术的干蚀刻实现。此时，由于开口深度浅，故可相应缩短蚀刻时间。
另外，为在后工序进行镀敷处理，进行作为前处理的锌酸盐处理。锌酸盐处理是使用含有Zn离子的碱溶液在形成镀膜的予定部位粘附Zn的处理。具体地说，在通孔32的侧壁具有无机填充物露出的部分。另外，在第一绝缘层17A中混入有大量填充物时，通孔32侧壁的大部分形成填充物露出的面。陶瓷等无机填充物的表面难于形成密封性等充分的无电解镀敷。因此，在本形态中，在无机填充物露出的通孔32的表面形成由Zn构成的金属膜后，通过和Zn进行置换反应，形成镀膜。因此，通孔32的侧壁和镀膜34的粘附强度增强。
参照图10及图11，其次，说明通过在通孔32中形成镀膜，形成第二连接部25B，使第一导电膜28A和第二导电膜28B导通的工序。该镀膜的形成方法有两种。第一个方法是在利用无电解镀敷形成镀膜后，通过电解镀敷再次形成镀膜的方法。第二个方法是仅由电解镀敷处理形成镀膜的方法。
参照图10说明形成镀膜的上述第一方法。首先，参照图10(A)，在包括通孔32的侧壁的第二导电膜28B的表面利用无电解镀敷处理形成镀膜34。该镀膜34的厚度只要是3μm～5μm程度即可。
其次，参照图10(B)，在镀膜34上面通过电解镀敷法形成新的镀膜35。具体地说，将形成镀膜34的第二导电膜28B作为阴极电极，利用电解镀敷法形成镀膜35。利用上述的无电解镀敷法在通孔32的内壁形成镀膜34。因此，这里形成的镀膜35形成一样的厚度，也包括通孔32的内壁。由此，形成由镀膜构成的第二连接部25B。具体的镀膜35的厚度例如为20μm程度。上述的镀膜34及镀膜35的材料可采用和第二导电膜28B相同的材料即铜。另外，可采用铜以外的材料作为镀膜34及镀膜35的材料。
参照图10(C)，在此，通过进行加负荷镀敷，利用镀膜35埋入通孔32。通过进行该加负荷镀敷，可提高第二连接部25B的机械强度。
其次，参照图11说明使用电解镀敷法形成第二连接部25B的第二方法。
参照图11(A)，首先，使含有金属离子的溶液与第二导电膜28B及通孔32接触。在此，镀膜的材料可采用铜、金、银、钯等。而且，当将第二导电膜28B作为阴极电极，流入电流时，在作为阴极电极的第二导电膜28B上析出金属，形成镀膜。在此，36A、36B表示镀膜生长的样子。在电解镀敷法中，在电场强的位置优先形成镀膜。在本形态中，该电场在面向通孔32周边部的部分的第二导电膜28B增强。因此，如该图所示，从面向通孔32周边部的部分的第二导电膜28B优先生长镀膜。在形成的镀膜与第一连接部25A接触时，第一导电膜28A和第二导电膜28B导通。然后，在通孔32的内部一样形成镀膜。由此，在通孔32的内部形成和第二导电膜28B一体化的第二连接部25B。
参照图11(B)，其次说明形成第二连接部25B的其它方法。在此，通过在通孔32的周边部设置遮檐13，容易地利用电解镀敷法形成第二连接部25B。在此，遮檐是指由突出的第二导电膜28B构成的、覆盖通孔32周边部的部位。遮檐13的具体的制造方法是，在利用激光形成通孔32时，可通过增大该激光的输出进行。通过增大激光的输出，使激光进行的第二绝缘层17B的除去沿横向进行，由此，遮檐13下方区域的树脂被除去。通过利用上述条件进行以第二导电膜28B为阴极电极的电解镀敷处理，从遮檐13的部分优先成长镀膜。通过从遮檐13成长镀膜，与图11(A)的情况相比，可优先向下方成长镀膜。因此，可可靠地进行采用镀膜的通孔32的埋入。
参照图11(C)，其次说明形成第二连接部25B的其它方法。在此，通过进行以第一导电膜28A为阴极电极的电解镀敷处理，形成第二连接部25B。在此，用P1、P2、P3表示镀膜生长的样子。如上所述，在电解镀敷法中，在电场强的位置优先生长镀膜。因此，从第一连接部25A的上面形成镀膜。镀膜的形成过程为P1→P2→P3，通过使镀膜和第二导电膜28B电连接，完成第二连接部25B。和图11(A)及图11(B)的情况相比，可从下方向生长镀膜。因此，可可靠地通过镀膜进行通孔32的埋入。另外，在该方法中，由于镀膜的粘附得到的第二导电膜28B的厚度的增加量非常小，故可使第二导电膜28B保持薄的状态。
本形态的通孔32的侧壁形成具有凹凸的形状。另外，在通孔32的侧壁，混入第一绝缘层17A的无机填充物露出。由此，难于在通孔32的侧壁形成镀膜。通常在作为无机物的填充物表面难于粘附镀膜，特别是AlN在通孔32的侧壁露出时，难于形成镀膜。因此，在本形态中，通过使用上述电解镀敷法的方法形成第二连接部25B。
在本形态中，由于在通孔32中形成镀膜，必然也在第二导电膜28A的表面形成镀膜，故其厚度增大。但是，在本形态中，如上所述，由于在10μm程度的浅的通孔32中形成镀膜，故可减薄形成的镀膜的总计厚度。因此，由于镀膜的粘附得到的第二导电膜28B的厚度的增加量减小，故可使第二导电膜28B保持薄的状态。由此，可将由第二导电膜28B形成的第二配线层18B微细化。
另外，即使在通过加负荷镀敷埋入通孔32的情况，如上所述，由于浅地形成通孔32，故可以容易地进行加负荷镀敷。
参照图12(A)，通过形成第二连接部25B，形成由第一连接部25A及第二连接部25B构成的连接部25。另外，参照图12(B)，通过使用抗蚀剂29进行选择性蚀刻，形成第二配线层18B。同样，通过选择性地进行蚀刻，也可以形成第一配线层18A。
参照图12(C)，在此形成由第一配线层18A、第二配线层18B、第三配线层18C构成的三层多层配线。此时，第二配线层18B在上面及下面两面形成凸状突出的连接部25。
参照图13(A)，其次，介由焊锡或导电膏等将电路元件14及半导体元件14A固定在第二配线层18B(岛)上。参照图13(B)，通过介由金属细线15进行半导体元件14A和第二配线层18B的电连接，形成电路。参照图13(C)，由密封树脂密封电路。而且，在形成抗焊料剂22，使其覆盖第一配线层18A后，在规定的位置形成外部电极23。由以上的工序制造本形态的电路装置。
其次，参照图14说明制造电路装置的其它方法。在上述的说明中，在进行第一导电膜28A及第二导电膜28B的构图后，进行电路元件14的配置及密封树脂12的形成，但也可以改变这些工序的顺序。即，也可以予先仅对上层的第二导电膜28B进行构图，在进行电路元件14的配置及树脂密封后，进行第一导电膜28A的构图。下面详细说明这样的工序。
参照图14(A)，首先，介由第一绝缘层17A层积第一导电膜28A和第二导电膜28B。第一导电膜28A和第二导电膜28B通过连接部25在所希望的位置电连接。至此的制造方法和上述的工序相同。在此，为确保机械强度，较厚地形成第一导电膜28A。具体地，第一导电膜28A的厚度只要为数十μm～300μm程度即可。与此相对，第二导电膜28B的厚度为形成微细的图案而薄地形成。具体地第二导电膜28B的厚度只要为10μm～20μm程度即可。
参照图14(B)，其次，通过构图第二导电膜28B，形成第二配线层18B。通过进行使用选择性地覆盖第二导电膜28B这样形成的抗蚀剂29的蚀刻，形成第二配线层18B。
参照图14(C)，其次，将电路元件14及半导体元件14A与第二配线层18B电连接，形成密封树脂12，使其密封电路元件14。由于第一导电膜28A足够厚地形成，故可在保持第二配线层18B的平坦性的同时，进行上述工序。
参照图14(D)，其次，构图第一导电膜28A，形成第一配线层18A。进行抗焊料剂22及外部电极23的形成，完成如图1所示的电路装置100。

Claims (12)

1.一种电路装置，其特征在于，包括：介由绝缘层层积的第一配线层及第二配线层；第一连接部，其从所述第一配线层连续地向厚度方向部分地突出，并且埋入所述绝缘层；第二连接部，其从所述第二配线层连续地向厚度方向部分地突出，并且埋入所述绝缘层；电路元件，其和所述第二配线层电连接，设置于所述第一配线层的所述第一连接部向所述第二配线层突出，设置于所述第二配线层的所述第二连接部向所述第一配线层突出，所述第一连接部和所述第二连接部在所述绝缘层的厚度方向之间接触。
2.如权利要求1所述的电路装置，其特征在于，所述绝缘层由含有填充物的树脂构成。
3.如权利要求1所述的电路装置，其特征在于，所述第一连接部或所述第二连接部通过蚀刻加工一张铜箔而形成。
4.如权利要求1所述的电路装置，其特征在于，所述第一连接部或所述第二连接部由镀膜构成。
5.如权利要求1所述的电路装置，其特征在于，所述第一连接部通过蚀刻加工一张铜箔而形成，所述第二连接部由镀膜构成。
6.如权利要求1所述的电路装置，其特征在于，在所述第一配线层的背面形成有外部电极。
7.一种电路装置的制造方法，其特征在于，包括：在第一导电膜的表面形成沿厚度方向突出的第一连接部的工序；介由覆盖所述第一连接部形成于所述第一导电膜表面的含有填充物的绝缘层层积第二导电膜的工序；除去对应所述第一连接部的区域的所述第二导电膜的工序；除去由于埋入所述第一连接部而薄地形成的区域的所述绝缘层，形成通孔，在所述通孔的底面露出所述第一连接部上面的工序；通过在所述通孔形成由镀膜构成的第二连接部，使所述第一导电膜和所述第二导电膜导通的工序；通过对所述第一导电膜及所述第二导电膜构图，形成第一配线层及第二配线层的工序；在所述第一配线层或所述第二配线层上安装电路元件的工序。
8.如权利要求7所述的电路装置的制造方法，其特征在于，所述通孔通过部分地除去所述第二导电膜，使所述绝缘层露出，对露出的所述绝缘层照射激光将其除去而形成。
9.如权利要求7所述的电路装置的制造方法，其特征在于，在通过无电解镀敷处理在所述通孔的侧壁形成镀膜后，进行电解镀敷处理，在所述通孔中形成新的镀膜，由此，形成所述第二连接部。
10.如权利要求7所述的电路装置的制造方法，其特征在于，通过进行将所述第二导电膜作为电极使用的电解镀敷处理，从位于所述通孔周边部的所述第二导电膜向所述通孔的内侧形成镀膜，利用所述镀膜形成所述第二连接部。
11.如权利要求10所述的电路装置的制造方法，其特征在于，在所述通孔的周边部形成由所述第二导电膜构成的遮檐，从所述遮檐向所述通孔的内侧形成镀膜。
12.如权利要求7所述的电路装置的制造方法，其特征在于，通过进行将所述第一配线层作为电极使用的电解镀敷处理，从在所述通孔下部露出的所述第一配线层向所述通孔的内侧形成镀膜，利用所述镀膜形成所述第二连接部。
CNB2005100813987A 2004-06-30 2005-06-30 电路装置及其制造方法 Expired - Fee Related CN100461384C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004193290A JP2006019361A (ja) 2004-06-30 2004-06-30 回路装置およびその製造方法
JP193290/04 2004-06-30

Publications (2)

Publication Number Publication Date
CN1716580A CN1716580A (zh) 2006-01-04
CN100461384C true CN100461384C (zh) 2009-02-11

Family

ID=35513050

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100813987A Expired - Fee Related CN100461384C (zh) 2004-06-30 2005-06-30 电路装置及其制造方法

Country Status (5)

Country Link
US (1) US7768132B2 (zh)
JP (1) JP2006019361A (zh)
KR (1) KR100721489B1 (zh)
CN (1) CN100461384C (zh)
TW (1) TWI261863B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469687A (zh) * 2015-08-20 2017-03-01 爱思开海力士有限公司 具有嵌入式电路图案的封装基板其制造方法及半导体封装

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7565738B2 (en) * 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
JP2008053693A (ja) * 2006-07-28 2008-03-06 Sanyo Electric Co Ltd 半導体モジュール、携帯機器、および半導体モジュールの製造方法
JP4424449B2 (ja) * 2007-05-02 2010-03-03 株式会社村田製作所 部品内蔵モジュール及びその製造方法
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP5261637B2 (ja) * 2007-09-26 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
EP2213148A4 (en) * 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
US8049320B2 (en) * 2008-02-19 2011-11-01 Texas Instruments Incorporated Integrated circuit stacked package precursors and stacked packaged devices and systems therefrom
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法
TWI416688B (zh) * 2009-01-13 2013-11-21 Dainippon Printing Co Ltd A wiring device for a semiconductor device, a composite wiring member for a semiconductor device, and a resin-sealed semiconductor device
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
US9502360B2 (en) * 2012-01-11 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Stress compensation layer for 3D packaging
US9406587B2 (en) * 2012-06-26 2016-08-02 Intel Corporation Substrate conductor structure and method
TWI468086B (zh) * 2012-11-07 2015-01-01 Universal Scient Ind Shanghai 電子裝置、系統級封裝模組及系統級封裝模組的製造方法
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
JP6612189B2 (ja) * 2016-06-24 2019-11-27 新光電気工業株式会社 配線基板、半導体装置、および、配線基板の製造方法
US10179678B2 (en) * 2017-04-26 2019-01-15 The Hartz Mountain Corporation Applicator with breakaway cap
CN111194141B (zh) * 2018-11-15 2023-04-18 礼鼎半导体科技秦皇岛有限公司 电路板及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612573A (en) * 1994-04-26 1997-03-18 International Business Machines Corporation Electronic package with multilevel connections
CN1205547A (zh) * 1997-07-16 1999-01-20 三菱电机株式会社 半导体器件的制造方法和半导体器件
JP2000323645A (ja) * 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002246504A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
CN1491076A (zh) * 2002-09-17 2004-04-21 �¹������ҵ��ʽ���� 布线基板的制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5317970A (en) 1976-08-04 1978-02-18 Fujitsu Ltd Copper stacking board
JP2698278B2 (ja) 1992-01-31 1998-01-19 三洋電機株式会社 混成集積回路装置
JP3239004B2 (ja) * 1994-02-07 2001-12-17 富士通株式会社 半導体装置及びその製造方法
JP3549316B2 (ja) * 1995-03-24 2004-08-04 新光電気工業株式会社 配線基板
US6010768A (en) 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
US6429509B1 (en) * 1999-05-03 2002-08-06 United Microelectronics Corporation Integrated circuit with improved interconnect structure and process for making same
JP2001339151A (ja) 2000-05-26 2001-12-07 Nec Corp バンプによる電子部品の実装方法
JP3643764B2 (ja) 2000-10-02 2005-04-27 三洋電機株式会社 回路装置の製造方法
TW511422B (en) * 2000-10-02 2002-11-21 Sanyo Electric Co Method for manufacturing circuit device
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
JP2002252446A (ja) 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
JP4698080B2 (ja) 2001-07-25 2011-06-08 三洋電機株式会社 回路装置の製造方法
JP3615727B2 (ja) * 2001-10-31 2005-02-02 新光電気工業株式会社 半導体装置用パッケージ
JP4044769B2 (ja) * 2002-02-22 2008-02-06 富士通株式会社 半導体装置用基板及びその製造方法及び半導体パッケージ
JP4150604B2 (ja) * 2003-01-29 2008-09-17 日立マクセル株式会社 半導体装置
US7248482B2 (en) * 2003-05-16 2007-07-24 Matsushita Electric Industrial Co., Ltd. Module with built-in circuit component and method for producing the same
JP2005026364A (ja) * 2003-06-30 2005-01-27 Sanyo Electric Co Ltd 混成集積回路
JP2005347353A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7565738B2 (en) 2004-05-31 2009-07-28 Sanyo Electric Co., Ltd. Method for manufacturing circuit device
JP2005347354A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612573A (en) * 1994-04-26 1997-03-18 International Business Machines Corporation Electronic package with multilevel connections
CN1205547A (zh) * 1997-07-16 1999-01-20 三菱电机株式会社 半导体器件的制造方法和半导体器件
JP2000323645A (ja) * 1999-05-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002246504A (ja) * 2000-12-15 2002-08-30 Ibiden Co Ltd 半導体素子を内蔵する多層プリント配線板の製造方法
CN1491076A (zh) * 2002-09-17 2004-04-21 �¹������ҵ��ʽ���� 布线基板的制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106469687A (zh) * 2015-08-20 2017-03-01 爱思开海力士有限公司 具有嵌入式电路图案的封装基板其制造方法及半导体封装

Also Published As

Publication number Publication date
TWI261863B (en) 2006-09-11
KR100721489B1 (ko) 2007-05-23
US7768132B2 (en) 2010-08-03
US20060001166A1 (en) 2006-01-05
TW200603230A (en) 2006-01-16
JP2006019361A (ja) 2006-01-19
KR20060048473A (ko) 2006-05-18
CN1716580A (zh) 2006-01-04

Similar Documents

Publication Publication Date Title
CN100461384C (zh) 电路装置及其制造方法
CN100413056C (zh) 电路装置及其制造方法
CN100423241C (zh) 电路装置及其制造方法
US9059083B2 (en) Semiconductor device
DE102014109909B4 (de) Chipbaugruppe mit eingebetteter passiver Komponente und Verfahren zur Herstellung
US10177090B2 (en) Package-on-package semiconductor assembly having bottom device confined by dielectric recess
CN100578762C (zh) 电路装置及混合集成电路装置
CN101393899B (zh) 半导体器件
US20170263546A1 (en) Wiring board with electrical isolator and base board incorporated therein and semiconductor assembly and manufacturing method thereof
US6831371B1 (en) Integrated circuit substrate having embedded wire conductors and method therefor
US7854062B2 (en) Method for manufacturing circuit device
CN100444342C (zh) 电路装置的制造方法
TWI657546B (zh) 設有電隔離件及基底板之線路板、其半導體組體及其製法
CN100411154C (zh) 电路装置及其制造方法
CN110943067A (zh) 半导体装置及其制造方法
JP4439336B2 (ja) 回路装置の製造方法
US6903270B1 (en) Method and structure for securing a mold compound to a printed circuit board
TWI675424B (zh) 線路基板、其堆疊式半導體組體及其製作方法
US20230352378A1 (en) Semiconductor package and method for fabricating the same
KR20230121559A (ko) 반도체 디바이스 및 그것의 제조를 위한 방법
JP2001244381A (ja) 半導体チップ搭載用基板、半導体装置、およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

Termination date: 20210630

CF01 Termination of patent right due to non-payment of annual fee