JP5261637B2 - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP5261637B2
JP5261637B2 JP2007249558A JP2007249558A JP5261637B2 JP 5261637 B2 JP5261637 B2 JP 5261637B2 JP 2007249558 A JP2007249558 A JP 2007249558A JP 2007249558 A JP2007249558 A JP 2007249558A JP 5261637 B2 JP5261637 B2 JP 5261637B2
Authority
JP
Japan
Prior art keywords
opening
insulating layer
laser
oxide film
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007249558A
Other languages
English (en)
Other versions
JP2009081282A (ja
Inventor
英行 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2007249558A priority Critical patent/JP5261637B2/ja
Publication of JP2009081282A publication Critical patent/JP2009081282A/ja
Application granted granted Critical
Publication of JP5261637B2 publication Critical patent/JP5261637B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Laser Beam Processing (AREA)

Description

本発明は回路装置の製造方法に関し、特に、半導体素子等の多数の回路素子から成る混成集積回路が組み込まれる回路装置の製造方法に関するものである。
図１０を参照して、従来の混成集積回路装置１００の構成を説明する（下記特許文献１を参照）。図１０（Ａ）は混成集積回路装置１００の平面図であり、図１０（Ｂ）はその断面図である。
先ず、矩形の金属基板１０１の表面には、絶縁層１１０を介して導電パターン１０２が形成されており、この導電パターン１０２の所望の箇所に回路素子が固着されて、所定の電気回路が形成される。ここでは、回路素子として半導体素子１０５およびパワーＴＲ１０４（パワートランジスタ）が、導電パターン１０２に接続されている。また、図１０（Ａ）を参照すると、紙面上に於ける上方の側面に沿って、導電パターン１０２から成るパッドが設けられ、このパッドにはリード（不図示）が固着される。更に、金属基板１０１の上面および側面を被覆する封止樹脂が設けられても良い。
パワーＴＲ１０４は、例えば１アンペア以上の大電流が通過するパワー系のトランジスタであり、発熱量が非常に大きい。このことから、パワーＴＲ１０４は、導電パターン１０２に固着されたヒートシンク１０６の上部に載置されていた。ヒートシンク１０６は、例えば縦×横×厚み＝１０ｍｍ×１０ｍｍ×１ｍｍ程度の銅等の金属片から成る。ヒートシンク１０６を採用することにより、パワーＴＲ１０４から発生した熱を外部に積極的に放出することができる。
図１０（Ｂ）を参照して、更に、金属基板１０１と導電パターン１０２とは、絶縁層１１０を貫通して電気的に接続されている。ここでは、絶縁層１１０を円形に除去することにより開口部１０８が設けられ、この開口部１０８の底面からは金属基板１０１の上面が露出している。そして、開口部１０８の底面と導電パターン１０２とは、金属細線１２０を経由して接続されている。ここで、開口部１０８に接続される金属細線としては、金属基板１１０の上面に設けられる他の金属細線よりも太いものが採用され、例えば直径が２００μｍ程度の所謂太線が使用されている。
上記構成の混成集積回路装置１００の製造方法は次の通りである。先ず、金属基板１０１の上面を全面的に被覆する絶縁層１１０の上面に厚みが数十μｍ程度の銅を主材料とする導電箔を貼着する。次に、この導電箔に対して選択的なウェットエッチングを行うことにより、所定形状の導電パターン１０２を形成する。更に、半導体素子１０５やパワーＴＲ１０４等の回路素子を、金属基板１０１上の導電パターン１０２に電気的に接続する。次に、パッド状に形成された導電パターンにリード（不図示）を接続し、封止の工程を経て、混成集積回路装置１００が製造される。
また、図１０（Ｂ）に示した開口部１０８は、先端部が平坦に形成されたドリルであるエンドミルを使用して、絶縁層１１０を部分的に円形に除去して設けられる。更に、開口部１０８の底部に露出する金属基板１０１と導電パターン１０２との間に金属細線１２０を形成することにより、金属基板１０１と導電パターン１０２とは電気的に接続される。ここで、開口部１０８の直径Ｄ１０は１．５ｍｍ程度であり、開口部１０８に形成される金属細線１２０の直線的な長さＤ１１は、３．０ｍｍ程度である。
特開平５−１０２６４５号公報
しかしながら、上述した混成集積回路装置の製造方法では、開口部１０８の製造に使用されるエンドミルが早期に摩耗してしまう問題があった。具体的には、熱伝導率を向上させるために、絶縁層１１０は、酸化シリコン等のフィラーが高充填された樹脂から構成されている。従って、この様な構成の絶縁層１１０を、エンドミルを用いて研削加工すると、絶縁層１１０に含まれる堅いフィラーによりエンドミルの先端部が摩耗してしまう。エンドミルの先端部が摩耗してしまうと、先ず、形成される開口部１０８の底部が粗面に成ってしまい、金属細線１２０として径が４０μｍ程度の細線を使用することが困難になる問題があった。
また、開口部１０８の底部が粗面であっても、径が２００μｍ程度の太線を使用すると、太線はボンディングエネルギーを大きくしても断線しないので、金属細線１２０を開口部１０８の底面に接続することが可能となる。しかしながら、金属細線１２０として太線を使用すると、金属細線１２０のループ形状が大きくなり、金属細線１２０の形成に必要とされる直線的な長さＤ１１が３．０ｍｍ程度に長くなってしまう問題があった。このことが、装置全体の小型化を阻害していた。
更に、上記したようにエンドミルが早期に摩耗してしまう現象は、径が細いエンドミルを使用するとより顕著に表れるので、例えば直径が１．０ｍｍ程度の細いエンドミルを使用することが困難であった。従って、例えば直径が１．５ｍｍ程度の比較的太いエンドミルを使用することが必要となり、形成される開口部１０８の直径Ｄ１０も１．５ｍｍ程度となる。このことから、開口部１０８自体の大きさを小さくすることも困難であった。
更にまた、開口部１０８の底面を平坦にすることが困難であったので、金属細線１２０と開口部１０８の底面との接続信頼性を向上させることが困難であった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、導電パターンと金属基板とが接続される接続部を効率的に形成する回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、フィラーを含む樹脂からなる絶縁層により上面が被覆され、前記絶縁層の上面に導電パターンが形成された金属基板を用意する工程と、前記絶縁層を部分的に除去した開口部から前記金属基板を露出させる工程と、金属細線を経由して前記金属基板と前記導電パターンとを電気的に接続する工程と、を備え、前記金属基板を露出させる工程は、レーザーを照射することにより前記絶縁層を除去して開口部を設け、前記金属基板の上面を被覆する陽極酸化膜または酸化膜を前記開口部に露出させる工程と、エンドミルを用いて前記開口部に露出する前記陽極酸化膜または前記酸化膜を除去する工程と、を備え、前記レーザーを照射する工程では、前記開口部の周辺部では、前記レーザーを前記開口部の周縁部に沿って円状に走査させ、前記開口部の中心部では、前記レーザーを直線的に走査させることを特徴とする。
本発明によれば、フィラーが充填された樹脂から成る絶縁層を、レーザーを照射することにより除去している。従って、エンドミルを使用して絶縁層を除去していた背景技術の製造方法と比較すると、エンドミルが摩耗することにより生じていた問題が回避される。具体的には、絶縁層を除去して設けた開口部の底部に露出する回路基板が平坦化されるので、この底部に接続される金属細線として径が４０μｍ程度の細線を使用することが可能となる。そして、細線のループ形状は背景技術の太線と比較して小さいので、回路基板と導電パターンとを接続させる金属細線が専有する面積を小さくすることができる。
更に本発明では、絶縁層のみをレーザーにより除去することも可能であるし、絶縁層と共に金属基板を被覆する陽極酸化膜をレーザーにより除去することもできる。
＜第１の実施の形態：混成集積回路装置の構成＞
本形態では、図１および図２を参照して、本発明の製造方法により製造される回路装置の一例として混成集積回路装置１０の構造を説明する。
図１を参照して、本形態の混成集積回路装置１０の構成を説明する。図１（Ａ）は混成集積回路装置１０を斜め上方から見た斜視図である。図１（Ｂ）は全体を封止する封止樹脂１４を省いた混成集積回路装置１０の斜視図である。
図１（Ａ）および図１（Ｂ）を参照して、混成集積回路装置１０は、回路基板１１の上面に、導電パターン１３および回路素子から成る所定の機能を有する混成集積回路が構成されている。具体的には、先ず、矩形の回路基板１１の上面は絶縁層１２により被覆され、絶縁層１２の上面に形成された導電パターン１３の所定の箇所には、半導体素子やチップ素子等の回路素子が電気的に接続されている。更に、回路基板１１の上面に形成された導電パターン１３および回路素子は封止樹脂１４により被覆されている。また、リード２５は封止樹脂１４から外部に導出している。
回路基板１１は、アルミニウム（Ａｌ）や銅（Ｃｕ）等の金属を主材料とする金属基板である。回路基板１１の具体的な大きさは、例えば、縦×横×厚さ＝３０ｍｍ〜１５０ｍｍ×１５ｍｍ〜１００ｍｍ×０．５ｍｍ〜１．５ｍｍ程度である。回路基板１１としてアルミニウムより成る基板を採用した場合は、回路基板１１の両主面はアルマイト処理されており、陽極酸化膜（酸化アルミニウム（Ａｌ２０３）から成る膜）により被覆されている。
絶縁層１２は、回路基板１１の上面全域を覆うように形成されている。絶縁層１２は、直径が４．０μｍ程度のＡＬ２Ｏ３等から成るフィラーが６０重量％以上（例えば、６０重量％〜８０重量％）程度に高充填されたエポキシ樹脂等から成る。装置全体を封止する封止樹脂１４にも同様にフィラーが混入されるが、フィラーの混入量は絶縁層１２の方が多い。フィラーが混入されることにより、絶縁層１２の熱抵抗が低減されるので、内蔵される回路素子から発生した熱を、絶縁層１２および回路基板１１を介して積極的に外部に放出することができる。絶縁層１２の具体的な厚みは、例えば５０μｍ程度である。また、図では、回路基板１１の上面のみが絶縁層１２により被覆されているが、回路基板１１の裏面も絶縁層１２により被覆しても良い。このようにすることで、回路基板１１の裏面を封止樹脂１４から外部に露出させても、回路基板１１の裏面を外部と絶縁させることができる。
導電パターン１３は銅等の金属から成り、所定の電気回路が形成されるように絶縁層１２の表面に形成される。また、リード２５が導出する辺に、導電パターン１３からなるパッド１３Ａが形成される。更に、制御素子１５Ａの周囲にも多数個のパッド１３Ｂが形成され、パッド１３Ｂと制御素子１５Ａとは金属細線１７により接続される。ここでは単層の導電パターン１３が図示されているが、絶縁層を介して積層された多層の導電パターン１３が回路基板１１の上面に形成されても良い。更に、絶縁層１２を除去して設けた開口部２０の周辺部にもパッド１３Ｃが形成される。また、導電パターン１３は、絶縁層１２の上面に設けた厚みが５０μｍ〜１００μｍ程度の薄い導電膜をパターニングして形成される。
導電パターン１３に電気的に接続される回路素子としては、能動素子や受動素子を全般的に採用することができる。具体的には、トランジスタ、ＬＳＩチップ、ダイオード、チップ抵抗、チップコンデンサ、インダクタンス、サーミスタ、アンテナ、発振器などを回路素子として採用することができる。更にまた、樹脂封止型のパッケージ等も、回路素子として導電パターン１３に固着されても良い。
図１（Ｂ）を参照すると、回路基板１１の上面には、回路素子として制御素子１５Ａ、パワー素子１５Ｂ、１５Ｃおよびチップ素子１５Ｄが配置されている。
制御素子１５Ａは、所定の電気回路が表面に形成された半導体素子（小信号系の半導体素子）であり、パワー素子１５Ｂの制御電極に電気信号（制御信号）を供給している。制御素子１５Ａは、例えば１アンペア未満の電流が流れる半導体素子である。
パワー素子１５Ｂ、１５Ｃは、例えば１アンペア以上の大電流が主電極を通過する素子（大信号系の半導体素子）であり、制御素子１５Ａによりその動作が制御される。具体的には、ＭＯＳＦＥＴ（Metal-Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＩＣ（Integrated Circuit）、バイポーラ型トランジスタ等をパワー素子１５Ｂとして採用可能である。更に、パワー素子１５Ｃは、上述した構成のヒートシンク２６の上面に実装されている。
封止樹脂１４は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、封止樹脂１４により、導電パターン１３、回路素子、金属細線１７等が封止されている。また、回路基板１１の裏面も含む回路基板１１全体が封止樹脂１４により被覆されても良いし、回路基板１１の裏面を封止樹脂１４から露出させても良い。更に、封止樹脂１４には、熱伝導性の向上等を目的として酸化シリコン等のフィラーが混入され、例えばフィラーが１０％〜２０％程度混入された熱硬化性樹脂から封止樹脂１４は構成される。
更に、図１（Ａ）では、封止樹脂１４を用いた封止方法が示されているが、回路基板１１の上面に形成された混成集積回路を中空構造のケース材にて封止する封止方法が採用されても良い。
リード２５は、一端が回路基板１１上のパッド１３Ａと電気的に接続され、他端が封止樹脂１４から外部に導出している。即ち、リード２５は、回路基板１１の上面に形成された導電パターン１３を経由して回路素子と電気的に接続されている。リード２５は、銅（Ｃｕ）、アルミニウム（Ａｌ）またはＦｅ−Ｎｉの合金等などを主成分とした金属から成る。ここでは、回路基板１１の対向する２つの側辺に沿って設けたパッド１３Ａにリード２５を接続している。しかしながら、回路基板１１の１つの側辺または４つの側辺に沿ってパッド１３Ａを設けて、このパッド１３Ａにリード２５を接続しても良い。
図１（Ｂ）を参照して、絶縁層１２を部分的に円形に除去して開口部２０が設けられており、この開口部２０の底面に露出する回路基板１１と、導電パターン１３のパッド１３Ｃとは、金属細線１７Ａを経由して接続される。この様に、絶縁層１２を貫通して回路基板１１と導電パターン１３とを電気的に接続することにより、回路基板１１を固定電位（接地電位や電源電位）に接続して、その電位を固定することができる。このことにより、外部から伝搬してくるノイズを回路基板１１により遮蔽するシールド効果が向上される。
図２を参照して、次に、回路基板１１が導電パターン１３に接続される箇所の構造を説明する。図２（Ａ）は開口部２０が設けられる箇所を拡大した平面図であり、図２（Ｂ）はその箇所の断面図である。
図２（Ａ）および図２（Ｂ）を参照して、先ず、絶縁層１２を部分的に円形に除去することにより開口部２０が形成されており、この開口部２０の底部には回路基板１１の上面が露出している。
図２（Ｂ）を参照すると、絶縁層１２および酸化膜２１を部分的に除去することで、開口部２０が形成されており、開口部２０の上面には回路基板１１を構成する金属材料（ここではアルミニウム）が露出している。開口部２０の直径Ｄ２は例えば１．０ｍｍ程度であり、上記した背景技術と比較すると小さく形成されている。また、本発明ではレーザーを使用して絶縁層１２および酸化膜２１の除去を行っているので、エンドミルのみを利用して開口部２０を形成していた背景技術と比較すると、開口部２０の底部に露出する回路基板１１の表面が平滑な面となっている。従って、回路基板１１の表面にワイヤボンディングする際に、大きなボンディングエネルギーが不要となる。
開口部２０の底面とパッド１３Ｃとは、銅（Ｃｕ）、金（Ａｕ）またはアルミニウム（Ａｌ）から成る金属細線１７Ａを経由して接続されている。金属細線１７Ａの形成方法は、ボールボンディングでも良いし、ウェッジボンディングでも可能である。また、上記したように、開口部２０に露出する回路基板１１の露出面が平滑な面であるので、直径が４０μｍ程度の細線を金属細線１７Ａとして採用することができる。細線を採用することにより金属細線１７の形成に必要とされる長さＤ１を、従来の３．０ｍｍ程度から１．０ｍｍ程度に短くすることができる。更にまた、回路素子のワイヤボンディングに使用される金属細線と同様にものを、回路基板１１の接続に使用される金属細線１７Ａに適用させることもできる。従って、回路基板１１の上面に形成される金属細線の全てを１つの種類の細線に統一することも可能となる。
更にまた、レーザー照射により絶縁層１２および酸化膜２１が部分的に除去されるので、エンドミルを使用してこれらの層を除去していた背景技術と比較して、絶縁層１２および酸化膜２１に機械的衝撃が加えられていない。従って、開口部２０の周辺部において酸化膜２１および絶縁層１２に微細なクラックが発生して耐圧が低下してしまうことが防止されている。
また、回路基板１１の側面は傾斜面となっている。具体的には、回路基板１１の側面は、回路基板１１の上面から連続して外側に向かって傾斜する第１傾斜面１１Ａと、回路基板１１の下面から連続して外側に向かって傾斜する第２傾斜面１１Ｂとから構成されている。
＜第２の実施の形態：混成集積回路装置の製造方法＞
次に、図３から図９を参照して、上記した構成の混成集積回路装置の製造方法を説明する。
第１工程：図３から図６参照
本工程では、先ず、金属基板１９Ｂの上面を被覆する絶縁層１２を部分的に除去して開口部２０を設ける。
ここで、開口部２０の形成方法としては、２つの手法が考えられる。第１の手法は炭酸ガスレーザー等の波長が長いレーザーを使用して絶縁層１２を除去し、その後に、エンドミルを使用して金属基板１９Ｂの上面を被覆する酸化膜２１（陽極酸化膜）を除去する方法である。一方、第２の手法は、ＹＡＧレーザー等の波長の短いレーザーを使用することにより、絶縁層１２および酸化膜２１（陽極酸化膜）の両方を除去して開口部２０を形成する方法である。
上記した第１の手法を図３および図４を参照して説明し、第２の手法を図５および図６を参照して説明する。
図３および図４を参照して、上記した第１の手法を説明する。図３（Ａ）は本工程を示す断面図であり、図３（Ｂ）は開口部２０が形成される部分を拡大した断面図であり、図３（Ｃ）は開口部２０を示す平面図である。また、図４は本工程により形成された開口部２０を撮影した画像である。
図３を参照して、先ず、金属基板１９Ｂの上面は全面的に絶縁層１２により被覆され、絶縁層１２の上面には所定形状の導電パターン１３が形成されている。
金属基板１９Ｂは、アルミニウムまたは銅あるいはこれらを主材料とする合金からなり、厚みは０．５ｍｍ〜１．５ｍｍ程度である。更に、金属基板１９Ｂには、１つの混成集積回路装置となるユニット３２が複数形成されており、各ユニット３２同士の間には第１の溝２０Ａおよび第２の溝２０Ｂが形成されている。第１の溝２０Ａおよび第２の溝２０Ｂは、Ｖ字型の断面形状を呈し、高速で回転するカットソーを用いて形成されている。
絶縁層１２は、上述したように、エポキシ樹脂等の樹脂材料にフィラー（アルミナまたはシリカ）が高充填されたものであり、その厚みは５０μｍ程度である。
導電パターン１３は、絶縁層１２の上面に貼着された銅などの導電材料から成る導電箔を所定の形状にウェットエッチングすることにより形成される。各ユニット３２に形成される導電パターン１３は同一の形状を呈する。
図３（Ａ）及び図３（Ｂ）を参照して、本工程ではレーザー２２を上方から絶縁層１２の表面に照射して、絶縁層１２を部分的に除去した開口部２０を形成している。レーザー２２としては波長が長い炭酸ガスレーザーが採用可能である。炭酸ガスレーザーは、絶縁層１２を構成する樹脂材料に対して吸光率が高いので、レーザー２２により絶縁層１２は効率的に除去される。ここでは、金属基板１９Ｂの上面を被覆する酸化膜２１は、波長が長いレーザー２２の吸光率が低いので、除去されずに残存している。従って、ここでは開口部２０の底面には酸化膜２１が露出する。なお、本工程で開口部２０の内部に残存した酸化膜２１は、次工程にてエンドミルにて除去される。
図３（Ｃ）を参照して、本工程に於けるレーザー２２の走査方法を説明する。ここでは先ず、開口部２０の周辺部に於いては、レーザー２２の走査は円走査２２Ａである。即ち、この円走査２２Ａは、形成される開口部２０の外縁の形状に沿った形状の走査である。この様に開口部２０の周辺部にて円走査２２Ａを行うことにより、開口部２０の外縁の形状を円形状にすることが可能となる。
更に、開口部２０の中心部付近に於いては、一方向に直線的にレーザー２２を走査させるラスター走査２２Ｂを行っている。この様に、開口部２０の中心部に於いてラスター走査２２Ｂを行うことにより、開口部２０の中心部に残渣が大量に残存してしまうことが防止される。例えば、開口部２０の内部の全域にわたりレーザー２２を円走査させることも可能であるが、この様にすると開口部２０の中心部付近が十分に走査されずに、残渣が残存してしまう恐れがある。それに対して、開口部２０の中心部付近をラスター走査すると、中心部に於いて均等な走査が行われることから、局所的に残渣が大量に発生することが防止される。
ここで、本工程に於けるレーザー２２の走査スピードは、例えば５００ｍｍ／ｓｅｃ以上、照射回数は２回以上が好ましい。この様な条件にすることで、開口部２０の外周部における絶縁層１２の炭化が防止されると共に、開口部２０の底部に大量の残渣が残存することも防止される。
図４の写真を参照して、本工程が終了した後の開口部２０の状況を説明する。図４（Ａ）は開口部２０を上方から撮影した写真であり、図４（Ｂ）は断面を示す写真であり、図４（Ｃ）は図４（Ｂ）を拡大した写真である。
図４（Ａ）を参照して、絶縁層１２を部分的に円形に除去した開口部２０が設けられている。そして、開口部２０の内部のレーザーの痕跡から、開口部２０の外周部に於いては上記した円走査２２Ａが行われており、中央部付近に於いてはラスター走査２２Ｂが行われているのは明らかである。
図４（Ｂ）および図４（Ｃ）を参照して、絶縁層１２をレーザー照射により除去することで、絶縁層１２が除去された領域では、金属基板１９Ｂの上面を被覆する酸化膜２１が露出している。
次に、図５および図６を参照して、絶縁層１２および酸化膜２１の両方をレーザーにより除去する第２の手法を以下に説明する。
図５（Ａ）は本工程を示す断面図であり、図５（Ｂ）は開口部２０の部分を拡大した断面図であり、図５（Ｃ）は開口部２０を示す平面図である。
図５（Ａ）および図５（Ｂ）を参照して、本工程では、レーザー２３を上方から照射させることにより、絶縁層１２と共にその下方の酸化膜２１も除去して、開口部２０を形成している。そして、開口部２０の底面からは、金属基板１９Ｂを構成する金属材料（例えばアルミニウム）が露出する。
本工程で用いるレーザー２３としては、上記した第１の手法よりも波長が短いレーザー（例えばＹＡＧレーザー）が採用される。または、ＹＡＧレーザーよりも更に波長が短いレーザーがレーザー２３として採用されても良い。この様な波長のレーザー２３は、絶縁層１２を構成する樹脂材料に対しても吸光率が高く、更に、金属酸化物（Ａｌ２０３）である酸化膜２１に対しても吸光率が高い。従って、レーザー２３により両者を効率的に除去できる。
図５（Ｃ）を参照して、レーザー２３の操作方法は、上記したレーザー２２と同様でよい。即ち、レーザー２３の走査は、開口部２０の周辺部に於いては円走査２３Ａであり、開口部２０の中心部付近に於いてはラスター走査２３Ｂである。ここで、レーザー２３の走査スピードは例えば１００ｍｍ／ｓｅｃ以上であり、照射回数は５回以上が好適である。この様にすることで、開口部２０の内側の絶縁層１２および酸化膜２１を確実に取り除ける。
図６を参照して、上記工程により酸化膜２１が除去された開口部２０の状態を説明する。図６（Ａ）は開口部２０を上方から撮影した画像であり、図６（Ｂ）は絶縁層１２が除去された部分の断面図示す画像であり、図６（Ｃ）は図６（Ｂ）を拡大した画像である。
図６（Ａ）を参照して、開口部２０の内部に形成されたレーザーの痕跡を参照すると、開口部２０の周辺部に於いてはレーザーの走査は円走査２３Ａであり、中心部付近に於いてはラスター走査２３Ｂであることが理解できる。
図６（Ｂ）及び図６（Ｃ）を参照して、上記したレーザーが照射されることにより絶縁層１２および酸化膜２１が除去されて、両者が除去された領域（図６（Ａ）に示す開口部２０）では、金属基板１９Ｂの金属材料が露出している。
上記した工程では、背景技術とは異なり絶縁層１２の除去にエンドミルが使用されないので、開口部２０の直径を小さくすることが可能となる。開口部２０の直径は例えば１．０ｍｍ程度であり、背景技術と比較すると２／３程度の直径となる。
上記した本工程のレーザー照射は、金属基板１９Ｂの各ユニット３２に対して行われる。
第２工程：図７および図８参照
本工程では、エンドミル２７を使用して、開口部２０の底部に金属基板１９Ｂの金属材料を露出させる。図７（Ａ）は本工程を示す断面図であり、図７（Ｂ）および図７（Ｃ）は開口部２０の部分を拡大した断面図である。また、図８はエンドミルが摩耗した状態を示す画像である。
本工程は、上記した第１工程に於いて、第１の手法を採用した場合でも、第２の手法を採用した場合でも行われた方が良い。
図７（Ｂ）を参照して、第１工程にて第１の手法が採用された場合は、エンドミル２７を使用して開口部２０に露出する酸化膜２１を除去する。エンドミル２７は、下端が平坦に形成されたドリルであり、その直径は開口部２０の直径よりも細く形成されている。そして、高速で回転するエンドミル２７で、開口部２０から露出する酸化膜２１を削除する。このことにより、金属基板１９Ｂの金属材料が開口部２０の底面に露出する。ここでは、硬いフィラーが含まれている絶縁層１２は先工程にて除去されており、エンドミル２７は酸化膜２１のみを除去する。従って、絶縁層１２および酸化膜２１の両方をエンドミルにより除去していた従来の方法と比較すると、エンドミル２７の摩耗は抑制される。
図７（Ｃ）を参照して、第２工程にて第２の手法が採用された場合を説明する。ここでは、開口部２０に露出する金属基板１９Ｂの上面が酸化膜２８により被覆されている。
ここで、上記した第１工程の第２手法によりにより、開口部２０の領域に於ける絶縁層１２および酸化膜２１は除去されているので、開口部２０には容易にワイヤボンディングできるように思われる。しかしながら、レーザーを照射された金属基板１９Ｂは高温に加熱されるので、金属基板１９Ｂの露出面は直ちに酸化して酸化膜２８により被覆されてしまう。そして、酸化した状態の金属基板１９Ｂの露出面にワイヤボンディングすることは容易ではない。従って、本工程ではその酸化膜２８を除去して、次工程のワイヤボンディングを容易にしている。
エンドミル２７による酸化膜２８の除去方法は、上記と同様であり、高速で回転するエンドミル２７により酸化膜２８を除去して、金属基板１９Ｂの金属材料であるアルミニウムを開口部２０の底面に露出させる。この図７（Ｃ）に示した方法によっても、エンドミル２７は絶縁層１２を除去する必要がないので、エンドミル２７の早期の摩耗が防止される。
図８を参照して、エンドミル２７の摩耗を検証するために行った実験結果を説明する。図８（Ａ）および図８（Ｂ）はエンドミル２７の先端部を撮影した画像である。図８（Ａ）は、上記した工程にて説明したように、金属基板を被覆する酸化膜のみを除去した後のエンドミル２７を撮影した画像である。一方、図８（Ｂ）は絶縁層の除去を行った後のエンドミル２７を撮影した画像である。
図８（Ａ）を参照すると、エンドミル２７の先端部の摩耗は殆ど無い。この理由は、本実施の形態では、絶縁層１２の除去はレーザーを使用して、金属基板１９Ｂを被覆する酸化膜の除去のみエンドミル２７を使用するからである。従って、エンドミル２７を長期間に渡って使用することが可能となり、取り替えの回数を少なくして、コストダウンを図ることができる。
一方、図８（Ｂ）を参照すると、灰色を呈している部分が、エンドミルの先端が摩耗した領域である。この摩耗は、エンドミル２７が絶縁層１２をドリル加工する際に、絶縁層１２に含まれるフィラーがエンドミル２７の先端部に接触することで発生する。摩耗したエンドミル２７を使用すると、エンドミル２７により加工される金属基板の露出面の凹凸が大きくなり、次工程のワイヤボンディングが困難になる恐れがある。
以上のことから、絶縁層１２をレーザー照射により除去し、図７に示す酸化膜２１または酸化膜２８の除去にエンドミル２７を使用することで、エンドミルの摩耗を少なくして寿命を延ばすことができる。
ここで、図７（Ｃ）に示したエンドミル２７を使用して酸化膜２８を除去する本工程は、省くことも可能である。即ち、次工程のワイヤボンディングに於いて、金属細線に加えられるボンディングエネルギーを大きくすることで、ワイヤボンディングを行うことが可能となる。例えば、金属細線を開口部２０に接続する際に与えられる振動エネルギーを１８０Ｈｚ以上に大きくすると、酸化膜２８が開口部２０の底部に存在していても、ワイヤボンディングを行うことが可能となる。しかしながら、細線に対して大きな振動エネルギーを加えると断線する恐れがあることから、この場合は、例えば直径が２００μｍ以上の太線を金属細線として使用することが必要とされる。
第３工程：図９参照
本工程では、次に、導電パターンと金属基板１９Ｂとを電気的に接続する。図９（Ａ）は本工程を示す断面図であり、図９（Ｂ）は開口部２０の付近を拡大した断面図である。
図９（Ａ）を参照して、本工程では制御素子１５Ａおよびチップ素子１５Ｄも、導電パターン１３に電気的に接続される。制御素子１５Ａは、半田等の導電性接着材を介して、ランド状の導電パターン１３に裏面が固着される。そして、制御素子１５Ａの上面に設けられた電極は、金属細線１７を経由してパッド状の導電パターン１３と接続される。また、チップ素子１５Ｄは、半田等の導電性接着材を介して、両端の電極が導電パターン１３に固着される。
図９（Ｂ）を参照して、本工程では、開口部２０から露出する金属基板１９Ｂの上面と、導電パターン１３のパッド１３Ｃとを、金属細線１７Ａを経由して接続する。ここで採用されるボンディング方法としては、ボールボンディングでも良いし、ウェッジボンディングでも良い。金属細線１７Ａの右側の端部はパッド１３Ｃの上面に接続され、左側の端部は開口部２０の底部の中心部付近に接続される。図６（Ａ）を参照して、開口部２０の中心部付近は、ラスター走査２２Ｂが行われている。従って、開口部２０の中心部付近ではレーザー照射による残渣が非常に少ないので、金属細線１７Ａのワイヤボンディングを容易に行うことができる。
更に、本実施の形態では、開口部２０の形成をレーザー照射により行っているので、開口部２０から露出する金属基板１９Ｂの上面は背景技術よりも平坦な面となっている。従って、大きなボンディングエネルギーを加えることが困難な細線（直径が４０μｍ程度の金属細線）を、金属細線１７Ａとして採用することもできる。また、細線を採用することにより、ループ形状を小さくすることが可能となり、金属細線１７Ａの直線的な長さ（１ｓｔ Ｂｏｎｄから２ｎｄ Ｂｏｎｄまでの距離）Ｄ１を１．０ｍｍ程度に短くすることができる。このことが、装置全体の小型化に寄与する。
更に、図９（Ａ）を参照して、金属細線１７Ａの種類を、回路素子の接続に使用される金属細線１７と同じにすることで、本工程で用いられる金属細線の種類を統一することが可能となる。従って、同一のワイヤボンダーにより、金属細線１７Ａを形成して金属基板１９Ｂを導電パターン１３と接続し、更に、金属細線１７による回路素子（制御素子１５Ａ等）のワイヤボンディングを行うことも可能となる。
上記工程が終了した後は、第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所にて金属基板１９Ｂを各ユニット３２に分割する。この工程は、第１の溝２０Ａおよび第２の溝２０Ｂが形成された箇所における金属基板１９Ｂの折り曲げ、プレス加工、ダイシング等により行うことができる。ここで、プレス加工により各ユニット３２を分離する場合は、各ユニット同士の間に第１の溝２０Ａおよび第２の溝２０Ｂを設ける必要はない。更に、図１に示すリード２５を導電パターンに固着させる工程、各ユニット３２を封止樹脂やケース材により封止する工程、各回路装置の電気的特性をテストする工程等を経て、図１に示すような混成集積回路装置が製造される。
更にまた、上記したレーザーを用いた加工方法は、基板に設けられる開口部の形成以外にも適用可能である。例えば、プレス加工または切断加工が行われる箇所の絶縁層を、上記したレーザー照射により予め除去することで、プレス加工または切断加工に用いられる治具の摩耗を抑制することができる。
本発明の回路装置を示す図であり、（Ａ）および（Ｂ）は斜視図である。 本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。 本発明の回路装置の製造方法を示す画像であり、（Ａ）は開口部２０を上方から撮影した画像であり、（Ｂ）は絶縁層１２が除去された領域の断面の画像であり、（Ｃ）は断面を拡大した画像である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は断面図であり、（Ｃ）は平面図である。 本発明の回路装置の製造方法を示す画像であり、（Ａ）は開口部２０を上方から撮影した画像であり、（Ｂ）は絶縁層１２が除去された領域の断面の画像であり、（Ｃ）は断面を拡大した画像である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）および（Ｃ）は拡大された断面図である。 本発明の回路装置の製造方法を示す図であり、（Ａ）および（Ｂ）は使用後のエンドミルの先端を撮影した画像である。 本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は拡大された断面図である。 背景技術の混成集積回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
符号の説明
１０ 混成集積回路装置
１１ 回路基板
１１Ａ 第１傾斜面
１１Ｂ 第２傾斜面
１２ 絶縁層
１３ 導電パターン
１３Ａ、１３Ｂ、１３Ｃ パッド
１４ 封止樹脂
１５Ａ 制御素子
１５Ｂ、１５Ｃ パワー素子
１５Ｄ チップ素子
１７、１７Ａ 金属細線
２０ 開口部
２１ 酸化膜
２２ レーザー
２２Ａ 円走査
２２Ｂ ラスター走査
２３ レーザー
２３Ａ 円走査
２３Ｂ ラスター走査
２５ リード
２６ ヒートシンク
２７ エンドミル
２８ 酸化膜
３２ ユニット

Claims (2)

  1. フィラーを含む樹脂からなる絶縁層により上面が被覆され、前記絶縁層の上面に導電パターンが形成された金属基板を用意する工程と、
    前記絶縁層を部分的に除去した開口部から前記金属基板を露出させる工程と、
    金属細線を経由して前記金属基板と前記導電パターンとを電気的に接続する工程と、を備え、
    前記金属基板を露出させる工程は、
    レーザーを照射することにより前記絶縁層を除去して開口部を設け、前記金属基板の上面を被覆する陽極酸化膜または酸化膜を前記開口部に露出させる工程と、
    エンドミルを用いて前記開口部に露出する前記陽極酸化膜または前記酸化膜を除去する工程と、を備え、
    前記レーザーを照射する工程では、
    前記開口部の周辺部では、前記レーザーを前記開口部の周縁部に沿って円状に走査させ、
    前記開口部の中心部では、前記レーザーを直線的に走査させることを特徴とする回路装置の製造方法。
  2. 前記電気的に接続する工程では、
    前記開口部の前記レーザーが直線的に走査された領域に、前記金属細線が接続されることを特徴とする請求項１に記載の回路装置の製造方法。
JP2007249558A 2007-09-26 2007-09-26 回路装置の製造方法 Expired - Fee Related JP5261637B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007249558A JP5261637B2 (ja) 2007-09-26 2007-09-26 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007249558A JP5261637B2 (ja) 2007-09-26 2007-09-26 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009081282A JP2009081282A (ja) 2009-04-16
JP5261637B2 true JP5261637B2 (ja) 2013-08-14

Family

ID=40655817

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007249558A Expired - Fee Related JP5261637B2 (ja) 2007-09-26 2007-09-26 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP5261637B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112189382A (zh) * 2018-05-23 2021-01-05 住友电木株式会社 电路基板的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06124053A (ja) * 1992-10-12 1994-05-06 Fuji Electric Co Ltd 電子写真感光体の製造方法
JPH0722720A (ja) * 1993-06-29 1995-01-24 Mitsui Toatsu Chem Inc 電子回路パッケージ
JP3633167B2 (ja) * 1996-12-26 2005-03-30 イビデン株式会社 プリント配線板の洗浄方法
JP2000124567A (ja) * 1998-10-14 2000-04-28 Denki Kagaku Kogyo Kk 金属ベース回路基板とその製造方法
JP2005005445A (ja) * 2003-06-11 2005-01-06 Sanyo Electric Co Ltd 混成集積回路装置
JP4085925B2 (ja) * 2003-08-07 2008-05-14 株式会社デンソー プリント基板の製造方法
JP2005191148A (ja) * 2003-12-24 2005-07-14 Sanyo Electric Co Ltd 混成集積回路装置およびその製造方法
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法

Also Published As

Publication number Publication date
JP2009081282A (ja) 2009-04-16

Similar Documents

Publication Publication Date Title
CN110622301B (zh) 功率半导体装置及其制造方法
US9824996B2 (en) Semiconductor device having low on resistance
JP4173751B2 (ja) 半導体装置
US7957158B2 (en) Circuit device
US7529093B2 (en) Circuit device
JP2015220429A (ja) 半導体装置
JPWO2007026944A1 (ja) 回路装置およびその製造方法
JP4746061B2 (ja) 半導体装置
JP2008137016A (ja) 半導体装置の製造方法
JP2005064479A (ja) 回路モジュール
JP2008160163A (ja) 半導体装置及びその製造方法、並びに電子装置
JP4845090B2 (ja) 回路装置の製造方法
JP5271778B2 (ja) 半導体装置の製造方法
JPWO2020105476A1 (ja) 半導体装置
TW201220963A (en) Circuit substrate and method for manufacturing the same, circuit device and method for manufacturing the same, and conductive foil with insulation layer
JP5341339B2 (ja) 回路装置
JP2016157880A (ja) 半導体装置の製造方法および半導体装置
JP5261637B2 (ja) 回路装置の製造方法
JP4305424B2 (ja) 半導体装置及びその製造方法
US10236244B2 (en) Semiconductor device and production method therefor
US11848298B2 (en) Semiconductor apparatus, power module, and manufacturing method of semiconductor apparatus
JP2020024998A (ja) 半導体装置及びその製造方法
JP5095957B2 (ja) 回路装置の製造方法
JP4207791B2 (ja) 半導体装置
JP2015037151A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5261637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees