JP4343254B1 - 多層プリント配線基板 - Google Patents

多層プリント配線基板 Download PDF

Info

Publication number
JP4343254B1
JP4343254B1 JP2008145181A JP2008145181A JP4343254B1 JP 4343254 B1 JP4343254 B1 JP 4343254B1 JP 2008145181 A JP2008145181 A JP 2008145181A JP 2008145181 A JP2008145181 A JP 2008145181A JP 4343254 B1 JP4343254 B1 JP 4343254B1
Authority
JP
Japan
Prior art keywords
wiring
printed wiring
wiring layer
layer
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008145181A
Other languages
English (en)
Other versions
JP2009295643A (ja
Inventor
資睦 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008145181A priority Critical patent/JP4343254B1/ja
Priority to US12/350,117 priority patent/US7843703B2/en
Application granted granted Critical
Publication of JP4343254B1 publication Critical patent/JP4343254B1/ja
Publication of JP2009295643A publication Critical patent/JP2009295643A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ＥＭＩの抑制効果が高い多層プリント配線基板を提供すること。
【解決手段】多層プリント配線基板を構成する第１配線層〜第６配線層１０１〜１０６には、一筆書き状に設けられたＥＭＩ抑制配線２００が設けられている。ＥＭＩ抑制配線２００は、各配線層１０１〜１０６の周囲に沿って配線されると共に、螺旋状に形成されている。
【選択図】 図１

Description

本発明は、ＥＭＩを抑制する多層プリント配線基板に関する。
プリント配線基板に搭載されたＩＣが動作するとＩＣやそれに接続された配線からＥＭＩが放射される。ＥＭＩの大きさがある値(ＣＩＳＰＲ規制（１０ｍ法）の場合、〜２３０ＭＨｚは３０［ｄＢμＶ／ｍ］、２３０ＭＨｚ〜１ＧＨｚは３７［ｄＢμＶ／ｍ］）より大きくなると、規格オーバーとなり出荷できない。
ＥＭＩを抑制するために、多層プリント配線基板の周囲にグランドパターンを設け、別層のグランド面と互いに接続する技術が開示されている（特許文献１）。
特開２００５−３４０７３３号公報
近年、ＥＭＩの発生量が大きくなる傾向にあり、ＥＭＩを抑制する技術を開発することが望まれている。
本発明の目的は、ＥＭＩの抑制効果をより高くすることが可能になる多層プリント配線
基板を提供することにある。
本発明の一例に係わる、複数の配線層を有し、電子部品が実装される多層プリント配線基板は、前記複数の配線層の内の少なくとも２層の配線層にそれぞれ設けられ、当該配線層の周囲に沿って設けられた略ループ状のプリント配線部、略ループ状のプリント配線部が設けられている最上層の配線層である最上層配線層と略ループ状のプリント配線部が設けられている最下層の配線層である最下層配線層との間の各配線層に設けられた第１プラグ、および前記最上層配線層のループ状のプリント配線部と前記最下層配線層のループ状のプリント配線部とを接続する第２プラグによって略螺旋状の経路を有する螺旋配線と、前記ループ状のプリント配線部に挿入された抵抗とを有することを特徴とする。
本発明によれば、ＥＭＩの抑制効果をより高くすることが可能になる
本発明の実施の形態を以下に図面を参照して説明する。
図１は、本発明の一実施形態に係わる多層プリント配線基板の概略を示す斜視図である。
図１の示すように、この多層プリント配線基板は、上から順に第１配線層〜第６配線層の６層の基板が積層されて構成されている。なお、各配線層間の絶縁材の図示を省略している。
第１配線層１０１上にＩＣ等の電子部品１１０が実装されている。なお、図示されていないが電子部品を接続する配線が第１配線層の表面に設けられている。また、図示されていないが配線層間の配線を接続するためのヴィアホールプラグや、スルーホールプラグが設けられている。
第１配線層〜第６配線層１０１〜１０６には、一筆書き状に設けられたＥＭＩ抑制配線２００が設けられている。ＥＭＩ抑制配線２００は、各配線層１０１〜１０６の周囲に沿って配線されると共に、螺旋状に形成されている。
ＥＭＩ抑制配線２００は、各配線層１０１〜１０６に形成されたループ状のプリント配線２０１〜２０６を有する。また、ループ状の各プリント配線２０１〜２０６は、それぞれ始点Ｐｓ１〜Ｐｓ６および終点Ｐｅ１〜ｐｅ６を有する。ＥＭＩ抑制配線２００は、第１配線層１０１に設けられた終点Ｐｅ１と第２配線層に設けられた始点Ｐｓ２とを接続するプラグ２１１、第２配線層１０２に設けられた終点Ｐｅ２と第３配線層に設けられた始点Ｐｓ３とを接続するプラグ２１２、第３配線層１０３に設けられた終点Ｐｅ３と第４配線層１０４に設けられた始点Ｐｓ４とを接続するプラグ２１３、第４配線層１０４に設けられた終点Ｐｅ４と第５配線層１０５に設けられた始点Ｐｓ５とを接続するプラグ２１４、第５配線層１０５に設けられた終点Ｐｅ５と第６配線層１０６に設けられた始点Ｐｓ６とを接続するプラグ２１５、第６配線層１０６に設けられた終点Ｐｅ６と第１配線層１０１に設けられた始点Ｐｓ１とを接続するプラグ２２０とを有する。なお、ＥＭＩ抑制配線２００は、プラグ２２０が無い構成であっても良い。なお、プラグ２１１〜２１５は、ヴィアホールプラグによって構成される。また、プラグ２２０は、スルーホールプラグで構成しても良いし、複数のヴィアホールプラグで構成しても良い。
ＥＭＩ抑制配線２００は、上記複数の配線２０１〜２０６、プラグ２１１〜２１５、２００によって、始点Ｐｓ１を基点にして終点Ｐｅ１まで一筆書きで書くことが出来る。
このＥＭＩ抑制配線２００は、電磁界の慣性を利用して、多層プリント配線基板から放射されるＥＭＩを抑制する。すなわち、一般にコイルの中に磁界が流れると、磁界を打ち消すような磁界を発生させるための電流がコイルに流れる。ＥＭＩ抑制配線２００は、螺旋状に配線されているので、コイルとして動作することが出来る。
多層プリント配線基板の動作時にＥＭＩが発生すると、ＥＭＩ抑制配線２００に、磁界を抑制するための電流が流れ（図２のＥＭＩ配線２００に沿った矢印の方向）、この電流によって発生する磁界によってＥＭＩの大きさを抑制する。
なお、ＥＭＩ抑制配線２００を構成するプリント配線２０１の途中に抵抗２３０を挿入することが望ましい。抵抗２３０によってＥＭＩのエネルギーが熱エネルギーに変換され、ＥＭＩの抑制効果を向上させることが出来る。
なお、コイルは巻き数が多いほど起電力、すなわち発生磁界も大きくなるので、ＥＭＩ抑制配線２００を構成するループ状のプリント配線２０１〜２０６は、第１配線層〜第６配線層１０１〜１０６の全ての配線層の周囲に沿って配線されている事が好ましいが、一部の２層以上の選択された配線層にループ状のプリント配線を形成しても良い。
また、図３に示すように、第１配線層２０１の１辺に沿って配置されたプリント配線３０１と、前記プリント配線の一端に接続されるプラグ３１１と、前記プラグ３１１を一端とし、プリント配線３０１が設けられている辺に沿った第６配線層１０６の辺に沿って配置されたプリント配線３０２と、プリント配線３０１の他端とプリント配線３０２との他端とを接続するプラグ３１２とによって構成されるループ状の平行ＥＭＩ抑制配線３００を設けても良い。平行ＥＭＩ抑制配線３００によって、多層プリント配線基板に対して平行に放射されるＥＭＩを抑制することができる。なお、プラグ３１１，３１２は、複数のヴィアホールプラグで構成しても良いし、スルーホールプラグで構成しても良い。
次に、多層プリント配線基板設計装置による、ＥＭＩ抑制配線を有する多層プリント配線基板の設計について図４を参照して説明する。図４は、本発明の一実施形態に係わる多層プリント配線基板の設計方法を説明するためのフローチャートである。
また、この多層プリント配線基板を設計する場合、先ず電子部品の実装位置および配線パターンが設計済みのデータを用意する。配線層の周囲に沿って形成するか、電子部品の周囲に形成するかを設定し、設計装置に入力しておく。
ｎに１を代入する（ステップＳ１１）。次に、第ｎ配線層に始点Ｐsnを設定する（ステップＳ１２）。なお、第１配線層と最下層の配線層とを接続するプラグを形成する場合、第１配線層の始点Ｐs1としては、下層の全ての配線層の配線と重ならない位置に設定する事が好ましい。
次に、始点Ｐsnから離れた位置に終点Ｐenを設定する（ステップＳ１３）。終点Ｐenの設定時、下層の配線層の配線と重ならない位置に設定する。また、最下層の配線層の終点の場合、最上層の第１配線層の始点Ｐs1に重なる位置に終点を設定することが好ましい。
第ｎ配線層に始点Ｐsnと終点Ｐenとを結ぶループ状の配線Ｗnを自動的に配置する（ステップＳ１４）。この時、配線Ｗnは、同層の他のプリント配線や電子部品実装位置に重ならないようにする。
次に、第ｎ配線層が多層プリント配線基板の最下層の配線層であるか否かを判別する（ステップＳ１５）。最下層ではないと判断した場合（ステップＳ１５のＮＯ）、第ｎ配線層の終点ＰenにプラグＰｖｎを設定する（ステップＳ１６）。そして、ｎの値を+１インクリメントする（ステップＳ１７）。そして、ステップＳ１２からの処理を順次実行することによって、各配線層にループ状の配線および上下に隣接する配線層に形成された配線を接続するプラグを配置することが出来る。
ステップＳ１５において、第ｎ配線層が最下層の配線層であると判断した場合（ステップＳ１５のＹＥＳ）、第１配線層の始点Ｐs1と最下層の第ｎ配線層の終点Ｐenとを接続するプラグを設定するか否を判別する（ステップＳ１８）。この判断を行うために、オペレータは予めプラグを設定するか否かの情報を設定として多層プリント配線基板設計装置に与えておく。
次に、プラグを設定しないと判断した場合（ステップＳ１８のＮＯ）、設計処理を終了する。、プラグを設定すると判断した場合（ステップＳ１８のＹＥＳ）、
第１始点から離れた位置に第１配線層の第１終点を設定する。第１始点と第１終点とを結ぶようにＥＭＩ抑制配線の一部である、略ループ状のパターンを設定する。始点および終点の一方にヴィアホールプラグを設定する。第１配線層の始点Ｐs1と最下層の第ｎ配線層の終点Ｐenとを接続するプラグを設定し（ステップＳ１９）。
以上の処理で、螺旋状のＥＭＩ抑制配線を有する多層プリント配線基板を設計することが出来る。なお、ループ状のプリント配線を配置しない配線層に対しては、上層および下層の配線層のプリント配線またはプラグと接続するプラグを自動的に配置する
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
本発明の一実施形態に係わる多層プリント配線基板の構成を示す斜視図。 図１に示す多層プリント配線基板の効果を説明するための図。 図１に示す多層プリント配線基板の変形例の構成を示す斜視図。 本発明の一実施形態に係わる多層プリント配線基板の設計方法を説明するためのフローチャート。
符号の説明
１０１〜１０６…第１〜第６配線層，２００…ＥＭＩ抑制配線，２０１〜２０６…プリント配線，２１１〜２１５…プラグ。

Claims (2)

  1. 複数の配線層を有し、電子部品が実装される多層プリント配線基板であって、
    前記複数の配線層の内の少なくとも２層の配線層にそれぞれ設けられ、当該配線層の周囲に沿って設けられた略ループ状のプリント配線部、略ループ状のプリント配線部が設けられている最上層の配線層である最上層配線層と略ループ状のプリント配線部が設けられている最下層の配線層である最下層配線層との間の各配線層に設けられた第１プラグ、および前記最上層配線層のループ状のプリント配線部と前記最下層配線層のループ状のプリント配線部とを接続する第２プラグによって略螺旋状の経路を有する螺旋配線と、
    前記ループ状のプリント配線部に挿入された抵抗と
    を有することを特徴とする多層プリント配線基板。
  2. 前記複数の配線層から選ばれる配線層の１辺に沿って設けられた第１プリント配線部と、前記選ばれた配線層の下層の配線層の１辺に沿って設けられた第２プリント配線部と、前記第１プリント配線部の一端側と第２プリント配線部とを含むループ状の一端側とを接続するための第３プラグと、前記第１プリント配線部の他端側と第２プリント配線部を接続するための第４プラグとによってループ状の経路を有するループ配線を更に具備することを特徴とする請求項１に記載の多層プリント配線基板。
JP2008145181A 2008-06-02 2008-06-02 多層プリント配線基板 Expired - Fee Related JP4343254B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008145181A JP4343254B1 (ja) 2008-06-02 2008-06-02 多層プリント配線基板
US12/350,117 US7843703B2 (en) 2008-06-02 2009-01-07 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008145181A JP4343254B1 (ja) 2008-06-02 2008-06-02 多層プリント配線基板

Publications (2)

Publication Number Publication Date
JP4343254B1 true JP4343254B1 (ja) 2009-10-14
JP2009295643A JP2009295643A (ja) 2009-12-17

Family

ID=41253477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008145181A Expired - Fee Related JP4343254B1 (ja) 2008-06-02 2008-06-02 多層プリント配線基板

Country Status (2)

Country Link
US (1) US7843703B2 (ja)
JP (1) JP4343254B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7982504B1 (en) 2010-01-29 2011-07-19 Hewlett Packard Development Company, L.P. Interconnection architecture for multilayer circuits
US9324718B2 (en) 2010-01-29 2016-04-26 Hewlett Packard Enterprise Development Lp Three dimensional multilayer circuit
DE102011053680A1 (de) 2011-09-16 2013-03-21 Sma Solar Technology Ag Schaltungsanordnung zur Verminderung von Oszillationsneigung
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
JP6414191B2 (ja) * 2016-12-20 2018-10-31 オンキヨー株式会社 多層基板
US11108156B2 (en) 2017-09-27 2021-08-31 Intel Corporation Differential on-chip loop antenna

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2822482B2 (ja) 1989-09-20 1998-11-11 松下電器産業株式会社 駆動回路装置
JPH0719325A (ja) 1993-06-30 1995-01-20 Toyota Motor Corp 車両用自動変速機の変速制御装置
US6549112B1 (en) * 1996-08-29 2003-04-15 Raytheon Company Embedded vertical solenoid inductors for RF high power application
JP2001077538A (ja) 1999-09-02 2001-03-23 Fuji Photo Film Co Ltd プリント基板のパターンコイル
US6759937B2 (en) * 2002-06-03 2004-07-06 Broadcom, Corp. On-chip differential multi-layer inductor
JP2004022735A (ja) 2002-06-14 2004-01-22 Matsushita Electric Ind Co Ltd 部品実装基板
JP2005085966A (ja) * 2003-09-08 2005-03-31 Mitsubishi Cable Ind Ltd 透明電波吸収体
AU2003266683A1 (en) * 2003-09-29 2005-04-14 Tamura Corporation Multilayer laminated circuit board
JP4433882B2 (ja) 2004-05-31 2010-03-17 日本電気株式会社 ノイズ放射抑制メモリモジュール
JPWO2006137248A1 (ja) 2005-06-21 2009-01-08 株式会社村田製作所 Ｓａｗ分波器

Also Published As

Publication number Publication date
US7843703B2 (en) 2010-11-30
US20090296362A1 (en) 2009-12-03
JP2009295643A (ja) 2009-12-17

Similar Documents

Publication Publication Date Title
JP4343254B1 (ja) 多層プリント配線基板
CN104754855B (zh) 柔性电路板及其制作方法
JP2011187919A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP4275032B2 (ja) 回路基板の設計方法
US20070079276A1 (en) Multilayered circuit board design support method, program, and apparatus, and multilayered circuit board
EP2808890A1 (en) Multilayer printed board
US7996806B2 (en) Methods and apparatus for layout of multi-layer circuit substrates
JP2008084208A (ja) 配線モデル作成装置、配線モデル作成方法、配線モデル作成プログラムおよび装置の製造方法
JP2007011629A (ja) プリント配線基板のリターンパスチェックシステム
US11335494B2 (en) Planar transformer
JP2009283771A (ja) 積層プリント基板
JP5051036B2 (ja) 多層基板解析装置、多層基板解析プログラム及び方法
JP2007281004A (ja) 多層配線構造体および多層プリント基板
JP2011029287A (ja) プリント配線基板、半導体装置及びプリント配線基板の製造方法
JP6658234B2 (ja) 積層型電子部品
JP6963414B2 (ja) 設計支援装置、設計支援方法およびプログラム
JP4907257B2 (ja) 回路基板の配線方法及び配線支援装置
JP2004252743A (ja) 多層配線基板の設計装置、その設計方法及び記録媒体
JP4701145B2 (ja) 配置モデル作成装置、配置モデル作成方法および配置モデル作成プログラム
JP5079592B2 (ja) データ生成装置およびデータ生成方法
JP5326360B2 (ja) 配線レイアウト方法及び配線レイアウト装置
JP2008147447A (ja) 半導体集積回路装置
US20080185181A1 (en) Alternating via fanout patterns
JP6613991B2 (ja) 配線基板の製造方法
JP2015012168A (ja) プリント回路板

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090616

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees