CN115413121A - 电路基板 - Google Patents
电路基板 Download PDFInfo
- Publication number
- CN115413121A CN115413121A CN202210549351.2A CN202210549351A CN115413121A CN 115413121 A CN115413121 A CN 115413121A CN 202210549351 A CN202210549351 A CN 202210549351A CN 115413121 A CN115413121 A CN 115413121A
- Authority
- CN
- China
- Prior art keywords
- dummy
- patterns
- substrate
- pad
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000004804 winding Methods 0.000 claims description 15
- 239000007787 solid Substances 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract description 5
- 239000011162 core material Substances 0.000 description 18
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 5
- LFERELMXERXKKQ-NYTQINMXSA-N cpad Chemical compound NC(=O)C1=CC=CC([C@H]2[C@@H]([C@@H](O)[C@H](COP([O-])(=O)O[P@@](O)(=O)OC[C@H]3[C@@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=[NH+]1 LFERELMXERXKKQ-NYTQINMXSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/29—Terminals; Tapping arrangements for signal inductances
- H01F27/292—Surface mounted devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/04—Fixed inductances of the signal type with magnetic core
- H01F17/045—Fixed inductances of the signal type with magnetic core with core of cylindric geometry and coil wound along its longitudinal axis, i.e. rod or drum core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
- H01F3/10—Composite arrangements of magnetic circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Coils Or Transformers For Communication (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明的技术问题在于,在具有在基板上表面安装有芯片型的线圈部件的结构的电路基板中,抑制高频区域中的阻抗的降低。本发明的电路基板(1)具备:基板(10)和表面安装于基板(10)的芯片型的线圈部件(20)。基板(10)包括:分别连接于信号线(S1、S2)的焊盘图案(P1、P2)和为浮置状态的虚设焊盘图案(DP1、DP2)。线圈部件(20)包括:分别与焊盘图案(P1、P2)连接的信号端子(E1、E2)和分别与虚设焊盘图案(DP1、DP2)连接的虚设端子(DE1、DE2)。如此,由于虚设焊盘图案(DP1、DP2)为浮置状态,因此,焊盘图案(P1、P2)与接地之间的电容降低,可抑制高频区域中的阻抗的降低。而且,也可确保线圈部件(20)相对于基板(10)的安装强度。
Description
技术领域
本发明涉及电路基板,尤其涉及具有在基板上表面安装有芯片型的线圈部件的结构的电路基板。
背景技术
在专利文献1中公开了如下结构:将安装于基板的线圈部件的一对端子电极与信号线连接,将另一对端子电极与接地图案连接。根据上述结构,线圈部件作为LC复合型部件发挥功能,插入损耗降低。
现有技术文献
专利文献
专利文献1:日本特开2008-140903号公报
发明内容
发明要解决的课题
然而,在专利文献1所记载的安装结构中,由于信号线与接地之间的电容增加,因此,存在高频区域中的阻抗降低这样的问题。
因此,本发明的目的在于,在具有在基板上表面安装有芯片型的线圈部件的结构的电路基板中,抑制高频区域中的阻抗的降低。
用于解决课题的手段
本发明的电路基板的特征在于,具备基板和表面安装于基板的芯片型的线圈部件,基板包括:第1和第2信号线;分别与第1和第2信号线连接的第1和第2焊盘图案;和为浮置状态的第1和第2虚设焊盘图案,线圈部件包括:鼓型芯,其包括第1凸缘部、第2凸缘部和位于第1凸缘部与第2凸缘部之间的卷芯部;设置于第1凸缘部的第1信号端子和第1虚设端子;设置于第2凸缘部的第2信号端子和第2虚设端子;和绕线,其卷绕于卷芯部,一端与第1信号端子连接,另一端与第2信号端子连接,线圈部件以第1和第2信号端子分别与第1和第2焊盘图案连接,第1和第2虚设端子分别与第1和第2虚设焊盘图案连接的方式搭载于基板。
根据本发明,由于虚设焊盘图案为浮置(floating)状态,因此,与将焊盘图案与虚设焊盘图案短路的情况相比,焊盘图案与接地之间的电容降低。由此,能够抑制高频区域中的阻抗的降低。而且,由于虚设焊盘图案与虚设端子连接,因此,也可确保线圈部件相对于基板的安装强度。
在本发明中,也可以为,第1和第2虚设焊盘图案均为不与其他图案连接的独立的图案。由此,能够防止因虚设焊盘图案引起的噪声的产生。
在本发明中,也可以为,第1和第2焊盘图案的有效面积比第1和第2虚设焊盘图案的有效面积小。由此,能够进一步降低焊盘图案与接地之间的电容。在该情况下,也可以为,第1和第2焊盘图案的外形尺寸与第1和第2虚设焊盘图案的外形尺寸相同,通过设置于第1和第2焊盘图案的切口来缩小有效面积。由此,能够充分地确保通过焊料的焊盘图案与信号端子的连接强度。
发明效果
如上所述,根据本发明,在具有在基板上表面安装有芯片型的线圈部件的结构的电路基板中,能够抑制高频区域中的阻抗的降低。
附图说明
图1是示出本发明的优选实施方式的电路基板1的外观的大致分解立体图。
图2是示出线圈部件20的外观的大致立体图。
图3是电路基板1的大致截面图。
图4是安装于基板10的状态下的线圈部件20的等效电路。
图5是用于说明实施方式的效果的图表,实线表示安装于基板10的状态下的线圈部件20的特性,虚线表示将焊盘图案(land pattern)P1与虚设焊盘图案(dummy landpattern)DP1一体化并且将焊盘图案P2与虚设焊盘图案DP2一体化的情况下的特性。
图6是示出第1变形例的基板10上的图案形状的大致俯视图。
图7是示出第2变形例的基板10上的图案形状的大致俯视图。
附图标记说明
1 电路基板
10 基板
20 线圈部件
30 鼓型芯
31、32 凸缘部
33 卷芯部
40 板状芯
50 焊料
A 部件搭载区域
DE1、DE2 虚设端子
DP1、DP2 虚设焊盘图案
E1、E2 信号端子
G 接地图案
P1、P2 焊盘图案
S1、S2 信号线
W 绕线
具体实施方式
以下,一边参照附图,一边对本发明的优选实施方式进行详细说明。
图1是示出本发明的优选实施方式的电路基板1的外观的大致分解立体图。
如图1所示,本实施方式的电路基板1具备:基板10、和表面安装于在基板10设置的部件搭载区域A的芯片型的线圈部件20。在基板10的表面,设置有:信号线S1、S2、分别与信号线S1、S2连接的焊盘图案P1、P2、和虚设焊盘图案DP1、DP2。焊盘图案P1、P2和虚设焊盘图案DP1、DP2均位于部件搭载区域A。虚设焊盘图案DP1、DP2均为未连接于其他图案的独立的图案,且为电浮置(floating)状态。在图1所示的例子中,焊盘图案P1和虚设焊盘图案DP2配置在彼此相对的位置,焊盘图案P2和虚设焊盘图案DP1配置在彼此相对的位置。换言之,焊盘图案P1、P2配置在彼此对角的位置,虚设焊盘图案DP1、DP2配置在彼此对角的位置。
图2是示出线圈部件20的外观的大致立体图。
如图2所示,线圈部件20具有:具有凸缘部31、32和卷芯部33的鼓型芯30;固定于凸缘部31、32的板状芯40;设置于凸缘部31的信号端子E1和虚设端子DE1;设置于凸缘部32的信号端子E2和虚设端子DE2;和卷绕于卷芯部33的绕线(wire)W。绕线W是以铜等良导体为芯材的包覆导线。
鼓型芯30是由铁氧体等高导磁率材料构成的鼓型的块(block),具有凸缘部31、32和设置于它们之间的卷芯部33一体化的结构。板状芯40也是由铁氧体等高导磁率材料构成的板状的块。鼓型芯30和板状芯40经由粘接剂等相互固定。而且,绕线W的一端与信号端子E1接线,绕线W的另一端与信号端子E2接线。在虚设端子DE1、DE2不与任何绕线接线。信号端子E1、E2和虚设端子DE1、DE2可以为由烧附在鼓型芯30的银膏等构成的端子,也可以为由烧附在鼓型芯30的端子金属件构成的端子。
而且,线圈部件20,以信号端子E1、E2分别与焊盘图案P1、P2连接,并且虚设端子DE1、DE2分别与虚设焊盘图案DP1、DP2连接的方式,搭载于基板10。信号端子E1、E2和虚设端子DE1、DE2与焊盘图案P1、P2和虚设焊盘图案DP1、DP2的连接如作为截面图的图3所示,经由焊料50而进行。
如图3所示,在基板10的内部,在与焊盘图案P1、P2和虚设焊盘图案DP1、DP2重叠的位置存在接地图案G。因此,在焊盘图案P1、P2和虚设焊盘图案DP1、DP2与接地图案G之间产生杂散电容。
图4是安装于基板10的状态下的线圈部件20的等效电路。
如图4所示,线圈部件20能够通过电感成分Ls、电容成分Cp和电阻成分Rp并联连接的等效电路来表示。除此之外,在线圈部件20安装于基板10的状态下,追加有:在焊盘图案P1、P2与接地图案G之间产生的杂散电容成分Cpad。然而,由于焊盘图案P1与虚设焊盘图案DP1分离,焊盘图案P2与虚设焊盘图案DP2分离,由此,在虚设焊盘图案DP1、DP2产生的杂散电容不包含在杂散电容成分Cpad中。由此,杂散电容成分Cpad被降低,因此,高频区域中的阻抗的降低被抑制。另一方面,虚设端子DE1、DE2与虚设焊盘图案DP1、DP2经由焊料50连接,因此,也充分地确保线圈部件20的安装强度。
图5是用于说明本实施方式的效果的图表,实线表示安装于基板10的状态下的线圈部件20的特性,虚线表示将焊盘图案P1与虚设焊盘图案DP1一体化并且将焊盘图案P2与虚设焊盘图案DP2一体化的情况下的特性。如图5所示,可知:在低频区域中,本实施方式的电路基板1与比较例的电路基板的阻抗几乎没有差异,但在高频区域中,本实施方式的电路基板1能够得到更高的阻抗。
图6是示出第1变形例的基板10上的图案形状的大致俯视图。
在图6所示的第1变形例中,与上述实施方式中的图案形状的不同之处在于,焊盘图案P1与焊盘图案P2配置在彼此相对的位置并且虚设焊盘图案DP1与虚设焊盘图案DP2配置在彼此相对的位置。在该情况下,对于安装于基板10的线圈部件20,也需要变更绕线W的接线位置。具体而言,将信号端子E1和虚设端子DE1的位置配置为与图2相反即可。如第1变形例所例示的那样,对于焊盘图案P1、P2和虚设焊盘图案DP1、DP2的布局没有特别限定。
图7是示出第2变形例的基板10上的图案形状的大致俯视图。
在图7所示的第2变形例中,在焊盘图案P1、P2设置有多个狭缝状的切口。关于外形尺寸,焊盘图案P1、P2与虚设焊盘图案DP1、DP2相同,但由于在焊盘图案P1、P2设置有狭缝状的切口,因此,与虚设焊盘图案DP1、DP2相比,有效面积缩小。在此,有效面积是指,导体图案存在的部分的面积。这样,通过缩小焊盘图案P1、P2的有效面积,在与接地图案G之间产生的杂散电容成分Cpad进一步降低,因此,高频区域中的阻抗进一步改善。而且,由于外形尺寸被维持,因此,能够确保通过焊料50的连接强度。
以上,对本发明的优选的实施方式进行了说明,但本发明并不限定于上述的实施方式,在不脱离本发明的主旨的范围内能够进行各种变更,这些变更当然也包含在本发明的范围内。
Claims (9)
1.一种线圈部件,其特征在于:
具备:
基板;和
表面安装于所述基板的芯片型的线圈部件,
所述基板包括:第1和第2信号线;分别与所述第1和第2信号线连接的第1和第2焊盘图案;和为浮置状态的第1和第2虚设焊盘图案,
所述线圈部件包括:鼓型芯,其包括第1凸缘部、第2凸缘部和位于所述第1凸缘部与所述第2凸缘部之间的卷芯部;设置于所述第1凸缘部的第1信号端子和第1虚设端子;设置于所述第2凸缘部的第2信号端子和第2虚设端子;和绕线,其卷绕于所述卷芯部,一端与所述第1信号端子连接,另一端与所述第2信号端子连接,
所述线圈部件,以所述第1和第2信号端子分别与所述第1和第2焊盘图案连接,所述第1和第2虚设端子分别与所述第1和第2虚设焊盘图案连接的方式,搭载于所述基板。
2.根据权利要求1所述的电路基板,其特征在于:
所述第1和第2虚设焊盘图案均为不与其他图案连接的独立的图案。
3.根据权利要求1或2所述的电路基板,其特征在于:
所述第1和第2焊盘图案的有效面积比所述第1和第2虚设焊盘图案的有效面积小。
4.根据权利要求3所述的电路基板,其特征在于:
所述第1和第2焊盘图案的外形尺寸与所述第1和第2虚设焊盘图案的外形尺寸相同,通过设置于所述第1和第2焊盘图案的切口来缩小有效面积。
5.根据权利要求1所述的电路基板,其特征在于:
所述第1焊盘图案与所述第2虚设焊盘图案在轴向上彼此相对,
所述第2焊盘图案与所述第1虚设焊盘图案在轴向上彼此相对。
6.根据权利要求1所述的电路基板,其特征在于:
所述第1和第2焊盘图案各自具有切口。
7.根据权利要求6所述的电路基板,其特征在于:
所述第1和第2虚设焊盘图案各自为不具有切口的实心图案。
8.根据权利要求1所述的电路基板,其特征在于:
所述第1和第2焊盘图案各自具有沿轴向延伸的多个切口。
9.根据权利要求1所述的电路基板,其特征在于:
所述基板还包括:接地图案,其与所述第1和第2焊盘图案及所述第1和第2虚设焊盘图案重叠。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021089780A JP2022182298A (ja) | 2021-05-28 | 2021-05-28 | 回路基板 |
JP2021-089780 | 2021-05-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115413121A true CN115413121A (zh) | 2022-11-29 |
Family
ID=84157160
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210549351.2A Pending CN115413121A (zh) | 2021-05-28 | 2022-05-20 | 电路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20220384089A1 (zh) |
JP (1) | JP2022182298A (zh) |
CN (1) | CN115413121A (zh) |
-
2021
- 2021-05-28 JP JP2021089780A patent/JP2022182298A/ja active Pending
-
2022
- 2022-04-28 US US17/731,292 patent/US20220384089A1/en active Pending
- 2022-05-20 CN CN202210549351.2A patent/CN115413121A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220384089A1 (en) | 2022-12-01 |
JP2022182298A (ja) | 2022-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10374568B2 (en) | Common mode filter | |
US9077061B2 (en) | Directional coupler | |
US8536956B2 (en) | Directional coupler | |
US11133126B2 (en) | Coil component | |
CN108987037B (zh) | 线圈部件及其频率特性的变更方法 | |
US10153746B2 (en) | Wiring board with filter circuit and electronic device | |
JP2008258464A (ja) | 回路基板および差動伝送機器 | |
JP2000223905A (ja) | 電子装置 | |
JP2008262943A (ja) | 回路基板および差動伝送機器 | |
CN115413121A (zh) | 电路基板 | |
US10004144B2 (en) | Connector module | |
JP5506719B2 (ja) | フィルタ回路 | |
JP6452921B1 (ja) | コネクタ | |
JP5617736B2 (ja) | アンテナ装置 | |
JP3661326B2 (ja) | 印刷配線基板装置 | |
JPWO2016006676A1 (ja) | 高周波モジュール | |
JP5161034B2 (ja) | 多層プリント基板における同軸コネクタの接続構造および接続方法 | |
JP7363559B2 (ja) | コイル部品及びこれを備える回路基板 | |
JP7322973B2 (ja) | 電子回路 | |
WO2017208919A1 (ja) | フィルタ回路およびコネクタ | |
WO2023210499A1 (ja) | 回路装置、およびフィルタ回路 | |
US20220059278A1 (en) | Multi-terminal chip inductor | |
WO2021049399A1 (ja) | 電子部品モジュール | |
US20240162876A1 (en) | Filter device | |
JP3505878B2 (ja) | 印刷配線基板装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |