JPH10322025A - プリント回路基板 - Google Patents
プリント回路基板Info
- Publication number
- JPH10322025A JPH10322025A JP9129929A JP12992997A JPH10322025A JP H10322025 A JPH10322025 A JP H10322025A JP 9129929 A JP9129929 A JP 9129929A JP 12992997 A JP12992997 A JP 12992997A JP H10322025 A JPH10322025 A JP H10322025A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- circuit board
- pattern
- soldering
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 本発明は、内層にグランド、電源あるいは信
号パターンを有し、スルホールによって表、裏および内
層を接続するプリント回路基板に関し、多層プリント回
路基板のスルホールに電子部品のリードピンを挿入して
半田つけする必要があるときに、スルホールの他に内層
への接続用スルホールを設けて電気的に接続を行う構造
とし半田つけ時の熱の逃げを軽減して半田つけ不良の発
生を無くし半田付け手直しなどの工数を削減することを
目的とする。 【解決手段】 基板の表のパターン、裏のパターンを接
続すると共に、電子部品のリードピンを挿入して接続す
るスルホールと、スルホールに接続した表あるいは裏の
パターンと内層のグランド、電源あるいは信号パターン
を接続する接続用スルホールとを備えるプリント回路基
板である。
号パターンを有し、スルホールによって表、裏および内
層を接続するプリント回路基板に関し、多層プリント回
路基板のスルホールに電子部品のリードピンを挿入して
半田つけする必要があるときに、スルホールの他に内層
への接続用スルホールを設けて電気的に接続を行う構造
とし半田つけ時の熱の逃げを軽減して半田つけ不良の発
生を無くし半田付け手直しなどの工数を削減することを
目的とする。 【解決手段】 基板の表のパターン、裏のパターンを接
続すると共に、電子部品のリードピンを挿入して接続す
るスルホールと、スルホールに接続した表あるいは裏の
パターンと内層のグランド、電源あるいは信号パターン
を接続する接続用スルホールとを備えるプリント回路基
板である。
Description
【０００１】
【発明の属する技術分野】本発明は、内層にグランド、
電源あるいは信号パターンを有し、スルホールによって
表、裏および内層を接続するプリント回路基板に関する
ものである。
電源あるいは信号パターンを有し、スルホールによって
表、裏および内層を接続するプリント回路基板に関する
ものである。
【０００２】
【従来の技術】従来、多層のプリント回路基板にスルホ
ールを形成し、スルホール内にメッキを施してプリント
回路基板の表裏のパターンおよび内層のパターンとを電
気的に導通させている。この多層プリント回路基板のス
ルホールに、実装する電子部品のリードピンを挿入し、
半田フローで半田付けするようにしていた。
ールを形成し、スルホール内にメッキを施してプリント
回路基板の表裏のパターンおよび内層のパターンとを電
気的に導通させている。この多層プリント回路基板のス
ルホールに、実装する電子部品のリードピンを挿入し、
半田フローで半田付けするようにしていた。
【０００３】
【発明が解決しようとする課題】上述したように多層の
プリント回路基板のスルホールに電子部品のリードピン
を挿入して半田つけを図３の（ａ）に示すようにしてい
たため、図３の（ｂ）に模式的に示すように当該多層の
プリント回路基板の内部の層（例えばグランド、電源、
あるいは信号パターン）がスルホールの途中で接続され
ていた場合、半田つけ時に熱が当該内部の層のパターン
を経て逃げてしまい（熱が拡散してしまい）半田が半田
フローに浸したと反対側の図示上側に半田が充分に到達
しなく、半田つけ後、半田つけ自動検査装置で半田つけ
状態を検査した場合に、外観上未半田つけと判定されて
しまうという問題があった。また、図３の（ａ）に模式
的に示したような半田つけ状態は、スルホールに挿入し
たリードピンのどの部分までが半田つけされているかを
外観上判断できないという問題があり、半田状態の信頼
性からも半田つけ不良と判定されている。このため、半
田つけ不良として不良部分に半田をつけたす修正が必要
となってしまい、手直し工数の増加となるという問題が
発生した。
プリント回路基板のスルホールに電子部品のリードピン
を挿入して半田つけを図３の（ａ）に示すようにしてい
たため、図３の（ｂ）に模式的に示すように当該多層の
プリント回路基板の内部の層（例えばグランド、電源、
あるいは信号パターン）がスルホールの途中で接続され
ていた場合、半田つけ時に熱が当該内部の層のパターン
を経て逃げてしまい（熱が拡散してしまい）半田が半田
フローに浸したと反対側の図示上側に半田が充分に到達
しなく、半田つけ後、半田つけ自動検査装置で半田つけ
状態を検査した場合に、外観上未半田つけと判定されて
しまうという問題があった。また、図３の（ａ）に模式
的に示したような半田つけ状態は、スルホールに挿入し
たリードピンのどの部分までが半田つけされているかを
外観上判断できないという問題があり、半田状態の信頼
性からも半田つけ不良と判定されている。このため、半
田つけ不良として不良部分に半田をつけたす修正が必要
となってしまい、手直し工数の増加となるという問題が
発生した。
【０００４】本発明は、これらの問題を解決するため、
多層プリント回路基板のスルホールに電子部品のリード
ピンを挿入して半田つけする必要があるときに、スルホ
ールの他に内層への接続用スルホールを設けて電気的に
接続を行う構造とし半田つけ時の熱の逃げ（熱の拡散）
を軽減して半田つけ不良の発生を無くし半田付け手直し
などの工数を削減することを目的としている。
多層プリント回路基板のスルホールに電子部品のリード
ピンを挿入して半田つけする必要があるときに、スルホ
ールの他に内層への接続用スルホールを設けて電気的に
接続を行う構造とし半田つけ時の熱の逃げ（熱の拡散）
を軽減して半田つけ不良の発生を無くし半田付け手直し
などの工数を削減することを目的としている。
【０００５】
【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、回路基板
１は、多層の電子部品を実装する回路基板であって、ス
ルホール２、接続用スルホール３などを設けたものであ
る。
決するための手段を説明する。図１において、回路基板
１は、多層の電子部品を実装する回路基板であって、ス
ルホール２、接続用スルホール３などを設けたものであ
る。
【０００６】スルホール２は、回路基板１の表および裏
のパターンを接続して部品７を当該スルホール２に挿入
して半田つけするものである。接続用スルホール３は、
回路基板１の表あるいは裏のパターンと内層のパターン
とを接続するものである。
のパターンを接続して部品７を当該スルホール２に挿入
して半田つけするものである。接続用スルホール３は、
回路基板１の表あるいは裏のパターンと内層のパターン
とを接続するものである。
【０００７】次に、構造を説明する。スルホール２によ
って回路基板１の表のパターンおよび裏のパターンを接
続すると共に、接続用スルホール３によって当該スルホ
ール２に接続した表あるいは裏のパターンと内層のグラ
ンド、電源あるいは信号パターンとを接続した状態で、
部品７のリードピン８を当該スルホール２に挿入して半
田つけするようにしている。
って回路基板１の表のパターンおよび裏のパターンを接
続すると共に、接続用スルホール３によって当該スルホ
ール２に接続した表あるいは裏のパターンと内層のグラ
ンド、電源あるいは信号パターンとを接続した状態で、
部品７のリードピン８を当該スルホール２に挿入して半
田つけするようにしている。
【０００８】この際に、スルホール２と接続用スルホー
ル３とを接続する接続パターンについて、熱抵抗が大と
なるように若干細くするようにしている。また、スルホ
ール２と接続用スルホール３とを接続する接続パターン
について、半田フローに浸して半田つけする側の回路基
板１の表あるいは裏に設けるようにしている。
ル３とを接続する接続パターンについて、熱抵抗が大と
なるように若干細くするようにしている。また、スルホ
ール２と接続用スルホール３とを接続する接続パターン
について、半田フローに浸して半田つけする側の回路基
板１の表あるいは裏に設けるようにしている。
【０００９】従って、多層プリント回路基板のスルホー
ル２に電子部品のリードピン８を挿入して半田つけする
必要があるときに、スルホール２の他に内層への接続用
スルホール３を設けて電気的に接続を行う構造とするこ
とにより、半田つけ時の熱の逃げを軽減して半田つけ不
良の発生を無くし半田付け手直しなどの工数を削減する
ことが可能となる。
ル２に電子部品のリードピン８を挿入して半田つけする
必要があるときに、スルホール２の他に内層への接続用
スルホール３を設けて電気的に接続を行う構造とするこ
とにより、半田つけ時の熱の逃げを軽減して半田つけ不
良の発生を無くし半田付け手直しなどの工数を削減する
ことが可能となる。
【００１０】
【発明の実施の形態】次に、図１および図２を用いて本
発明の実施の形態および動作を順次詳細に説明する。
発明の実施の形態および動作を順次詳細に説明する。
【００１１】図１は、本発明の１実施例構造図を示す。
これは、回路基板１の断面図を示す。図１において、回
路基板１は、スルホール２を設けて表と裏のパターンを
接続したり、スルホール２に部品７のリードピン８を挿
入して半田つけしたり、接続用スルホール３を設けて
表、裏および内層のパターンを接続したりなどするもの
である。
これは、回路基板１の断面図を示す。図１において、回
路基板１は、スルホール２を設けて表と裏のパターンを
接続したり、スルホール２に部品７のリードピン８を挿
入して半田つけしたり、接続用スルホール３を設けて
表、裏および内層のパターンを接続したりなどするもの
である。
【００１２】スルホール２は、表と裏のパターンを接続
したり、当該スルホール２に部品７のリードピン８を挿
入して半田つけしたりなどするためのものである。ここ
では、スルホール２は、図示のように、表と裏のパター
ンを電気的に接続および部品７のリードピン８を挿入し
て半田つけするためのものであり、内層のパターンと接
続しないようにし、半田つけ時に熱が逃げて加熱不足と
なって従来の図３の（ａ）に示す半田つけ不良（半田フ
ローに浸した面と反対側の図示上側に良好な半田フィレ
ットが形成されない状態）が発生しないようにしたもの
である。スルホール２と内層のパターンとの接続は、本
発明によって新たに設けた小径の接続用スルホール３に
よって行う。
したり、当該スルホール２に部品７のリードピン８を挿
入して半田つけしたりなどするためのものである。ここ
では、スルホール２は、図示のように、表と裏のパター
ンを電気的に接続および部品７のリードピン８を挿入し
て半田つけするためのものであり、内層のパターンと接
続しないようにし、半田つけ時に熱が逃げて加熱不足と
なって従来の図３の（ａ）に示す半田つけ不良（半田フ
ローに浸した面と反対側の図示上側に良好な半田フィレ
ットが形成されない状態）が発生しないようにしたもの
である。スルホール２と内層のパターンとの接続は、本
発明によって新たに設けた小径の接続用スルホール３に
よって行う。
【００１３】接続用スルホール３は、表、裏、内層のパ
ターンを接続するためのものであって、ここでは、小径
のスルホールであり、回路基板１の表、裏、内層のパタ
ーンを電気的に相互に接続するものである。
ターンを接続するためのものであって、ここでは、小径
のスルホールであり、回路基板１の表、裏、内層のパタ
ーンを電気的に相互に接続するものである。
【００１４】グランドパターン４は、内層のパターンの
例であって、他に電源パターン、信号パターンなどがあ
る。レジスト５、６は、接続用スルホール３などの配線
パターンを被う絶縁膜である。
例であって、他に電源パターン、信号パターンなどがあ
る。レジスト５、６は、接続用スルホール３などの配線
パターンを被う絶縁膜である。
【００１５】部品７は、回路基板１上に実装しようとす
る電子部品である。リードピン８は、部品７のリードピ
ンであって、ここでは、スルホール２に挿入して半田つ
けしようとするものである。
る電子部品である。リードピン８は、部品７のリードピ
ンであって、ここでは、スルホール２に挿入して半田つ
けしようとするものである。
【００１６】半田１０は、半田フローによって半田つけ
したものであって、図示のような良好な半田フィレット
を形成したものである。次に、構成を説明する。
したものであって、図示のような良好な半田フィレット
を形成したものである。次に、構成を説明する。
【００１７】（１） 回路基板１上にスルホール２を設
けて部品７のリードピン８を挿入して半田つけして部品
７を実装する。この場合、当該スルホール２と回路基板
１の内層のパターン（グランドパターン４）との接続を
なしにする。
けて部品７のリードピン８を挿入して半田つけして部品
７を実装する。この場合、当該スルホール２と回路基板
１の内層のパターン（グランドパターン４）との接続を
なしにする。
【００１８】（２） （１）でスルホール２と回路基板
１の内層のパターンとの接続をなしにした代わりに、回
路基板１に小径の接続用スルホール３を設けて、当該ス
ルホール２と当該接続用スルホール３とを接続パターン
で接続し、該接続用スルホール３によって内層のパター
ン（グランパターン４、電源パターン、信号パターン）
と接続する。
１の内層のパターンとの接続をなしにした代わりに、回
路基板１に小径の接続用スルホール３を設けて、当該ス
ルホール２と当該接続用スルホール３とを接続パターン
で接続し、該接続用スルホール３によって内層のパター
ン（グランパターン４、電源パターン、信号パターン）
と接続する。
【００１９】（３） 回路基板１のスルホール２内に部
品７のリードピン８を挿入するなどして半田つけする部
品を回路基板１上に取り付ける。 （４） （３）の状態で半田フローによって図１図示の
ように半田つけする。
品７のリードピン８を挿入するなどして半田つけする部
品を回路基板１上に取り付ける。 （４） （３）の状態で半田フローによって図１図示の
ように半田つけする。
【００２０】以上によって、スルホール２の内部のリー
ドピン８との隙間に半田が入り込み、更に表面張力など
によって図示のような良好な半田フィレットを形成して
固化する。そして、検査時にビデオカメラで撮影した半
田つけした部分の所定の光源の反射画像が得られ、正常
に半田つけされていると判断され、従来の図３の（ａ）
のように所定の光源の反射像が得られなく半田つけ不良
と判定されることがなくなる。
ドピン８との隙間に半田が入り込み、更に表面張力など
によって図示のような良好な半田フィレットを形成して
固化する。そして、検査時にビデオカメラで撮影した半
田つけした部分の所定の光源の反射画像が得られ、正常
に半田つけされていると判断され、従来の図３の（ａ）
のように所定の光源の反射像が得られなく半田つけ不良
と判定されることがなくなる。
【００２１】図２は、本発明の説明図を示す。図２の
（ａ）は、図１のスルホール２および接続用スルホール
３の詳細な断面図を示す。ここでは、下側が半田フロー
に接触させて半田つけさせる面であって、その反対側の
上側にスルホール２と接続用スルホール３との配線パタ
ーンに切れ目を入れて熱放散を防止したものである。ス
ルホール２と接続用スルホール３とを接続するの配線パ
ターン３１は、半田フローと接触させる下側の配線パタ
ーンで接続している。これにより、スルホール２の特に
半田フローから離れて位置する図示上側の部分からの熱
放散を低減し、従来の図３の（ａ）のように半田の浸透
不良（フィレット形状不良）が発生しないようにしたも
のである。
（ａ）は、図１のスルホール２および接続用スルホール
３の詳細な断面図を示す。ここでは、下側が半田フロー
に接触させて半田つけさせる面であって、その反対側の
上側にスルホール２と接続用スルホール３との配線パタ
ーンに切れ目を入れて熱放散を防止したものである。ス
ルホール２と接続用スルホール３とを接続するの配線パ
ターン３１は、半田フローと接触させる下側の配線パタ
ーンで接続している。これにより、スルホール２の特に
半田フローから離れて位置する図示上側の部分からの熱
放散を低減し、従来の図３の（ａ）のように半田の浸透
不良（フィレット形状不良）が発生しないようにしたも
のである。
【００２２】図２の（ｂ）は、スルホール２および接続
用スルホール３による内層のパターンへの接続の様子を
模式的に示す。ここで、実線は、回路基板１の内層のパ
ターンを示し、点線はスルホール２の回路基板１のここ
では裏の接続用パターン３１（図２の（ａ）の下側の
面）を示す。
用スルホール３による内層のパターンへの接続の様子を
模式的に示す。ここで、実線は、回路基板１の内層のパ
ターンを示し、点線はスルホール２の回路基板１のここ
では裏の接続用パターン３１（図２の（ａ）の下側の
面）を示す。
【００２３】部品７のリードピン８はスルホール２の穴
の内部に挿入し、当該スルホール２とは、回路基板１の
下側の接続用パターン３１によって接続用スルホール３
に接続し、当該接続用スルホール３を通って回路基板１
の内層のパターンに接続するようにしている。これによ
り、部品７のリードピン８の半田つけ時に、従来の図３
の（ａ）に示すようなスルホール２から内層パターンを
経て伝わる熱拡散をなくし、図３の（ａ）に示すような
半田つけ不良が発生する事態を解消することが可能とな
る。
の内部に挿入し、当該スルホール２とは、回路基板１の
下側の接続用パターン３１によって接続用スルホール３
に接続し、当該接続用スルホール３を通って回路基板１
の内層のパターンに接続するようにしている。これによ
り、部品７のリードピン８の半田つけ時に、従来の図３
の（ａ）に示すようなスルホール２から内層パターンを
経て伝わる熱拡散をなくし、図３の（ａ）に示すような
半田つけ不良が発生する事態を解消することが可能とな
る。
【００２４】
【発明の効果】以上説明したように、本発明によれば、
多層プリント回路基板のスルホール２に電子部品のリー
ドピン８を挿入して半田つけする必要があるときに、ス
ルホール２の他に内層への接続用スルホール３を設けて
電気的に接続を行う構造を採用しているため、スルホー
ル２に挿入したリードピン８の半田つけ時の熱の逃げを
軽減して半田つけ不良の発生を無くし、半田付け手直し
などの工数を削減することができる。これにより、 （１） 半田こて等で従来の不良部に半田をつけたす修
正工程がなくなり、生産性が向上する。
多層プリント回路基板のスルホール２に電子部品のリー
ドピン８を挿入して半田つけする必要があるときに、ス
ルホール２の他に内層への接続用スルホール３を設けて
電気的に接続を行う構造を採用しているため、スルホー
ル２に挿入したリードピン８の半田つけ時の熱の逃げを
軽減して半田つけ不良の発生を無くし、半田付け手直し
などの工数を削減することができる。これにより、 （１） 半田こて等で従来の不良部に半田をつけたす修
正工程がなくなり、生産性が向上する。
【００２５】（２） 実装されている電子部品に修正工
程による過度の熱ストレスを加えることがなくなり、電
子部品の信頼性を損なうことがない。 （３） 半田つけ温度（半田フロー時の半田温度）を過
度に高くする必要がなくなり、回路基板の熱劣化に伴う
耐湿性や絶縁耐性の低下を防止できる。
程による過度の熱ストレスを加えることがなくなり、電
子部品の信頼性を損なうことがない。 （３） 半田つけ温度（半田フロー時の半田温度）を過
度に高くする必要がなくなり、回路基板の熱劣化に伴う
耐湿性や絶縁耐性の低下を防止できる。
【図１】本発明の１実施例構造図である。
【図２】本発明の説明図である。
【図３】従来技術の説明図である。
１：回路基板 ２：スルホール ３：接続用スルホール ４：グランドパターン ５、６：レジスト ７：部品 ８：リードピン １０：半田
Claims (3)
- 【請求項１】内層にグランド、電源あるいは信号パター
ンを有し、スルホールによって表、裏および内層を接続
するプリント回路基板において、 上記基板の表のパターン、裏のパターンを接続すると共
に、電子部品のリードピンを挿入して接続するスルホー
ルと、 上記スルホールに接続した表あるいは裏のパターンと上
記内層のグランド、電源あるいは信号パターンを接続す
る接続用スルホールとを備えたことを特徴とするプリン
ト回路基板。 - 【請求項２】上記スルホールと上記接続用スルホールと
を接続する接続パターンについて、熱抵抗を大とするよ
うに若干細くしたことを特徴とする請求項１記載のプリ
ント回路基板。 - 【請求項３】上記スルホールと上記接続用スルホールと
を接続する接続パターンについて、半田フローに浸して
半田つけする側の上記基板の表あるいは裏に設けたこと
を特徴とする請求項１あるいは請求項２記載のプリント
回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9129929A JPH10322025A (ja) | 1997-05-20 | 1997-05-20 | プリント回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9129929A JPH10322025A (ja) | 1997-05-20 | 1997-05-20 | プリント回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10322025A true JPH10322025A (ja) | 1998-12-04 |
Family
ID=15021917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9129929A Pending JPH10322025A (ja) | 1997-05-20 | 1997-05-20 | プリント回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10322025A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008229A (ja) * | 2001-06-25 | 2003-01-10 | Matsushita Electric Ind Co Ltd | プリント回路基板及びその製造方法 |
| FR2849740A1 (fr) * | 2002-12-09 | 2004-07-09 | Yazaki Corp | Structure de montage pour composant electronique |
| US6765400B2 (en) | 2000-07-25 | 2004-07-20 | Ibiden Co., Ltd. | Inspection apparatus and probe card |
| JP2006319135A (ja) * | 2005-05-12 | 2006-11-24 | Fujitsu Ltd | プリント配線板 |
| JP2007059803A (ja) * | 2005-08-26 | 2007-03-08 | Fuji Xerox Co Ltd | プリント基板、電子基板及び電子機器 |
| JP2008112778A (ja) * | 2006-10-30 | 2008-05-15 | Yaskawa Electric Corp | プリント配線基板とこれを備えたモータ制御装置 |
| JP2016100528A (ja) * | 2014-11-25 | 2016-05-30 | Ｎｅｃプラットフォームズ株式会社 | プリント配線基板 |
-
1997
- 1997-05-20 JP JP9129929A patent/JPH10322025A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6765400B2 (en) | 2000-07-25 | 2004-07-20 | Ibiden Co., Ltd. | Inspection apparatus and probe card |
| JP2003008229A (ja) * | 2001-06-25 | 2003-01-10 | Matsushita Electric Ind Co Ltd | プリント回路基板及びその製造方法 |
| FR2849740A1 (fr) * | 2002-12-09 | 2004-07-09 | Yazaki Corp | Structure de montage pour composant electronique |
| JP2006319135A (ja) * | 2005-05-12 | 2006-11-24 | Fujitsu Ltd | プリント配線板 |
| JP2007059803A (ja) * | 2005-08-26 | 2007-03-08 | Fuji Xerox Co Ltd | プリント基板、電子基板及び電子機器 |
| JP2008112778A (ja) * | 2006-10-30 | 2008-05-15 | Yaskawa Electric Corp | プリント配線基板とこれを備えたモータ制御装置 |
| JP2016100528A (ja) * | 2014-11-25 | 2016-05-30 | Ｎｅｃプラットフォームズ株式会社 | プリント配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5290970A (en) | Multilayer printed circuit board rework method and rework pin | |
| JPH10322025A (ja) | プリント回路基板 | |
| JP2004273990A (ja) | 電子回路基板およびその製造方法 | |
| JP2008227272A (ja) | プリント配線板および電子装置 | |
| JPH10126025A (ja) | プリント配線板のスルーホール構造 | |
| JP2001308531A (ja) | 多層プリント配線基板 | |
| JP2005327895A (ja) | プリント配線板 | |
| KR20210124656A (ko) | 두꺼운 다층 인쇄회로기판 양면 납땜 제조방법 | |
| JP2006120940A (ja) | 電子部品実装基板、加熱装置及びシールドケース装着方法 | |
| JPH118473A (ja) | プリント配線板 | |
| JPH09321417A (ja) | 片面印刷配線基板 | |
| JPH06169171A (ja) | 導体ピンの接合方法 | |
| JPH0223644A (ja) | 導体ピンを有する電子部品搭載用基板の製造方法 | |
| JPH03283484A (ja) | 大電流回路基板 | |
| JP3323114B2 (ja) | 密着力強化穴を有する表面実装用パッド | |
| JP2001210958A (ja) | 多層プリント配線板のスルーホール補強方法 | |
| JPH07170067A (ja) | プリント基板の製造方法、及びリフロー半田付け方法 | |
| JPH06169152A (ja) | 印刷配線板構造 | |
| JPH08228075A (ja) | 基板の製造方法 | |
| KR19980028045U (ko) | BGA(Ball Grid Array) 부품의 실장을 위한 인쇄회로기판 | |
| JPH07312472A (ja) | 電子回路装置 | |
| JP2001284759A (ja) | フレキシブルケーブルの接合構造 | |
| JPH114066A (ja) | プリント配線板 | |
| JPH10294339A (ja) | Ｂｇａ方式の実装部品搭載用のプリント基板 | |
| JP2018107381A (ja) | プリント回路アセンブリ及びその製造方法 |