JP2009206327A - 配線構造及び多層プリント配線板。 - Google Patents

配線構造及び多層プリント配線板。 Download PDF

Info

Publication number
JP2009206327A
JP2009206327A JP2008047826A JP2008047826A JP2009206327A JP 2009206327 A JP2009206327 A JP 2009206327A JP 2008047826 A JP2008047826 A JP 2008047826A JP 2008047826 A JP2008047826 A JP 2008047826A JP 2009206327 A JP2009206327 A JP 2009206327A
Authority
JP
Japan
Prior art keywords
conductor portion
hole
wiring
annular
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008047826A
Other languages
English (en)
Other versions
JP5066461B2 (ja
Inventor
Mitsuharu Miyata
光晴 宮田
Masaru Mitobe
勝 水戸部
Kazuyoshi Saito
和良 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2008047826A priority Critical patent/JP5066461B2/ja
Publication of JP2009206327A publication Critical patent/JP2009206327A/ja
Application granted granted Critical
Publication of JP5066461B2 publication Critical patent/JP5066461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】配線層への熱拡散を抑制し、はんだ接続部分をはんだ付け温度にまで短時間に上昇させることが容易であると共に、配線層間の接続信頼性の高い配線構造を提供する
【解決手段】配線層2は、スルーホール3を囲むように形成された環状導体部8と、環状導体部8の周囲に配設された外側導体部11と、環状導体部8と外側導体部11とを分断して絶縁する環状の絶縁部9とを備え、外側導体部11は、各配線層2を連結するバイアホール10を有し、少なくとも一つの配線層2は、絶縁部9に掛け渡されて環状導体部8と外側導体部11とを連結する連結導体部12を有することを特徴とする配線構造1。
【選択図】図1

Description

本発明は、配線構造及び多層プリント配線板の改良に関するものである。
従来から、多層の配線層を有するプリント配線板(以下、多層プリント配線板という)には、コネクタ、コンデンサ、DC/DCコンバータモジュール等の実装部品の端子部が挿入されて半田付けされるスルーホールが設けられている。
また、多層プリント配線板において内側の配線層にはベタ配線と呼ばれる導体層が形成されており、このベタ配線層にスルーホールが接続されていた。このため、スルーホールに実装部品の端子部を挿入して半田付けをする際に、半田ごてからの熱がスルーホールの内部に形成されている導体部を介して内層のベタ配線層に拡散しやすく、半田付け時の温度上昇が不十分となる。これにより、スルーホール内に半田が十分に充填されないという半田上がり性の悪化という問題があった。特に多層プリント配線板に大型実装部品をはんだ付けする際には、各配線層や実装部品が大きな熱容量を有するため、はんだ接続部分をはんだ付け可能な所定温度にまで短時間に上昇させることが困難であるという問題があった。
そこで、従来から、図3及び図4に示すように、多層プリント配線板の表面及び裏面の配線層、並びに内部の配線層のスルーホールの周囲に熱放散を抑制するためのサーマルランドが形成された配線構造が知られている(例えば特許文献1参照)。
図3は、従来の一般的な多層プリント配線板におけるスルーホール近傍の配線構造を示している。従来の多層プリント配線板120は、図3に示すように、多層の配線層102A〜102Dとこれらの配線層に挟まれた複数の絶縁層105とを有し、配線層102D側から配線層102A側に実装部品106のリード線106aを挿入するためのスルーホール103が形成されている。また、表層の配線層102A及び102Dには、スルーホール103の外周に内縁を有するスルーホールランド108が形成され、各スルーホールランド108は、スルーホール103の壁面に形成された銅メッキ層から成る導電層103aを介して相互に、かつ、内部の配線層102B,102Cと接続されている。
また、図4は、図3中の配線層102A〜102Dに形成されている従来のサーマルランド104の形状を示している。従来のサーマルランド104は、スルーホール103を囲むように形成された環状部分108と、環状部分108の外側に配設されるスリット(打ち抜き部分)109aと、環状部分108とスリット109a外側のベタ配線層111の部分とを半径方向につなぐ連結導体部112とから構成されている。
これにより、スルーホール103に実装部品の端子部106aを挿入して半田付けする際には、半田ごての熱は、配線層102Aの環状部分108から導電層103aを介して各配線層102B〜102Dの環状部分108へと伝導していく。そして各配線層では、図4中に矢印で示すように、環状部分108からベタ配線層111への熱伝導経路は、連結導体部112のみに限定されるため、熱拡散が抑制されてスルーホール103内部の温度を半田付けのために十分な温度まで上昇させることができる。
特願平9−162516号公報
ところで、近年では、従来から使用されている共晶半田(鉛−すす半田;融点183℃)から、鉛が含まれない鉛フリー半田(例えば、すず−銀−銅系無鉛半田;融点210〜220℃)へ移行されている。このため、鉛フリー半田を良好に半田付けするためには、半田付け箇所を240〜260℃程度まで短時間に加熱する必要がある。
しかしながら、図3及び図4に示すような従来のサーマルランド104を用いた配線構造101では、鉛フリー半田107の半田づけに対して各配線層における熱拡散の抑制が不十分であった。このため、図3に示すように、半田上がり性の悪化が生じるという問題があった。また、半田付け箇所の温度を上昇させるために半田ごての温度上昇、半田ごての接触時間の追加、基板の余熱追加等をすると、スルーホールと内層接続部との接続信頼性の低下や生産コストの増大といった問題が生じていた。
本発明は、上記の課題を解決するためになされたものであって、配線層への熱拡散を抑制し、はんだ接続部分をはんだ付け温度にまで短時間に上昇させることが容易であると共に、配線層間の接続信頼性の高い配線構造及び多層プリント配線板を提供することを目的とする。
上記の目的を達成するために、本発明は以下の構成を採用した。
すなわち、本発明の配線構造は、複数の配線層が絶縁層を介して積層されてなる基板部と、前記基板部に設けられたスルーホールと、前記スルーホールの内壁面に形成されて各配線層とそれぞれ連結される導体部と、前記スルーホールに挿入される電子部品の端子部と、前記端子部と前記導体部とを電気的に連結し且つ前記端子部を固定する半田とを有する配線構造であって、前記配線層は、前記スルーホールを囲むように形成された環状導体部と、前記環状導体部の周囲に配設された外側導体部と、前記環状導体部と前記外側導体部とを分断して絶縁する環状の絶縁部とを備え、前記外側導体部は、各配線層を連結するバイアホールを有し、少なくとも一つの前記配線層には、前記絶縁部に掛け渡されて前記環状導体部と前記外側導体部とを連結する連結導体部を有することを特徴とする。
本発明の配線構造によれば、各配線層は、スルーホールを囲むように形成された環状導体部とこの環状導体部の周囲に配設された外側導体部とが絶縁部によって絶縁される構成となっている。このため、各配線層では、絶縁部によって環状導体部から外側導体部への熱拡散が抑制される。これにより、半田付けする際に、スルーホールの内壁面に形成された導体部から各配線層への熱拡散が抑制され、半田接続部分の温度を短時間に上昇させることができる。
また、本発明の配線構造によれば、外側導体部には各配線層を連結するバイアホールが設けられている。このように、電子部品の端子部が挿入されて半田付けされるスルーホールと、各配線層を電気的に接続するバイアホールとを分離して且つ近接する位置に配置しているため、半田付けの際に環状導体部からバイアホールへの熱拡散が抑制される。これにより、半田付けの際にバイアホールにクラック等の故障の発生がないため、配線構造の接続信頼性を高めることができる。
さらに、本発明の配線構造によれば、少なくとも一つの配線層には絶縁部に掛け渡されて環状導体部と外側導体部とを連結する連結導体部が設けられている。このため、スルーホールに挿入された電子部品と各配線層とをバイアホールを介して電気的に接続することができる。
また、本発明の配線構造は、スルーホールを囲むように複数のバイアホールが配設されていることが好ましい。このような構成により、配線構造の電気的な接続信頼性をより向上することができる。さらに、各配線層において複数のバイアホールが接続されているため、配線パターンの設計の自由度をさらに高めることができる。
本発明の多層プリント配線板は、複数の配線層が絶縁層を介して積層されてなる基板部と、前記基板部に設けられたスルーホールと、前記スルーホールの内壁面に形成されて各配線層とそれぞれ連結される導体部とを有する多層プリント配線板であって、前記配線層は、前記スルーホールを囲むように形成された環状導体部と、前記環状導体部の周囲に配設された外側導体部と、前記環状導体部と前記外側導体部とを分断して絶縁する環状の絶縁部とを備え、前記外側導体部は、各配線層を連結するバイアホールを有し、少なくとも一つの前記配線層は、前記絶縁部に掛け渡されて前記環状導体部と前記外側導体部とを連結する連結導体部を有することを特徴とする。
本発明の多層プリント配線板によれば、各配線層は、スルーホールを囲むように形成された環状導体部とこの環状導体部の周囲に配設された外側導体部とが絶縁部によって絶縁される構成となっている。このため、各配線層では、絶縁部によって環状導体部から外側導体部への熱拡散が抑制される。これにより、半田付けする際に、スルーホールの内壁面に形成された導体部から各配線層への熱拡散が抑制され、半田接続部分の温度を短時間に上昇させることができる。
また、本発明の多層プリント配線板によれば、外側導体部には各配線層を連結するバイアホールが設けられている。このように、電子部品の端子部が挿入されて半田付けされるスルーホールと、各配線層を電気的に接続するバイアホールとを分離して且つ近接する位置に配置しているため、半田付けの際に環状導体部からバイアホールへの熱拡散が抑制される。これにより、半田付けの際にバイアホールにクラック等の故障の発生がないため、多層プリント配線板の接続信頼性を高めることができる。
さらに、本発明の多層プリント配線板によれば、少なくとも一つの配線層には絶縁部に掛け渡されて環状導体部と外側導体部とを連結する連結導体部が設けられている。このため、スルーホールに挿入される電子部品と各配線層とをバイアホールを介して電気的に接続することができる。
また、本発明の多層プリント配線板は、スルーホールを囲むように複数のバイアホールが配設されていることが好ましい。このような構成により、多層プリント配線板の電気的な接続信頼性をより向上することができる。さらに、各配線層において複数のバイアホールが接続されているため、配線パターンの設計の自由度をさらに高めることができる。
以上説明したように、本発明によれば、配線層への熱拡散を抑制し、はんだ接続部分をはんだ付け温度にまで短時間に上昇させることが容易であると共に、配線層間の接続信頼性の高い配線構造及び多層プリント配線板を提供することができる。
以下、図面を参照して本発明の実施形態を説明する。なお、本実施形態に係る配線構造については、それを用いた多層プリント配線板とともに説明する。
図1は、本発明を適用した一実施形態である配線構造(多層プリント配線板)を示す断面模式図である。また、図2は、配線層に形成されたサーマルランドを示す平面図である。尚、これらの図1,2は本発明の一実施形態の配線構造及び多層プリント配線板の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の配線構造及び多層プリント配線板の寸法関係とは異なる場合がある。
本発明を適用した一実施形態である配線構造1は、図1に示すように、複数の配線層2が絶縁層5を介して積層されてなる基板部と、この基板部に設けられたスルーホール3と、このスルーホール3の内壁面に形成されて各配線層2A〜2Dとそれぞれ連結される導体部3aとを備える多層プリント配線板20と、スルーホール3に挿入される電子部品6の端子部6aと、この端子部6aと前述の導体3aとを電気的に連結すると共に、端子部6aを固定する半田7とを備えている。そして、本実施形態の多層プリント配線板20の各配線層2A〜2Dには、スルーホール3の周囲に半田付けの際の熱拡散を抑制するサーマルランド4(4a,4b)が形成されている。以下、各構成について詳細に説明する。
配線層2は、図1に示すように、多層プリント配線板20の一方の外層に形成されると共にサーマルランド4aを有する配線層2Aと、隣接する2つの絶縁層5に挟まれると共にサーマルランド4bを有する内層の配線層2B,2Cと、他方の外層に形成されると共にサーマルランド4bを有する配線層2Dとから構成されている。また、一方及び他方の外層(すなわち、多層プリント基板20の表面層)の配線層4a,4dは、パターン形成された銅めっき層から構成されており、各内層の配線層2B,2Cは、エッチングによってパターン形成された銅箔から構成されている。また、内層の配線層2B,2Cのうち、ベタ配線層として形成される配線層2は、一般的には、グランド層又は電源層として構成される。なお、本実施形態では、4層の配線層2から構成された4層構造を例示しているが、特にこれに限定されるものではない。
スルーホール3は、電子部品6の端子部6aを挿入しこれを半田付けして接続するために、複数の配線層2A〜2Dを貫通して形成されている。また、スルーホール3の内部には、銅メッキからなる導体部3aが形成されており、この導体部3aは、各配線層2A〜2Dに形成された後述する環状導体部8と接続されている。なお、導体部3aの厚みは、特に限定されるものではなく、スルーホール3の電気的接続の信頼性や、多層プリント配線板20の表面層の配線層4a,4dに形成するパターンの形成性から適宜選択することができる。
電子部品6には、コネクタ、電界コンデンサ、コンバータモジュール等を適用することができる。そして、これらの電子部品6の端子部6aが挿入された状態でスルーホール3の内部に鉛フリー半田7が充填されて固定されている。これにより、端子部6aとスルーホール3の内壁面に形成された導体部3aとが電気的に連結されている。
なお、鉛フリー半田7には、例えば、すず−銀−銅系無鉛半田(融点210〜220℃)を用いることができる。
サーマルランド4は、図2に示すように、各配線層2A〜2Dにおいてスルーホール3の周囲に形成されている。また、サーマルランド4は、スルーホール3を囲むように形成された環状導体部8と、この環状導体部8の周囲に配設された外側導体部11と、環状導体部8と外側導体部11とを分断して絶縁する環状の絶縁部9と、外側導体部11に形成されたバイアホール10とから概略構成されている。
なお、配線層2Aには、図2(a)に示すように、バイアホール10が環状導体部8と導通されているサーマルランド4aが形成されており、配線層2B,2C,2Dには、図2(b)に示すように、バイアホール10が環状導体部8と導通されていないサーマルランド4bが形成されている。以下にそれぞれのサーマルランド4a,4bについて説明する。
<サーマルランド4a>
図2(a)は、バイアホール10が環状導体部8と導通されているサーマルランド4aを配線層2A側から観察した平面図である。
サーマルランド4aは、スルーホール3を囲むように形成された環状導体部8と、この環状導体部8の外側に配設された複数の絶縁部9aと、これらの絶縁部9aの外側に配設された外側導体部11と、当該外側導体部11に形成された複数のバイアホール10と、環状導体部8と外側導体部11とを半径方向につなぐ連結導体部12とから構成されている。
これらの環状導体部8、絶縁部9a、外側導体部11,連結導体部12は、銅メッキ層からなる配線層2Aをエッチング工法によりパターニングすることで導体領域(環状導体部8、外側導体部11、連結導体部12)と絶縁領域(絶縁部9a)として一括形成することができる。本実施形態では、円周に沿って円環が4等分されるようにして、銅メッキ層がエッチング除去されて絶縁部9aが形成されている。
環状導体部8は、スルーホール3の縁部に形成されており、熱及び電気を伝導する銅箔からなっている。また、環状導体部8は、図1に示すように、鉛フリー半田7のフィレットが形成できる程度の面積を有することが好ましい。なお、この環状導体部8の面積が大きい程半田付けの際に熱拡散が大きくなるため、前述したように鉛フリー半田7のフィレット形成条件との関係において適宜変更することができる。
絶縁部9aは、環状導体部8の外側に形成されて略90°の角度間隔で配置された4つの露出した絶縁層5の領域からなっている。
外側導体部11は、絶縁部9aの外側に形成されている。また、連結導体部12は、2つの絶縁部9aの間に略90°の角度間隔で形成されて配置されている。そして、外側導体部11は、少なくとも1以上の連結導体部12を介して環状導体部8と連結されて構成されることが好ましい。これにより、スルーホール3の内部導体3aから環状導体部8及び連結導体部12を介して外側導体部11へ熱及び電気を伝導することができる。また、外側導体部11は、図2(a)に示すように、ベタ配線パターンであっても、パターン形成されていてもよい。
バイアホール10は、図1に示すように、電子部品6からの電気信号を各配線層2A〜2Dに伝達するために、各配線層2A〜2Dを貫通して形成されている。また、バイアホール10の内壁面には、銅メッキからなる導体部10aが形成されており、この導体部10aは、各配線層2A〜2Dに任意に形成された外側導体部11と接続されている。なお、バイアホール10の構造は、特に限定されるものではなく、実装部品6からの電気信号を配線層2に伝達できるものであればよい。したがって、バイアホール10の構造は、図1に示すように、スルーホール構造だけでなく、導体部10aによって充填されたフィルドビア構造や、スタックドビア構造であってもよい。
バイアホール10は、図2(a)に示すように、スルーホール3を囲むように外側導体部11に複数形成されて環状をなすように配置されている。そして、少なくとも1以上のバイアホール10が環状導体部8と導通されている。すなわち、少なくとも1以上のバイアホール10は、環状導体部と外側導体部11とを連結する連結導体部12によってスルーホール3の内部導体3aと接続されている。これにより、スルーホール3に実装された電子部品6の電気信号をバイアホール10によって任意の配線層2A〜2Dに伝達することができる。なお、バイアホール10とスルーホール3との距離は、特に限定されるものではなく、半田付けの際のスルーホール3からの熱拡散の影響と、電子部品6からの電気信号の遅延の影響と、から最適な距離を適宜選択することができる。
このように、上述のサーマルランド4aを配線層2Aに設けることにより、電子部品6を挿入すると共に鉛フリー半田7を半田付けする際の熱伝導を確保するスルーホール3と、電子部品6からの電気信号の伝達を確保するバイアホール10とによって機能を分担させることができる。すなわち、スルーホール3の周囲であって近接する位置にバイアホール10を外側導体部11に配置することにより、半田付けする際の熱拡散を抑制する配線構造1において、良好な鉛フリー半田の半田付けと電気的な接続信頼性を確保とを両立することができる。
<サーマルランド4b>
図2(b)は、全てのバイアホール10が環状導体部8と導通されていないサーマルランド4bを配線層2D側から観察した上面図である。上述したサーマルランド4aとの相違点は、サーマルランド4bには、環状導体部8と外側導体部11とを分断して絶縁する環状の絶縁部9が形成されており、全てのバイアホール10が環状導体部8と導通されていない点である。これにより、サーマルランド4bが形成された配線層2B,2C,2Dでは、半田付けの際に環状導体部8から外側導体部11への熱拡散をより効率的に抑制することができる。なお、スルーホール3の内部の接続信頼性を考慮した上で、環状導体部8の面積を小さくすることにより、さらに熱拡散を抑制することができる。
一方、サーマルランド4bが形成された各配線層2B,2C,2Dでは、スルーホール3に挿入された電子部品6からの電気信号を各配線層2B,2C,2Dにおいて環状導体部8から外側導体部11へと伝達することができない。したがって、電子部品6からの電気信号は、サーマルランド4aが形成された配線層2Aから、バイアホール10を介して、各配線層2B,2C,2Dの外側導体部11へと伝達される。
このように、上述のサーマルランド4bを配線層2B,2C,2Dに設けることにより、半田付けする際の熱拡散を効率的に抑制することができる。また、スルーホール3の周囲に近接して配設されたバイアホール10によって電気信号も配線層2B,2C,2D内の外側導体部11へと伝達することができる。これにより、配線構造1は、良好な鉛フリー半田の半田付けと電気的な接続信頼性を確保とを両立することができる。
なお、本実施形態の配線構造1では、各配線層2A〜2Dに形成するサーマルランド4は、特に限定されるものではなく、上述したサーマルランド4a、4bを自由に選択して適用することができる。また、各配線層2の全てにサーマルランド4bを選択することにより、熱拡散をより効率的に抑制することができるが、少なくとも1層には、電子部品6からの電気信号を伝達するためにサーマルランド4aを設けなくてはならない。
次に、本実施形態の多層プリント配線板20に電子部品6を実装して配線構造1を形成する方法について以下に説明する。先ず、図1に示すように、電子部品6の端子部6aを多層プリント配線板20に設けられたスルーホール3の内部に配線層2D側から挿入して配線層2A側へ貫通させる。次に、配線層2Aに設けられたサーマルランド4aの環状導体部8上に鉛フリー半田7を半田ごてによって半田付けを行う。
この半田付けの際に、半田ごてから鉛フリー半田7に与えられた熱は、図1に示すように、スルーホール3の導体部3aを介して、各配線層2に形成された環状導体部8へ伝達される。
サーマルランド4aが形成された表層の配線層2Aでは、熱は、スルーホール3から略放射状に周辺部へ拡散する。すなわち、環状導体部8から4つの連結導体部12を伝導して、外側導体部11及びバイアホール10へと若干ながら伝えられる。
一方、サーマルランド4bが形成された内層の配線層2B,2C及び反対側の表面層の配線層2Dでは、スルーホール3から伝わった熱は、配線層2B,2Cにおいて環状導体部8から外側導体部11には拡散せず、短時間で確実に配線層2Dの環状導体部8へと伝えられる。これにより、鉛フリー半田7には、融点以上の熱が確実に伝えられるため、スルーホール3内を充填すると共に表層の配線層2A及び2Dの環状導体部8には良好な形状のフィレットが形成される。そして、端子部6aが鉛フリー半田7によってスルーホール3内に固定された配線構造1が形成される。
以上、説明したように、本実施形態の配線構造1によれば、各配線層2A〜2Dは、スルーホール3を囲むように形成された環状導体部8とこの環状導体部8の周囲に配設された外側導体部11とが絶縁部9によって絶縁される構成となっている。このため、各配線層2A〜2Dでは、絶縁部9によって環状導体部8から外側導体部11への熱拡散が抑制される。これにより、半田付けする際に、スルーホール3の内壁面に形成された導体部3aから各配線層2A〜2Dへの熱拡散が抑制され、半田接続部分の温度を短時間に上昇させることができる。
また、本実施形態の配線構造1によれば、外側導体部8には各配線層2A〜2Dを連結するバイアホール10が設けられている。このように、電子部品6の端子部6aが挿入されて半田付けされるスルーホール3と、各配線層2A〜2Dを電気的に接続するバイアホール10とを分離して且つ近接する位置に配置しているため、半田付けの際に環状導体部8からバイアホール10への熱拡散が抑制される。これにより、半田付けの際にバイアホール10にクラック等の故障の発生がないため、配線構造1の接続信頼性を高めることができる。
さらに、本実施形態の配線構造1によれば、配線層2Aには絶縁部9に掛け渡されて環状導体部8と外側導体部11とを連結する連結導体部12が設けられている。このため、スルーホール3に挿入された電子部品6と各配線層2A〜2Dとをバイアホール10を介して電気的に接続することができる。
更にまた、本実施形態の配線構造1は、スルーホール3を囲むように複数のバイアホール10が環状に配設されている。このような構成により、配線構造1の電気的な接続信頼性をより向上することができる。そして、各配線層2A〜2Dにおいて複数のバイアホール10が接続されているため、各配線層2A〜2Dに形成する配線パターンの設計の自由度をさらに高めることができる。
本実施形態の多層プリント配線板20によれば、各配線層2A〜2Dは、スルーホール3を囲むように形成された環状導体部8とこの環状導体部8の周囲に配設された外側導体部11とが絶縁部9によって絶縁される構成となっている。このため、各配線層2A〜2Dでは、絶縁部9によって環状導体部8から外側導体部11への熱拡散が抑制される。これにより、半田付けする際に、スルーホール3の内壁面に形成された導体部3aから各配線層2A〜2Dへの熱拡散が抑制され、半田接続部分の温度を短時間に上昇させることができる。
また、本実施形態の多層プリント配線板20によれば、外側導体部11には各配線層2A〜2Dを連結するバイアホール10が設けられている。このように、電子部品6の端子部6aが挿入されて半田付けされるスルーホール3と、各配線層2A〜2Dを電気的に接続するバイアホール10とを分離して且つ近接する位置に配置しているため、半田付けの際に環状導体部8からバイアホール10への熱拡散が抑制される。これにより、半田付けの際にバイアホール10にクラック等の故障の発生がないため、多層プリント配線板20の接続信頼性を高めることができる。
さらに、本実施形態の多層プリント配線板20によれば、配線層2Aには絶縁部9(9a)に掛け渡されて環状導体部8と外側導体部11とを連結する連結導体部12が設けられている。このため、スルーホール3に挿入される電子部品6と各配線層2A〜2Dとをバイアホール10を介して電気的に接続することができる。
更にまた、本実施形態の多層プリント配線板20は、スルーホール3を囲むように複数のバイアホール10が環状に配設されている。このため、多層プリント配線板20の電気的な接続信頼性をより向上することができる。そして、各配線層2A〜2Dにおいて複数のバイアホール10が接続されているため、各配線層2A〜2Dに形成される配線パターンの設計の自由度をさらに高めることができる。
以上のように、本実施形態によれば、各配線層2への熱拡散を抑制し、はんだ接続部分をはんだ付け温度にまで短時間に上昇させることが容易であると共に、各配線層2間の接続信頼性の高い配線構造1及び多層プリント配線板20を提供することができる。
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、環状の絶縁部9aにおいても、90°の角度間隔で4個に分割されている場合に限定されるものではなく、ブリッジ1本であっても、別の角度間隔で複数個に分割されていてもよい。
また、本発明の多層プリント配線板は、複数の配線層が積層されて構成されていればよく、その呼称の如何には限定されない。さらに、絶縁層、配線層、導体部の各製法や各材質にも特に限定はない。
図1は、本発明を適用した一実施形態である配線構造(多層プリント配線板)を示す断面模式図である。 図2は、配線層に形成されたサーマルランドを示す平面図である。 図3は、従来の一般的な多層プリント配線板におけるスルーホール近傍の配線構造を示している。 図4は、従来のサーマルランドの形状を示している。
符号の説明
1…配線構造、2(2A,2B,2C,2D)…配線層、3…スルーホール、3a…導体部、4(4a,4b)…サーマルランド、5…絶縁層、6…電子部品、6a…端子部、7…鉛フリー半田、8…環状導体部、9(9a)…絶縁部、10…バイアホール、11…外側導体部、12…連結導体部、20…多層プリント配線板

Claims (4)

  1. 複数の配線層が絶縁層を介して積層されてなる基板部と、前記基板部に設けられたスルーホールと、前記スルーホールの内壁面に形成されて各配線層とそれぞれ連結される導体部と、前記スルーホールに挿入される電子部品の端子部と、前記端子部と前記導体部とを電気的に連結し且つ前記端子部を固定する半田とを有する配線構造であって、
    前記配線層は、前記スルーホールを囲むように形成された環状導体部と、前記環状導体部の周囲に配設された外側導体部と、前記環状導体部と前記外側導体部とを分断して絶縁する環状の絶縁部とを備え、
    前記外側導体部は、各配線層を連結するバイアホールを有し、
    少なくとも一つの前記配線層は、前記絶縁部に掛け渡されて前記環状導体部と前記外側導体部とを連結する連結導体部を有することを特徴とする配線構造。
  2. 前記スルーホールを囲むように複数の前記バイアホールが配設されていることを特徴とする請求項1に記載の配線構造。
  3. 複数の配線層が絶縁層を介して積層されてなる基板部と、前記基板部に設けられたスルーホールと、前記スルーホールの内壁面に形成されて各配線層とそれぞれ連結される導体部とを有する多層プリント配線板であって、
    前記配線層は、前記スルーホールを囲むように形成された環状導体部と、前記環状導体部の周囲に配設された外側導体部と、前記環状導体部と前記外側導体部とを分断して絶縁する環状の絶縁部とを備え、
    前記外側導体部は、各配線層を連結するバイアホールを有し、
    少なくとも一つの前記配線層は、前記絶縁部に掛け渡されて前記環状導体部と前記外側導体部とを連結する連結導体部を有することを特徴とする多層プリント配線板。
  4. 前記スルーホールを囲むように複数の前記バイアホールが配設されていることを特徴とする請求項3に記載の多層プリント配線板。
JP2008047826A 2008-02-28 2008-02-28 配線構造及び多層プリント配線板。 Active JP5066461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008047826A JP5066461B2 (ja) 2008-02-28 2008-02-28 配線構造及び多層プリント配線板。

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008047826A JP5066461B2 (ja) 2008-02-28 2008-02-28 配線構造及び多層プリント配線板。

Publications (2)

Publication Number Publication Date
JP2009206327A true JP2009206327A (ja) 2009-09-10
JP5066461B2 JP5066461B2 (ja) 2012-11-07

Family

ID=41148298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008047826A Active JP5066461B2 (ja) 2008-02-28 2008-02-28 配線構造及び多層プリント配線板。

Country Status (1)

Country Link
JP (1) JP5066461B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222625A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp プリント配線板およびプリント回路装置ならびにプリント回路装置の製造方法
JP2015204303A (ja) * 2014-04-10 2015-11-16 株式会社豊田自動織機 多層基板構造
JP2016018800A (ja) * 2014-07-04 2016-02-01 株式会社日立製作所 プリント基板
JP2017069526A (ja) * 2015-10-02 2017-04-06 株式会社デンソー 回路基板の製造方法
WO2021024546A1 (ja) * 2019-08-07 2021-02-11 Kyb株式会社 回路基板
JP7472694B2 (ja) 2020-07-16 2024-04-23 株式会社デンソー 多層基板、および多層基板を備えた電子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186149A (ja) * 2004-12-28 2006-07-13 Yamatake Corp プリント基板および電子機器
JP2007042995A (ja) * 2005-08-05 2007-02-15 Panasonic Ev Energy Co Ltd プリント配線板とその半田付け方法及び装置
JP2007059803A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd プリント基板、電子基板及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186149A (ja) * 2004-12-28 2006-07-13 Yamatake Corp プリント基板および電子機器
JP2007042995A (ja) * 2005-08-05 2007-02-15 Panasonic Ev Energy Co Ltd プリント配線板とその半田付け方法及び装置
JP2007059803A (ja) * 2005-08-26 2007-03-08 Fuji Xerox Co Ltd プリント基板、電子基板及び電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222625A (ja) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp プリント配線板およびプリント回路装置ならびにプリント回路装置の製造方法
JP2015204303A (ja) * 2014-04-10 2015-11-16 株式会社豊田自動織機 多層基板構造
JP2016018800A (ja) * 2014-07-04 2016-02-01 株式会社日立製作所 プリント基板
JP2017069526A (ja) * 2015-10-02 2017-04-06 株式会社デンソー 回路基板の製造方法
WO2021024546A1 (ja) * 2019-08-07 2021-02-11 Kyb株式会社 回路基板
JP2021027260A (ja) * 2019-08-07 2021-02-22 Kyb株式会社 回路基板
JP7309515B2 (ja) 2019-08-07 2023-07-18 Kyb株式会社 回路基板
JP7472694B2 (ja) 2020-07-16 2024-04-23 株式会社デンソー 多層基板、および多層基板を備えた電子装置

Also Published As

Publication number Publication date
JP5066461B2 (ja) 2012-11-07

Similar Documents

Publication Publication Date Title
JP4283327B2 (ja) プリント配線板
JP5369685B2 (ja) プリント配線基板および電子機器
JP5415846B2 (ja) 電子回路ユニット
JP5066461B2 (ja) 配線構造及び多層プリント配線板。
JP5628772B2 (ja) プリント基板およびそれを用いた電子機器
JP2007059803A (ja) プリント基板、電子基板及び電子機器
JP2013207149A (ja) トロイダルコイル
JP7109204B2 (ja) ロゴスキーコイル内蔵基板
JP6323622B2 (ja) 部品実装基板
JP6123915B2 (ja) 樹脂多層基板
JP2007250609A (ja) 配線板
JP6696332B2 (ja) プリント基板
JP4482613B2 (ja) 多層配線基板の製造方法
JPH10150260A (ja) プリント配線基板
JP4760393B2 (ja) プリント配線板及び半導体装置
JP2006186149A (ja) プリント基板および電子機器
JP2008166496A (ja) フレキシブル配線基板
JP2018137343A (ja) プリント配線板およびインバータ
JP2010258271A (ja) 均熱プレートを備えた配線基板及びその製造方法
JP2013165244A (ja) 多層プリント基板とその製造方法
JP2009094303A (ja) スルーホール構造及びそれを用いたプリント配線板
JP2008098399A (ja) 回路基板
JP6384179B2 (ja) 電子装置
JP6138746B2 (ja) コネクタ接続基板、コネクタ接続基板構造体、コネクタプラグ付きケーブル、コネクタ接続基板の製造方法
JP2015204303A (ja) 多層基板構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120717

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

R150 Certificate of patent or registration of utility model

Ref document number: 5066461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3