JP2017069526A - 回路基板の製造方法 - Google Patents

回路基板の製造方法 Download PDF

Info

Publication number
JP2017069526A
JP2017069526A JP2015197148A JP2015197148A JP2017069526A JP 2017069526 A JP2017069526 A JP 2017069526A JP 2015197148 A JP2015197148 A JP 2015197148A JP 2015197148 A JP2015197148 A JP 2015197148A JP 2017069526 A JP2017069526 A JP 2017069526A
Authority
JP
Japan
Prior art keywords
land
back surface
hole
soldering iron
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015197148A
Other languages
English (en)
Other versions
JP6439644B2 (ja
Inventor
康弘 石本
Yasuhiro Ishimoto
康弘 石本
中山 賢一
Kenichi Nakayama
賢一 中山
光宏 杉浦
Mitsuhiro Sugiura
光宏 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015197148A priority Critical patent/JP6439644B2/ja
Publication of JP2017069526A publication Critical patent/JP2017069526A/ja
Application granted granted Critical
Publication of JP6439644B2 publication Critical patent/JP6439644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】はんだごてとの接触時間を長くすることなく、はんだ上がり性を向上できる回路基板の製造方法を提供すること。
【解決手段】ランドの裏面部分である裏面ランド26bの外周の一部のみがベタパターン28と連なるように、裏面ランドの外周に沿って金属箔を除去してなる熱拡散抑制部32を備えつつ、Z方向からの投影視において、裏面ランド及びベタパターンのうち、裏面ランドのみがはんだごての先端面72aに重なるようにパターニングされたプリント基板20を準備する。そして、Z方向に直交する方向からの投影視において、はんだごての先端面が、裏面ランド及びベタパターンのうちの裏面ランドのみに重なるように、プリント基板の裏面にはんだごての先端面を接触させ、この接触状態で、はんだ付けを行う。
【選択図】図9

Description

この明細書における開示は、両端が開口した筒状をなすはんだごてと、はんだごてを加熱する加熱部と、を備えるはんだ付け装置を用いて、貫通孔に挿入された挿入実装型部品の端子とランドとを接合する回路基板の製造方法に関する。
両端が開口した筒状をなすはんだごてと、はんだごてを加熱する加熱部と、を備えるはんだ付け装置を用いて、貫通孔に挿入された挿入実装型部品の端子とランドとを接合する回路基板の製造方法が、特許文献1に開示されている。
国際公開第2008/023461号
ところで、グランド(GND)や電源などのベタパターンに連なるランドは、通常ベタパターンに囲まれており、ランドの外周全周にベタパターンが連なっている。これにより、はんだごての熱がランドを通じてベタパターンに拡散するため、はんだ上がり性に問題がある。加えて、はんだごての先端面がベタパターンの直上に位置し、たとえばソルダレジストを介してベタパターンに熱伝導される構成では、はんだ上がり性の問題が顕著となる。
はんだごてとの接触時間を長くすることで、はんだ上がり性を改善することもできるが、この場合、プリント基板が熱ダメージを受けてしまう。
本開示はこのような課題に鑑みてなされたものであり、はんだごてとの接触時間を長くすることなく、はんだ上がり性を向上できる回路基板の製造方法を提供することを目的とする。
本開示は、上記目的を達成するために以下の技術的手段を採用する。なお、括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、技術的範囲を限定するものではない。
本開示のひとつは、両端が開口した筒状をなすはんだごて(72)と、はんだごてを加熱する加熱部(74)と、を備えるはんだ付け装置(70)を準備し、
一面(20a)及び一面とは反対の裏面(20b)にわたって貫通し、挿入実装型部品(52)の端子(52b)が挿通される貫通孔(24)と、貫通孔の内壁、一面における貫通孔周縁、及び裏面における貫通孔周縁に一体的に形成されるランド(26)と、裏面においてランドの裏面部分(26b)に連なる金属層であるベタパターン(28)と、を備えるプリント基板(20)を準備し、
端子を一面側から貫通孔に挿通させた状態で、端子の裏面突出部分を筒内に収容するように、加熱部により加熱されたはんだごての先端面(72a)をプリント基板の裏面に接触させてランドの裏面部分に伝熱させ、
はんだ片(60a)をはんだごての後端から筒内に投入して落下させ、加熱されたはんだごてによりはんだ片を溶融させて、端子とランドとを接合する回路基板の製造方法であって、
ランドの裏面部分の外周の一部のみがベタパターンと連なるように、ランドの裏面部分の外周に沿って金属層を除去してなる熱拡散抑制部(32)を備えつつ、裏面に直交する方向からの投影視において、ランドの裏面部分及びベタパターンのうち、ランドの裏面部分のみがはんだごての先端面に重なるようにパターニングされたプリント基板を準備し、
裏面に直交する方向からの投影視において、はんだごての先端面が、ランドの裏面部分及びベタパターンのうちのランドの裏面部分のみに重なるように、プリント基板の裏面にはんだごての先端面を接触させる。
これによれば、はんだごてをプリント基板の裏面に接触させる際に、はんだごての先端面がベタパターンに重ならず、ランドの裏面部分に重なる。また、熱拡散抑制部により、ベタパターンは、ランドの裏面部分の外周の一部のみに連なる。以上により、はんだごての熱が、ベタパターンに拡散するのを抑制することができる。したがって、はんだごてとの接触時間を長くすることなく、はんだ上がり性を向上することができる。
第1実施形態に係る回路基板の概略構成を示す断面図である。 プリント基板において、ベタパターンが連なり、コネクタの端子が挿入されるランド周辺を示す平面図である。 図2において、ソルダレジストを省略して示した図である。 図2のIV-IV線に沿う断面図である。 図2のV-V線に沿う断面図である。 はんだ付け装置を示す平面図である。 はんだごての先端面を示す平面図である。 回路基板の製造方法を示す断面図である。 はんだごての先端面と裏面ランドの位置関係を示す図である。 回路基板の製造方法を示す断面図である。 第1変形例において、はんだごての先端面を示す平面図であり、図7に対応している。 第1変形例において、裏面ランド周辺を示す平面図であり、図2に対応している。 第2実施形態に係る回路基板において、プリント基板裏面の導体パターンを示す平面図である。 はんだごての形状を説明するための図である。 第2変形例において、はんだごての先端面を示す平面図であり、図7に対応している。 第2変形例において、裏面ランド周辺を示す平面図であり、図2に対応している。
図面を参照しながら、複数の実施形態を説明する。複数の実施形態において、機能的に及び/又は構造的に対応する部分には同一の参照符号を付与する。なお、以下においては、プリント基板の厚み方向をZ方向、Z方向に直交する一方向をX方向と示す。また、Z方向及びY方向の両方向に直交する方向であって、後述する複数の貫通孔の並び方向をY方向と示す。特に断りのない限り、平面形状とは、XY平面に沿う形状(Z方向から見た形状)を示す。
(第1実施形態)
先ず、図1〜図5に基づき、本実施形態に係る回路基板の概略構成について説明する。本実施形態の回路基板は、電動可変バルブタイミング機構(電動VCT)において、モータと一体化されるモータ駆動回路(EDU)を構成するものである。
図1に示すように、回路基板10は、プリント基板20と、プリント基板20に実装された複数の電子部品50と、プリント基板20に実装され、プリント基板20に形成された回路と外部機器とを電気的に中継するコネクタ52と、を備えている。また、図示しないが、回路基板10は、上記以外にも、モータの三相巻線との電気的な接続部を備えている。
電子部品50としては、表面実装型、挿入実装型のいずれも採用が可能である。本実施形態では、すべての電子部品50が表面実装型の部品となっている。電子部品50としては、モータ駆動用のインバータを構成するスイッチ(たとえばMOSFET)、コンデンサ、コイル、ICチップなどが含まれる。電子部品50は、プリント基板20のZ方向における一面20a及び一面20aと反対の裏面20bの少なくとも一方に実装されればよい。本実施形態では、一面20a及び裏面20bの両方に、電子部品50が実装されている。
コネクタ52は、樹脂製のハウジング52aと、リン青銅などの導電性材料を用いて形成され、ハウジング52aに保持された複数の端子52bと、を有している。端子52bは、回路基板10に形成された回路と外部機器とを電気的に中継する。端子52bは、プリント基板20に対して挿入実装されている。また、複数の端子52bのひとつは、後述するベタパターン28が連なるランド26にはんだ付けされている。このコネクタ52が挿入実装型部品に相当し、複数の端子52bのうち、ランド26にはんだ付けされる端子52bが端子(第1端子)に相当する。
プリント基板20は、図4及び図5に示すように、樹脂を含む基材22に、金属箔などの金属層をパターニングしてなる導体パターンを配置して構成されている。図4及び図5では、導体パターンのうち、一面20a及び裏面20bに配置されたもののみを示しているが、基材22の内部にも導体パターンが配置されている。このように、プリント基板20は多層基板となっている。なお、プリント基板20において、導体パターンの層数は特に限定されない。
プリント基板20は、図1〜図5に示すように、貫通孔24と、貫通孔24に対応して形成されたランド26と、ランド26に連なるベタパターン28と、を有している。貫通孔24は、複数の端子52bのひとつに対応して形成されている。この貫通孔24が、貫通孔(第1貫通孔)に相当し、ランド26がランド(第1ランド)に相当する。ランド26及びベタパターン28は、上記した導体パターンの一部分である。プリント基板20は、貫通孔24及びランド26以外にも、図示を省略するが、残りの端子52bのそれぞれに対応する貫通孔、該貫通孔に対応して形成されたランド、金属層をパターニングしてなる配線パターン、ビアホールなどを有している。このランド、配線パターンも、上記した導体パターンの一部分である。
貫通孔24は、プリント基板20の一面20aから裏面20bにわたって形成されている。貫通孔24はZ方向に沿って形成され、一面20a及び裏面20bに開口している。貫通孔24は、一面20a及び裏面20bのそれぞれに配置されたベタ状の金属層を貫通している。
ランド26は、貫通孔24の壁面、一面20aにおける貫通孔24の周縁、裏面20bにおける貫通孔24の周縁に一体的に形成されている。ランド26は、スルーホールランドとも称される。以下において、ランド26の一面部分を一面ランド26a、ランド26の裏面部分を裏面ランド26b、ランド26の壁面部分を壁面ランド26cと示す。ランド26cは、めっきにより形成されている。詳しくは、貫通孔24の壁面に無電解銅めっきを施したのち、電解銅めっきを施してなる。一面ランド26a及び裏面ランド26bの少なくとも一部は、上記した金属層(たとえば銅箔)上に電解銅めっきを施してなる。実際は、電解銅めっきした部分の厚みが、同一層における他の導体パターンに較べて厚くなるが、図4及び図5では、便宜上、一面ランド26a、裏面ランド26b、及びベタパターン28を平坦としている。
裏面ランド26bは、図2,図4,及び図5に示すように、ソルダレジスト30から露出された露出部26b1と、ソルダレジスト30により被覆された被覆部26b2と、を有している。露出部26b1は、貫通孔24の開口周縁に設けられており、たとえば円環状をなしている。露出部26b1に、はんだ60が接合されている。被覆部26b2は、貫通孔24に対して露出部26b1よりも外側の部分である。たとえば、露出部26b1は、銅箔上に電解銅めっきを施してなる部分であり、被覆部26b2は銅箔からなる部分である。裏面ランド26は、図2及び図3に示すように、平面真円形状からY方向における両側に凹みを有するようにパターニングされている。図3では、導体パターンを明確にするために、図2に対してソルダレジスト30を省略している。
ベタパターン28は、上記した金属層をパターニングしてなり、貫通孔24に対して裏面ランド26bよりも外側に設けられている。本実施形態では、ベタパターン28が、グランド(GND)パターンとなっている。すなわち、ランド26に接合される端子52bは、グランド端子である。ベタパターン28は、裏面ランド26bの外周の一部のみに連なっている。本実施形態では、図2及び図3に示すように、ベタパターン28が4つの連結部28aを有している。2つの連結部28aはそれぞれX方向に延設されており、X方向において裏面ランド26bの外周の両端に連なっている。残り2つの連結部28aはそれぞれY方向に延設されており、Y方向において裏面ランド26bの外周の両端に連なっている。
図2、図3、及び図5に示すように、プリント基板20は、さらに熱拡散抑制部32を有している。熱拡散抑制部32は、後述するはんだ付けの際に、はんだごて72の熱が裏面ランド26bからベタパターン28に拡散するのを抑制するために、裏面ランド26bの外周に沿って金属層を除去してなる部分である。図5に示すように、金属層が除去された部分には、ソルダレジスト30が配置されている。このため、熱拡散抑制部32において、ソルダレジスト30の厚みが厚くなっている。
本実施形態では、裏面ランド26bを取り囲むように熱拡散抑制部32が4分割されて形成されている。そして、裏面ランド26b、ベタパターン28の連結部28a、及び熱拡散抑制部32が、貫通孔24の中心に対して2回対称となっている。Z方向からの投影視において、裏面ランド26及びベタパターン28のうち、裏面ランド26のみに、はんだごて72の先端面72aが重なるように、金属層がパターニングされている。
なお、本実施形態では、図4及び図5に示すように、一面20aにもベタパターン34(グランドパターン)が設けられている。ベタパターン34は、一面ランド26aの外周に連なっている。後述するように、はんだごて72の先端面72aが接触するのはプリント基板20の裏面20bである。このため、本実施形態では、一面20a側に熱拡散抑制部32が形成されていない。しかしながら、一面20a側にも熱拡散抑制部32を設け、裏面ランド26bから伝わった熱が、一面ランド26aから一面20aのベタパターン34に拡散するのを抑制するようにしてもよい。また、一面20aにベタパターン34がない構成を採用することもできる。
次に、図6及び図7に基づき、はんだ付け装置について説明する。
図6に示すように、はんだ付け装置70は、はんだごて72と、はんだごて72を加熱する加熱部74と、を備えている。はんだごて72は、両端が開口した筒状をなしている。このため、はんだごて72は、スリーブとも称される。はんだごて72は、先端面72aと後端面72bとにわたって貫通する貫通孔76を有している。はんだごて72は、少なくとも先端側の内周面が、後述する溶融はんだ60bに対して濡れ性の低い材料により形成されている。本実施形態では、窒化アルミニウムなどの熱伝導性に優れるセラミックを用いて、はんだごて72が形成されている。
はんだごて72は、先端面72aから所定高さまで、その外周面に凹部78を有している。はんだごて72は、貫通孔76の貫通方向に直交する一方向の両側に凹部78を有している。図7に示すように、一対の凹部78は、間に貫通孔76を挟むように設けられており、先端面72aにおいて貫通孔76側に凸の弧状をそれぞれなしている。これにより、先端面72aの平面形状は、貫通孔76の中心に対して2回対称となっている。なお、貫通孔76の貫通方向は、はんだ付けの際にZ方向に略一致する。また、一対の凹部78の並び方向は、はんだ付けの際にY方向に略一致する。
はんだ付けの際に、貫通孔76と貫通孔24の中心同士を略一致させた状態で、先端面72aは、Z方向からの投影視において、裏面ランド26bに略一致する。詳しくは、Z方向からの投影視において、先端面72aの外形輪郭が裏面ランド26bの外形輪郭に略一致する。このように、はんだごて72の先端面72aに略一致するように、裏面ランド26及びベタパターン28(裏面20bの金属層)がパターニングされている。はんだごて72の先端面72aは、端子52bとランド26を接合するに際し、プリント基板20の裏面20bに接触される。
加熱部74は、はんだごて72を加熱するものである。はんだごて72自体に加熱部74としての抵抗体又は発熱体を埋め込み、導通により加熱してもよい。また、はんだごて72の外周面に加熱部74としてのコイルヒータを巻き付け、高周波電力を印加することで加熱してもよい。本実施形態では、加熱部74としてコイルヒータを採用している。
はんだ付け装置70は、はんだごて72及び加熱部74以外にも、図示を省略するが、糸はんだをはんだごて72に送る送り部、送り部から送られた糸はんだを一回のはんだ付けに必要な所定長さのはんだ片に切断して、後端面72b側から貫通孔76内に供給する切断部、貫通孔76内に窒素などのガスを送り込むガス供給部などを備えている。
次に、図8〜図10に基づき、回路基板10の製造方法について説明する。なお、図8〜図10では、便宜上、プリント基板20のソルダレジスト30を省略して図示している。
先ず、上記したはんだ付け装置70とプリント基板20をそれぞれ準備する。プリント基板20の準備工程では、はんだ付けの際に、はんだごて72の先端面72aが、Z方向からの投影視において、裏面ランド26b及びベタパターン28のうちの裏面ランド26bのみに重なるように、プリント基板20の裏面20bの金属層をパターニングし、上記した導体パターンとする。すなわち、裏面20bに、裏面ランド26b、ベタパターン28、及び熱拡散抑制部32を形成する。本実施形態では、先端面72aの外形輪郭が裏面ランド26bの外形輪郭にほぼ一致するように、裏面20bの金属層(たとえば銅箔)をパターニングする。
準備工程の終了後、次いで、はんだ付け工程を実施する。はんだ付け工程では、先ず図8に示すように、コネクタ52の端子52bを一面20a側から貫通孔24に挿入し、裏面20b側に突出させる。すなわち、端子52bを貫通孔24に挿通させる。このとき、グランド端子である端子52b以外の端子52bについても、対応する貫通孔に挿通させる。
そして、端子52bが裏面20b側に突出した状態で、はんだごて72の先端面72aをプリント基板20の裏面20bに接触させる。このとき、端子52bの裏面突出部分を筒内に収容し、且つ、図9に示すように、Z方向からの投影視において、裏面ランド26b及びベタパターン28のうち、裏面ランド26bのみに先端面72aが重なるように、裏面20b上にはんだごて72を配置する。本実施形態では、先端面72aの外形輪郭が裏面ランド26bの外形輪郭に略一致するように、先端面72aを裏面20bに接触させる。
加熱部74による加熱は、はんだごて72を裏面20bに配置する前から実施するのが好ましい。これにより、端子52bをはんだ付けするのに必要なタクトタイムを短縮することができる。本実施形態では、加熱部74により加熱された状態のはんだごて72の先端面72aを、プリント基板20の裏面20bに接触させる。はんだごて72の熱は、露出部26b1に直接的に伝達されるか、若しくは、ソルダレジスト30を介して被覆部26b2に伝達される。また、その両方である。このように熱伝導により、はんだごて72の熱が、裏面ランド26bに伝達される。
プリント基板20は、熱拡散抑制部32を有しており、ベタパターン28は裏面ランド26bの外周の一部のみに連なっている。このため、はんだごて72から裏面ランド26bに伝達された熱が、ベタパターン28へ拡散するのを抑制することができる。また、先端面72aがベタパターン28と重ならないように、はんだごて72を配置するため、これによっても、ベタパターン28の直上に位置するソルダレジスト30を介した、はんだごて72からベタパターン28への熱伝導を抑制することができる。
裏面ランド26bに伝達された熱は、内壁ランド26c及び一面ランド26aに伝達される。また、はんだごて72からの輻射によっても、ランド26及び端子52bに熱が伝達される。さらに上記したガスを筒内に供給する場合には、筒内を通過する際にガスが高温化されるため、対流により、ランド26及び端子52bに熱が伝達される。
はんだごて72の配置後、はんだ片60aを、はんだごて72の後端面72b側から筒内に投入し、落下させる。はんだ片60aは、上記したように糸はんだを一回のはんだ付けに必要な長さに切断したものである。投入時点では、はんだ片60aは溶融していない。
はんだ片60aは、加熱部74によって加熱されたはんだごて72からの輻射熱、落下時に接触することでのはんだごて72からの熱伝導、ガスからの対流熱伝導によって溶融し、図10に示すように、溶融はんだ60bとなる。上記したように、本実施形態では、ベタパターン28への熱の拡散が抑制されるため、短時間でランド26b全体が温まる。このため、溶融はんだ60bは、壁面ランド26cを濡れ拡がり、一面20a側にもフィレットを形成する。このように、溶融はんだ60bは、短時間で貫通孔24内を埋めるとともに、一面20a及び裏面20bの両側にフィレットを形成する。
なお、本発明者が確認したところ、上記構成を採用することで、熱拡散抑制部を形成せずに裏面ランドの全周にベタパターンが連なり、且つ、はんだごての先端面がベタパターンにも重なる場合に較べて、タクトタイムを半減(たとえば10s→5s)できた。
次に、本実施形態に示した回路基板10、プリント基板20、はんだ付け装置70、及び回路基板10の製造方法の効果について説明する。
上記したように本実施形態では、貫通孔24,76の中心同士を略一致させた状態で、Z方向からの投影視において、はんだごて72の先端面72aの外形輪郭が、裏面ランド26bの外形輪郭にほぼ一致するように、裏面ランド26bを先端面72aの形状に合わせてパターニングする。したがって、はんだごて72をプリント基板20の裏面20bに接触させる際に、はんだごて72の先端面72aが、裏面ランド26及びベタパターン28のうち、ベタパターン28には重ならず、裏面ランド26bに重なる。このため、はんだごて72の熱が、ベタパターン28に逃げるのを抑制することができる。
また、裏面ランド26bの外周に沿って熱拡散抑制部32を形成する。熱拡散抑制部32は、裏面20bにおいて金属層の除去された部分である。熱拡散抑制部32の形成により、ベタパターン28は、裏面ランド26bの外周の一部のみに連なる。したがって、はんだごて72から裏面ランド26bに伝達された熱が、ベタパターン28に拡散するのを抑制することができる。
以上により、ベタパターン28への熱伝導が抑制されるため、はんだごて72とプリント基板20との接触時間を長くすることなく、はんだ上がり性を向上することができる。すなわち、プリント基板20への熱ダメージを抑制しつつ、端子52bとランド26との接続信頼性を向上することができる。
なお、はんだごて72の先端面72a及び裏面20bの貫通孔24周りの導体パターンは上記例に限定されない。たとえば図11に示す第1変形例のように、先端面72aの外形輪郭が真円形状のはんだごて72を採用することもできる。先端面72aは、円環状をなしている。図12は、上記はんだごて72に対応する裏面ランド26b及びベタパターン28を示している。図12では、Z方向からの投影視において、先端面72aの外形輪郭と略一致するように、裏面ランド26bがパターニングされている。すなわち、裏面ランド26bの外形輪郭も、真円形状をなしている。また、裏面ランド26bの外周に沿って4つの熱拡散抑制部32が形成されており、ベタパターン28は4つの連結部28aにて裏面ランド26bの外周に連なっている。
また、本実施形態では、Z方向からの投影視において、はんだごて72の先端面72aの外形輪郭が、裏面ランド26bの外形輪郭にほぼ一致するように、裏面ランド26bをパターニングする例を示した。しかしながら、裏面ランド26bのパターンとしては、先端面72aに略一致するものに限定されない。
Z方向からの投影視において、裏面ランド26b及びベタパターン28のうち、裏面ランド26bのみがはんだごて72の先端面72aに重なるようにパターニングする。そして、はんだ付けする際に、はんだごて72の先端面72aが、裏面ランド26b及びベタパターン28のうちの裏面ランド26bのみに重なるように、プリント基板20の裏面20bにはんだごて72の先端面72aを接触させればよい。
たとえば、Z方向からの投影視において、先端面72aを内包するように裏面ランド26bをパターニングしてもよい。また、先端面72aが、裏面ランド26bとともに、裏面20bに形成されたベタパターン28ではない導体パターン(たとえば後述するランド40b)に重なるようにしてもよい。このような導体パターンは、裏面ランド26bに連なっていないため、裏面ランド26bからの熱の拡散を抑制することができる。
(第2実施形態)
本実施形態は、先行実施形態を参照できる。このため、先行実施形態と共通する部分についての説明は省略する。
図13に示すように、プリント基板20は、コネクタ52の端子52bが挿通される6つの貫通孔24,36,38を有している。なお、図13では、便宜上、ソルダレジスト30を省略して図示している。
貫通孔24,36,38は,Y方向に並んで形成されている。すなわち、一列で形成されている。プリント基板20は、貫通孔24を1つ、貫通孔36を1つ、貫通孔38を4つ有している。貫通孔36には、複数の端子52bのうちの電源端子が挿通される。貫通孔36は、端子52bのうちのグランド端子が挿通される貫通孔24の隣りに形成されている。すなわち、ランド26が形成された貫通孔24の隣りに形成されている。貫通孔36の周りにもランド40が形成されている。
ランド40も、ランド26同様、裏面20b側に裏面ランド40bを有しており、この裏面ランド40bは、露出部40b1と、被覆部40b2と、を有している。ただし、裏面20bにおいて、裏面ランド40bにはベタパターン、すなわち電源パターンが連なっておらず、電源用のベタパターンは、基材22の内層又は一面20aに設けられている。このように貫通孔24,36は、所謂パワー端子が挿通される貫通孔である。貫通孔36が第2貫通孔に相当し、ランド40が第2ランドに相当する。裏面ランド40bの外側にも、グランドパターンであるベタパターン28が配置されている。
4つの貫通孔38には、端子52bのうちの信号端子がそれぞれ挿通される。貫通孔38は、貫通孔36に対し、貫通孔24とは反対側に形成されている。貫通孔38の周りにもランド42が形成されている。ランド42も、裏面20b側に裏面ランド42bを有している。ただし、上記したように信号端子と電気的に接続されるランド42であるため、裏面ランド42bの面積がパワー端子に対応する裏面ランド26b,40bの面積よりも小さい。裏面ランド42の外側にも、ベタパターン28が配置されている。
本実施形態では、プリント基板20、ひいては回路基板10の小型化のために、6つの貫通孔24,36,38において隣り合う中心間の距離、すなわちピッチが狭くなっている。すべてのランド26,40,42に対して上記したはんだ付け装置70を用いたはんだ付けを行うため、狭ピッチ化に対応するために、本実施形態でも、第1実施形態(図7参照)に示したはんだごて72を採用する。
図14は、各貫通孔24,36,38とはんだごて72の先端面72aとの位置関係を示している。図14では、はんだごて72の先端面72aの形状を説明するために、便宜上、先端面72aを2つ示している。実際にはんだ付けする際は、ランド26,40,42を1つずつ順にはんだ付けする。
上記したように、複数の端子52bは、パワー端子と信号端子を有している。このため、図14に示すように、隣り合う貫通孔24,36,38の中心間距離は2種類ある。端子52bとしてのパワー端子がともに挿通される貫通孔24,36の中心間距離、及び、端子52bとしての電源端子(パワー端子)が挿通される貫通孔36と信号端子が挿通される貫通孔38の中心間距離は、ともにP1となっている。このように、少なくとも一方が、パワー端子の挿通される貫通孔24,36の場合、隣り合う中心間距離がP1となっている。
はんだごて72は、ランド26をはんだ付けする際に、貫通孔24の隣りに位置する貫通孔36と重ならず、且つ、ランド40をはんだ付けする際に、貫通孔36の隣りに位置する貫通孔24と重ならないように、外周面におけるY方向の両側に凹部78を有している。これにより、ランド26をはんだ付けする際に、貫通孔36に挿通された端子52b(電源端子)の裏面突出部分との接触を防ぐことができる。また、ランド40をはんだ付けする際に、貫通孔24に挿通された端子52b(グランド端子)の裏面突出部分との接触を防ぐことができる。
凹部78は、第1実施形態同様、端子52bの裏面突出部分との接触を防ぐために、先端面72aから所定高さまで設けられている。先端面72aは、図14に二点鎖線で示す真円形状の第1仮想円44から、間に貫通孔76を挟むように、Y方向両側の一部分をそれぞれ除去した形状となっている。第1仮想円44は、貫通孔76の中心を中心位置とし、中心間距離P1以下の半径を有する真円である。先端面72aの平面形状は、貫通孔76の中心に対して2回対称となっている。先端面72aにおいて、凹部78は貫通孔76側に凸の弧状をなしている。
さらに本実施形態では、端子52bとしての信号端子が挿通される貫通孔38同士の中心間距離が、中心間距離P1よりも短いP2となっている。はんだごて72は、ランド42をはんだ付けする際に、隣りの貫通孔38と重ならないように設けられている。このため、上記した第1仮想円44は、中心間距離P2以下の半径を有する真円となっている。また、はんだごて72の先端面72aは、第1仮想円44から、図14に二点鎖線で示す真円形状の第2仮想円46と重なる部分を除去した形状となっている。第2仮想円46は、貫通孔76の中心を貫通孔38の中心に一致されたときに、中心を一致させた貫通孔38の隣りに位置する貫通孔38の中心を中心位置とし、中心間距離P2を二等分した長さを半径とする真円である。
ところで、端子52bとしてのパワー端子がはんだ付けされるランド26,40については、端子52bが太く、貫通孔24,36の開口面積を大きいため、裏面ランド26b、40bを大きくして受熱面積を稼ぐ必要がある。一方、端子52bとしての信号端子がはんだ付けされるランド42については、端子52bが細く、貫通孔38の開口面積も小さいため、裏面ランド42bにパワー端子ほどの大きさが要求されない。本実施形態では、狭ピッチ化のため、中心間距離P1が第1実施形態よりも狭く、裏面ランド26bとして第1実施形態(図2参照)に示した形状を採用することができない。
このため、裏面ランド26bは、図13に示すように、Z方向の投影視において、先端面72aの形状から、Y方向における貫通孔36側の一部分を、貫通孔24の周囲に裏面ランド26bが残るように、直線的にカットした形状となっている。このような形状の裏面ランド26bの外周に対し、3つの連結部28aにより、ベタパターン28が連なっている。なお、図13では、裏面ランド26b,40b,42bとはんだごて72の先端面72aとの位置関係を示すために、はんだ付けする際の位置関係で先端面72aを破線で図示している。図13でも、説明の便宜上、先端面72aを複数(4つ)示している。
また、裏面ランド40bは、Z方向の投影視において、先端面72aの形状から、Y方向における貫通孔24側の一部分を、貫通孔36の周囲に裏面ランド40bが残るように、直線的にカットした形状となっている。すなわち、電源端子に対応する裏面ランド40bの形状は、グランド端子に対応する裏面ランド26bの形状と線対称の関係をなしている。上記したように、裏面ランド40bには、電源用のベタパターンが連なっておらず、裏面ランド40bの外側にはベタパターン28が配置されている。裏面ランド40bとベタパターン28との間には、裏面ランド40bとベタパターン28とを電気的に分離させるために、金属層を除去してなる絶縁分離部48が形成されている。
絶縁分離部48は、裏面ランド40bに外周に沿って形成されている。なお、裏面ランド26b,40bの間においては、熱拡散抑制部32が絶縁分離部48を兼ねている。なお、裏面ランド42bとベタパターン28との間にも、絶縁分離部48がそれぞれ形成されている。
本実施形態では、上記したプリント基板20及びはんだ付け装置70を準備する。すなわち、端子52b(グランド端子)が挿通される貫通孔24に並んで形成され、端子52b(電源端子)が挿通される貫通孔36と、貫通孔36周りに形成されたランド42と、を備えるプリント基板20を準備する。また、貫通孔24に挿通される端子52b(グランド端子)の裏面突出部分を収容するように、プリント基板20の裏面20bにはんだごて72の先端面72aを接触させた状態で、先端面72aが貫通孔36に重ならず、且つ、貫通孔36に挿通される端子52b(電源端子)の裏面突出部分を収容するように、裏面20bに先端面72aを接触させた状態で、先端面72aが貫通孔24に重ならないように凹部78が形成されたはんだごて72を備えるはんだ付け装置70を準備する。
したがって、ランド26をはんだ付けする際、はんだごて72の先端面72aは、裏面ランド26b及びベタパターン28のうち、裏面ランド26bのみと重なる。また、はんだごて72は、貫通孔36に挿通された端子52b(電源端子)に接触しない。なお、図13に示すように、はんだごて72の先端面72aの一部が、隣りに位置するランド40の裏面ランド40bに重なる。しかしながら重なりは僅かであり、はんだごて72からランド40へ逃げる熱は、ランド26のはんだ付けに殆ど影響がない。したがって、隣りの貫通孔36に挿通された端子52bとの接触を避けつつ、狭ピッチ化されたランド26について、はんだ上がり性を向上することができる。
一方、ランド40をはんだ付けする際、はんだごて72は、貫通孔24に挿通された端子52b(グランド端子)に接触しない。また、隣りの貫通孔38に挿通された端子52b(信号端子)にも接触しない。なお、はんだごて72の先端面72aの一部が、隣りに位置するランド26の裏面ランド26bに重なる。しかしながら重なりは僅かであり、はんだごて72からランド26へ逃げる熱は、ランド40のはんだ付けに殆ど影響がない。したがって、隣りの貫通孔24,38に挿通された端子52bとの接触を避けつつ、狭ピッチ化されたランド40について、はんだ上がり性を向上することができる。
また、隣りにランド40が位置するランド42をはんだ付けする際、はんだごて72は、貫通孔36に挿通された端子52b(電源端子)に接触しない。また、隣りの貫通孔38に挿通された端子52b(信号端子)にも接触しない。はんだごて72の先端面72aの一部が、隣りに位置するランド40の裏面ランド40bに重なる。しかしながら重なりは僅かであり、はんだごて72からランド40へ逃げる熱は、ランド42のはんだ付けに殆ど影響がない。したがって、隣りの貫通孔24,36に挿通された端子52bとの接触を避けつつ、狭ピッチ化されたランド42について、はんだ上がり性を向上することができる。
また、残りのランド42については、図13に示すように、はんだごて72の先端面72aが、隣りに位置するランド42の裏面ランド42bに重ならない。すなわち、はんだ付けする際、はんだごて72が隣りの貫通孔38に挿通された端子52b(信号端子)に接触しない。このため、隣りの貫通孔38に挿通された端子52bとの接触を避けつつ、狭ピッチ化されたランド42について、はんだ上がり性を向上することができる。
この明細書の開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内でのすべての変更を含むものと解されるべきである。
回路基板10が、電動可変バルブタイミング機構において、モータと一体化されるモータ駆動回路(EDU)を構成する例を示した。しかしながら、回路基板10の用途は、上記例に限定されるものではない。
挿入実装型部品としてコネクタ52の例を示した。しかしながら、コネクタ52以外の部品についても、上記した構成を適用することができる。
はんだごて72が、間に貫通孔76を挟むように一対の凹部78を有する例を示した。しかしながら、凹部78の個数は2つに限定されない。たとえば、隣り合う貫通孔が2つの場合、凹部78を1つのみ有するはんだごて72を用いることもできる。一方の貫通孔に対応するランドをはんだ付けした後、はんだごて72を180度回転させ、他方の貫通孔に対応するランドのはんだ付けをすればよい。
また、図15に示す第2変形例のように、4つの凹部78を有するはんだごて72を採用することもできる。このはんだごて72を用いれば、複数の貫通孔が複数列で配置、換言すれば格子状に配置される場合にも対応することができる。図16は、裏面ランド26bの形状を示している。図16では、Z方向からの投影視において、はんだごて72の先端面72aの外形輪郭に裏面ランド26bの外形輪郭が一致するように、裏面ランド26bが形成されている。しかしながら、この場合にも、先端面72aが裏面ランド26b及びベタパターン28のうちの裏面ランド26bのみに重なるように、裏面ランド26b及びベタパターン28をパターニングすればよい。
10…回路基板、20…プリント基板、20a…一面、20b…裏面、22…基材、24,…貫通孔、26…ランド、26a…表面ランド、26b…裏面ランド、26b1…露出部、26b2…被覆部、26c…内壁ランド、28…ベタパターン、28a…連結部、30…ソルダレジスト、32…熱拡散抑制部、34…ベタパターン、36,38…貫通孔、40,42…ランド、40b,42b…裏面ランド、40b1…露出部、40b2…被覆部、44…第1仮想円、46…第2仮想円、48…絶縁分離部、50…電子部品、52…コネクタ、52a…ハウジング、52b…端子、60…はんだ、60a…はんだ片、60b…溶融はんだ、70…はんだ付け装置、72…はんだごて、72a…先端面、72b…後端、74…加熱部、76…貫通孔、78…凹部

Claims (3)

  1. 両端が開口した筒状をなすはんだごて(72)と、前記はんだごてを加熱する加熱部(74)と、を備えるはんだ付け装置(70)を準備し、
    一面(20a)及び前記一面とは反対の裏面(20b)にわたって貫通し、挿入実装型部品(52)の端子(52b)が挿通される貫通孔(24)と、前記貫通孔の内壁、前記一面における貫通孔周縁、及び前記裏面における貫通孔周縁に一体的に形成されるランド(26)と、前記裏面において前記ランドの裏面部分(26b)に連なる金属層であるベタパターン(28)と、を備えるプリント基板(20)を準備し、
    前記端子を一面側から前記貫通孔に挿通させた状態で、前記端子の裏面突出部分を筒内に収容するように、前記加熱部により加熱された前記はんだごての先端面(72a)を前記プリント基板の裏面に接触させて前記ランドの裏面部分に伝熱させ、
    はんだ片(60a)を前記はんだごての後端から筒内に投入して落下させ、加熱された前記はんだごてにより前記はんだ片を溶融させて、前記端子と前記ランドとを接合する回路基板の製造方法であって、
    前記ランドの裏面部分の外周の一部のみが前記ベタパターンと連なるように、前記ランドの裏面部分の外周に沿って金属層を除去してなる熱拡散抑制部(32)を備えつつ、前記裏面に直交する方向からの投影視において、前記ランドの裏面部分及び前記ベタパターンのうち、前記ランドの裏面部分のみが前記はんだごての先端面に重なるようにパターニングされた前記プリント基板を準備し、
    前記裏面に直交する方向からの投影視において、前記はんだごての先端面が、前記ランドの裏面部分及び前記ベタパターンのうちの前記ランドの裏面部分のみに重なるように、前記プリント基板の裏面に前記はんだごての先端面を接触させる回路基板の製造方法。
  2. 前記挿入実装型部品は複数の端子を複数有しており、
    前記貫通孔である第1貫通孔(24)に並んで形成され、前記第1貫通孔に挿通される前記端子とは別の端子が挿通される第2貫通孔(36)と、前記ベタパターンが連なる前記ランドである第1ランド(26)とは別に、前記第2貫通孔の内壁、前記一面における第2貫通孔周縁、及び前記裏面における第2貫通孔周縁に一体的に形成される第2ランド(42)と、を備える前記プリント基板を準備し、
    前記第1貫通孔に挿通される端子の裏面突出部分を収容するように、前記プリント基板の裏面に前記はんだごての先端面を接触させた状態で、前記はんだごての先端面が前記第2貫通孔に重ならず、且つ、前記第2貫通孔に挿通される端子の裏面突出部分を収容するように、前記プリント基板の裏面に前記はんだごての先端面を接触させた状態で、前記はんだごての先端面が前記第1貫通孔に重ならないように、前記先端面から所定の高さ範囲において前記はんだごての外周面に凹み(78)を有する前記はんだ付け装置を準備する請求項1に記載の回路基板の製造方法。
  3. 前記第1貫通孔と前記第2貫通孔との並び方向において、前記はんだごての外周面の両側に凹みを有する前記はんだ付け装置を準備する請求項2に記載の回路基板の製造方法。
JP2015197148A 2015-10-02 2015-10-02 回路基板の製造方法 Active JP6439644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015197148A JP6439644B2 (ja) 2015-10-02 2015-10-02 回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015197148A JP6439644B2 (ja) 2015-10-02 2015-10-02 回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017069526A true JP2017069526A (ja) 2017-04-06
JP6439644B2 JP6439644B2 (ja) 2018-12-19

Family

ID=58492990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015197148A Active JP6439644B2 (ja) 2015-10-02 2015-10-02 回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP6439644B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560100A (en) * 1984-10-19 1985-12-24 Westinghouse Electric Corp. Automated soldering process and apparatus
WO2008023461A1 (fr) * 2006-08-21 2008-02-28 Mitsuo Ebisawa fer à braser, procédé de fabrication d'UN appareil électronique en utilisant celui-ci, et équipement de fabrication
JP2008114270A (ja) * 2006-11-07 2008-05-22 Meidensha Corp 半田ごて
JP2009206327A (ja) * 2008-02-28 2009-09-10 Japan Radio Co Ltd 配線構造及び多層プリント配線板。
JP2014146630A (ja) * 2013-01-28 2014-08-14 Fuji Electric Co Ltd 半導体装置の製造方法及びはんだごて

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4560100A (en) * 1984-10-19 1985-12-24 Westinghouse Electric Corp. Automated soldering process and apparatus
WO2008023461A1 (fr) * 2006-08-21 2008-02-28 Mitsuo Ebisawa fer à braser, procédé de fabrication d'UN appareil électronique en utilisant celui-ci, et équipement de fabrication
JP2008114270A (ja) * 2006-11-07 2008-05-22 Meidensha Corp 半田ごて
JP2009206327A (ja) * 2008-02-28 2009-09-10 Japan Radio Co Ltd 配線構造及び多層プリント配線板。
JP2014146630A (ja) * 2013-01-28 2014-08-14 Fuji Electric Co Ltd 半導体装置の製造方法及びはんだごて

Also Published As

Publication number Publication date
JP6439644B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
JP4864419B2 (ja) プリント回路板および電子機器
TWI433618B (zh) 堆疊式基板結構
US10576912B2 (en) Circuit assembly and electrical junction box
JP2008205356A (ja) 回路基板及び回路基板への電子部品実装方法
TWI733235B (zh) 電子零件之實裝構造及電子零件之實裝方法
JP2008193083A (ja) 加熱抵抗体を組み込んだ電子基板
TW202131766A (zh) 用於通孔及表面安裝之熱阻
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JP5456843B2 (ja) 電源装置
JP4344764B2 (ja) 表面実装形電子部品の実装方法
US11096285B2 (en) Electronic circuit substrate
JP2004530303A (ja) マウントされる接触スリーブ管を含むプリント回路基板
JP2018125515A (ja) 電子装置
JP6439644B2 (ja) 回路基板の製造方法
US20110155450A1 (en) Printed circuit board and electronic apparatus
JP2017139394A (ja) 電子回路基板とfpcの電気接続構造および方法
JP6696332B2 (ja) プリント基板
JPH08315877A (ja) 表面実装型コネクタの実装方法
JP3273239B2 (ja) 表面実装型コネクタ
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法
JPH08162756A (ja) 電子モジュールのマザー基板への接続装置
JP2004056065A (ja) 電子基板の製造方法
KR101168068B1 (ko) 금속기판 접속구조물, 이를 구비한 엘이디 모듈 및 금속기판 접속방법
WO2020066053A1 (ja) 電子制御装置
JP2009158521A (ja) 導電性接続材およびモジュールの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181105

R151 Written notification of patent or utility model registration

Ref document number: 6439644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250