JP4344764B2 - 表面実装形電子部品の実装方法 - Google Patents

表面実装形電子部品の実装方法 Download PDF

Info

Publication number
JP4344764B2
JP4344764B2 JP2007231160A JP2007231160A JP4344764B2 JP 4344764 B2 JP4344764 B2 JP 4344764B2 JP 2007231160 A JP2007231160 A JP 2007231160A JP 2007231160 A JP2007231160 A JP 2007231160A JP 4344764 B2 JP4344764 B2 JP 4344764B2
Authority
JP
Japan
Prior art keywords
insulating substrate
plating layer
electronic component
mounting
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007231160A
Other languages
English (en)
Other versions
JP2009064939A (ja
Inventor
義彦 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SIIX Corporation
Original Assignee
SIIX Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SIIX Corporation filed Critical SIIX Corporation
Priority to JP2007231160A priority Critical patent/JP4344764B2/ja
Priority to US12/032,847 priority patent/US20080206516A1/en
Priority to EP08250573A priority patent/EP1962566B1/en
Priority to AT10172558T priority patent/ATE534269T1/de
Priority to EP10172558A priority patent/EP2244541B1/en
Publication of JP2009064939A publication Critical patent/JP2009064939A/ja
Application granted granted Critical
Publication of JP4344764B2 publication Critical patent/JP4344764B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、表面実装形電子部品が取り付けられる表面実装用回路基板及び表面実装用回路基板の形成方法、並びに表面実装形電子部品の実装方法に関する。
樹脂成型技術の向上による電子部品の小型化と回路基板実装技術の急速な進歩により、多岐にわたる電子部品で構成される複雑な回路が同一の回路基板上に実装されている。
中でも、回路基板の回路配線が形成されている一方の面に実装を可能にする外部端子を備えた表面実装形電子部品の出現により、実装時の半田付け工程における加熱処理の方法がピン挿入方式とは大きく異なるところとなり、高温加熱炉中で全体を加熱して半田付けを行なう全体加熱方式が広く採用されている。
しかしながら、表面実装形電子部品として樹脂成型された電子部品が使用され、しかも、樹脂成型部の形状によって性能が決定される電子部品、例えば、樹脂レンズ付発光ダイオード等である場合には、半田付けのための加熱処理により樹脂レンズに熱変形等の熱的影響がもたらされ、回路性能そのものが損なわれるおそれがある。
このような全体加熱方式とは異なり、半田付け部分を局部的に加熱して電子部品実装を行なう方法としてレーザ光を利用する方法が提案されている(例えば、特許文献1参照)。
レーザ光を用いた方法を簡単に説明すると、次のとおりである。
図1は、表面実装用回路基板のランドを含む要部の断面図である。回路基板の基材となる絶縁基板1の表面に回路配線(図示せず)に繋がるランド2a、2bが形成されている。
図1で示した回路基板に表面実装形電子部品を実装する場合には、表面実装の前処理として周知のスクリーン印刷法によりランド上にクリーム半田を印刷する。その結果、図2に示すようにランド2a、2b上に接合用半田3a、3bが形成される。
図3は、図2に示した表面実装用回路基板上にレーザ照射による局部加熱方式を利用して、発光ダイオードを表面実装する実施例を示す図である。発光ダイオードは、ステム基体4から導出された外部導出線5a、5bがそれぞれ接合用半田3a、3bに当接するように回路基板上に配置される。このような状態で接合用半田3a、3bをレーザ加熱装置(図示せず)からのレーザ光9で局部照射することにより接合用半田3a、3bを溶融させて外部導出線5a、5bをランド2a、2bに接合する。なお、発光ダイオードの構成主体である発光ダイオード基板6は、外部導出線5bに繋がる基板支持部に接着され、表面側の電極は金属細線7により外部導出線5aに接続され、樹脂製レンズ8により封止されている。
特開平9−205275号公報
以上説明した電子部品実装方法によれば、半田付け工程における接合用半田3a、3bの溶融加熱がレーザ光の局部照射による加熱によってなされるため、発光ダイオードの樹脂製レンズ8への熱の影響を大幅に軽減することができ、レンズ形状が熱変形する不都合を回避することができる。
しかしながら、レーザ照射による局部加熱方式では、高額なレーザ加熱装置の使用が不可欠であるため、電子部品実装のための設備費用の高騰を招くことが避けられない。
さらに、レーザ照射による局部加熱方式を適用するに際しては、接合用半田にレーザ光が届くように十分な空間的余裕が必要になる。電子部品を密集して回路基板上に配置しようとする場合には、接合用半田にレーザ光が届かないことも生じるので、部品配置に大きな制約が出てくることになる。
また、配置された電子部品どうしに十分な空間的余裕があったとしても、電子部品が底部に放熱ブロックを有し、この放熱ブロックを回路基板上に形成された放熱用ランドに半田付けする必要があるものでは、やはり接合用半田をレーザ照射により局部加熱することが極めて困難になる。
本発明は、上記の課題を解決するものであり、電子部品への熱的影響を軽減するとともに、接合用半田の局部的な加熱を簡単な構成で可能にし、さらに、電子部品の配置に関する制約をなくすことを目的とする。
上記課題を解決するために、本発明に係る表面実装用回路基板は、電子部品を表面実装するための複数のランドをもつ表面実装用回路基板であって、絶縁基板の各ランド相当位置に表面から裏面にかけて貫通孔が設けられ、前記絶縁基板の各貫通孔内壁面および前記絶縁基板の表裏各面における各貫通孔開口部の周縁部分を覆うように第1めっき層が形成され、前記絶縁基板の厚みに相当する長さをもつ金属棒が各貫通孔に嵌め込まれ、前記絶縁基板の表面において、各貫通孔に嵌め込まれている金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第2めっき層を形成してこれをランドとし、前記絶縁基板の裏面において、前記金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第3めっき層を形成してこれを加熱手段接触用の受熱部とすることを特徴とする。
本発明に係る表面実装用回路基板の形成方法は、電子部品を表面実装するための複数のランドをもつ表面実装用回路基板の形成方法であって、絶縁基板の各ランド相当位置に表面から裏面にかけて貫通孔を設け、前記絶縁基板の各貫通孔内壁面および前記絶縁基板の表裏各面における各貫通孔開口部の周縁部分を覆うように第1めっき層を形成し、前記絶縁基板の厚みに相当する長さをもつ金属棒を各貫通孔に嵌め込み、前記絶縁基板の表面において、各貫通孔に嵌め込まれている金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第2めっき層を形成してこれをランドとし、前記絶縁基板の裏面において、前記金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第3めっき層を形成してこれを加熱手段接触用の受熱部とすることを特徴とする。
本発明に係る表面実装形電子部品の実装方法は、表面に回路配線層が形成された絶縁基板の複数のランド相当位置に表面から裏面にかけて貫通孔が設けられ、前記絶縁基板の各貫通孔内壁面および前記絶縁基板の表裏各面における各貫通孔開口部の周縁部分を覆うように第1めっき層が形成され、前記絶縁基板の厚みに相当する長さをもつ金属棒が各貫通孔に嵌め込まれ、前記絶縁基板の表面において、各貫通孔に嵌め込まれている金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第2めっき層を形成してこれをランドとし、前記絶縁基板の裏面において、前記金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第3めっき層を形成してこれを受熱部とする表面実装用回路基板を用意し、前記複数のランド上に半田を形成した後に、表面実装形電子部品の少なくとも外部端子が各半田に当接するように表面実装形電子部品を配置し、その後、各半田が溶融するように、表面が少なくとも基板面積に相当する範囲で平坦であるとともにこの平坦な面全体を加熱する加熱手段を前記複数の受熱部に同時に接触させて加熱して、表面実装形電子部品の外部端子とランドとを接合することを特徴とする。
本発明によれば、絶縁基板の裏面に形成された受熱部を加熱することにより、金属棒を介して絶縁基板の表面に形成されたランドを加熱することができ、その結果、ランド上に形成された接合用半田を局部的に加熱することができる。このように絶縁基板の裏面に形成された受熱部が加熱されるので、絶縁基板が熱遮蔽板として作用して絶縁基板の表面に配置された電子部品への熱的影響を軽減することができるとともに、電子部品の配置に関する制約をなくすことができる。
本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
図4は、本発明の回路基板の一実施形態を示す要部の断面図である。
本実施形態に係る回路基板では、基材となる絶縁基板1の各ランド相当位置に表面から裏面にかけて貫通孔が設けられ、絶縁基板1の各貫通孔内壁面および絶縁基板1の表裏各面における各貫通孔開口部の周縁部分を覆うように銅めっき層11a、11bが形成されており、絶縁基板1の厚みに相当する長さをもつ銅線12a、12bが各貫通孔に嵌め込まれている。絶縁基板1の表面には、各貫通孔に嵌め込まれている銅線12a、12bの端面およびその周縁部分を覆うように銅めっき層13a、13bが形成され、絶縁基板1の裏面には、各貫通孔に嵌め込まれている銅線12a、12bの端面およびその周縁部分を覆うように銅めっき層14a、14bが形成されている。絶縁基板1の表面に形成された銅めっき層13a、13bがランドとして用いられ、絶縁基板1の裏面に形成された銅めっき層14a、14bが受熱部として用いられる。受熱部とは、回路基板外部の加熱手段から熱を受ける部材である。絶縁基板1の表面には、回路配線(図示せず)が形成されており、一部のランドは回路配線に繋がっている。
上記構造をもつ回路基板では、貫通孔に嵌め込まれた銅線によりランドと受熱部との熱的結合が実現される。
図5は、回路基板上に電子部品として発光ダイオードを半田付けした状態を示す図である。
具体的に説明すると、発光ダイオードのステム基体4に発光ダイオード基板6が取り付けられている。ステム基体4に植設された外部導出線(外部端子)5bに発光ダイオード基板6の一方の電極が接続されており、外部導出線5aに発光ダイオード基板6の他方の電極が金属細線7を介して接続されている。また表面がレンズ形状を呈する樹脂製レンズ8がステム基体4上に設けられている。発光ダイオードの外部導出線5a、5bはそれぞれ回路基板のランドに半田付けされている。
図6乃至図8は、本発明の回路基板を形成する方法の一実施形態を示す要部の断面図である。
まず図6に示すように、絶縁基板1の各ランド相当位置に表面から裏面にかけて貫通孔を設け、絶縁基板1の各貫通孔内壁面および絶縁基板1の表裏各面における各貫通孔開口部の周縁部分を覆うように銅めっき層11a、11bを形成し、銅線12a、12bを各貫通孔に嵌め込む。銅めっき層11a、11bは、例えば、硫酸銅浴を使用した無電解銅めっき処理により形成される。また銅線12a、12bは、絶縁基板1の厚みに相当する長さをもつとともに貫通孔内径に相当する線径をもつものが選定され、端子ピン圧入機等の圧入手段を用いて図中矢印で示す方向の押圧力が与えられることにより貫通孔に圧入される。
なお、図6に示した銅線12a、12bは個々に独立しているが、例えば、図9に示すように外周に絶縁基板1の厚みに相当する長さの間隔でV溝が形成された銅線を準備し、この銅線をV溝の底部に沿って切断することにより目的とする長さと線径を有する銅線12a、12bを得る方法を採用することもできる。
図7は、銅線12a、12bが各貫通孔に嵌め込まれた状態を示している。図面では銅線12a、12bの長さは絶縁基板1の厚みよりも長いように表現されているが、実際には銅めっき層11a、11bの厚みは絶縁基板1の厚みに対して無視できる程度の厚みしかなく、銅線12a、12bの長さは絶縁基板1の厚みとほぼ等しい長さである。
次いで図8に示すように、絶縁基板1の表裏各面に露呈する銅線12a、12bの端面全域を覆うとともに、銅めっき層11a、11bの少なくとも一部を覆うように銅めっき層13a、13bおよび銅めっき層14a、14bを形成する。銅めっき層13a、13bおよび銅めっき層14a、14bは、銅めっき層11の形成と同様の無電解銅めっき処理で形成される。
図10乃至11は、回路基板に表面実装形電子部品を実装する実装方法の一実施形態を説明する図である。
図10は、図4に示した回路基板上に図5で示した発光ダイオードと同一構造の発光ダイオードを載置した状態を示す。まず、ランド上に接合用半田3a、3bを形成し、この接合用半田3a、3bに外部導出線5a、5bの先端部の夫々が当接する関係を成立させて発光ダイオードを載置する。
次いで、図11に示すように接合用半田3a、3bの溶融温度以上に加熱された加熱プレート15を、絶縁基板1の裏面に形成された受熱部に接触させる。この加熱処理により、受熱部から銅線12a、12bを介してランドに熱が伝わり、接合用半田3a、3bが溶融して発光ダイオードの外部導出線5a、5bがランド13a、13bに接合される。
上記の回路基板実装方法では、絶縁基板の裏面側からの加熱手段による加熱処理により、絶縁基板の表面に形成されている全てのランドを局部的に加熱することができるため、絶縁基板を熱遮蔽板として作用させることができ、表面実装形電子部品への熱的影響を大幅に軽減させることができる。
なお、実施の形態では表面実装形電子部品として発光ダイオードを例示しているが、本発明はこれに限られない。樹脂成型される表面実装形電子部品はその大半が回路基板実装のための加熱処理において直接的な熱ストレスを受けた場合、樹脂成型部に熱変形等の悪影響を受け易い。このような表面実装形電子部品の回路基板実装に際して、本発明の回路基板とこれを用いた実装方法を適用すれば、熱処理による悪影響を排除した回路基板実装を実現することが可能であり、回路性能を向上させることができる。
また、実施の形態では加熱手段として加熱プレートを使用する例を示したが、この例に限定されるものではなく、例えば、遠赤外線を熱源とする放射伝熱で回路基板の裏面を加熱する等、他の加熱手段を使用することとしてもよい。
また、実施の形態では金属棒として銅線を使用する例を示したが、この例に限定されるものではなく、例えば、アルミニウムなどの銅以外の金属素材からなる線材を用いてもよい。
また、実施の形態ではランドおよび受熱部を構成するのは銅めっき層であるが、この例に限定されるものではなく、例えば、金などの銅以外の金属素材からなるめっき層により構成されることとしてもよい。
また、実施の形態ではランドおよび受熱部はめっき処理により形成されているが、この例に限定されるものではなく、例えば、金属箔を貼着することなどにより形成されることとしてもよい。
本発明は、諸々の電気機器に使用される電子部品、特に表面実装形電子部品を実装するための表面実装用回路基板及び表面実装用回路基板の形成方法、並びに表面実装形電子部品の実装方法に有用である。
表面実装用回路基板のランドを含む要部の断面図である。 ランドに接合用半田を形成した状態の表面実装用回路基板の断面図である。 表面実装用回路基板上にレーザ照射による局部加熱方式を利用して、発光ダイオードを表面実装する実施例を示す図である。 本発明の回路基板の一実施形態を示す要部の断面図である。 回路基板上に電子部品として発光ダイオードを半田付けした状態を示す図である。 本発明の回路基板を形成する方法の一実施形態を示す要部の断面図である。 本発明の回路基板を形成する方法の一実施形態を示す要部の断面図である。 本発明の回路基板を形成する方法の一実施形態を示す要部の断面図である。 貫通孔に嵌め込まれる銅線の外観を示す図である。 回路基板に表面実装形電子部品を実装する実装方法の一実施形態を説明する図である。 回路基板に表面実装形電子部品を実装する実装方法の一実施形態を説明する図である。
符号の説明
1 絶縁基板
2a、2b ランド
3a、3b 接合用半田
4 ステム基体
5a、5b 外部導出線
6 発光ダイオード基板
7 金属細線
8 樹脂製レンズ
9 レーザ光
11a、11b 銅めっき層
12a、12b 銅線
13a、13b ランドとしての銅めっき層
14a、14b 受熱部としての銅めっき層
15 加熱プレート

Claims (2)

  1. 表面に回路配線層が形成された絶縁基板の複数のランド相当位置に表面から裏面にかけて貫通孔が設けられ、前記絶縁基板の各貫通孔内壁面および前記絶縁基板の表裏各面における各貫通孔開口部の周縁部分を覆うように第1めっき層が形成され、前記絶縁基板の厚みに相当する長さをもつ金属棒が各貫通孔に嵌め込まれ、前記絶縁基板の表面において、各貫通孔に嵌め込まれている金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第2めっき層を形成してこれをランドとし、前記絶縁基板の裏面において、前記金属棒の端面およびその周縁部分の前記第1めっき層を覆うように第3めっき層を形成してこれを受熱部とする表面実装用回路基板を用意し、
    前記複数のランド上に半田を形成した後に、表面実装形電子部品の少なくとも外部端子が各半田に当接するように表面実装形電子部品を配置し、
    その後、各半田が溶融するように、表面が少なくとも基板面積に相当する範囲で平坦であるとともにこの平坦な面全体を加熱する加熱手段を前記複数の受熱部に同時に接触させて加熱して、表面実装形電子部品の外部端子とランドとを接合すること
    を特徴とする表面実装形電子部品の実装方法。
  2. 前記表面実装形電子部品は、樹脂成形された電子部品であることを特徴とする請求項1に記載の表面実装形電子部品の実装方法。
JP2007231160A 2007-02-22 2007-09-06 表面実装形電子部品の実装方法 Expired - Fee Related JP4344764B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007231160A JP4344764B2 (ja) 2007-09-06 2007-09-06 表面実装形電子部品の実装方法
US12/032,847 US20080206516A1 (en) 2007-02-22 2008-02-18 Surface mount circuit board, method for manufacturing surface mount circuit board, and method for mounting surface mount electronic devices
EP08250573A EP1962566B1 (en) 2007-02-22 2008-02-19 Surface mount circuit board, method for manufacturing surface mount circuit board, and method for mounting surface mount electronic devices
AT10172558T ATE534269T1 (de) 2007-02-22 2008-02-19 Verfahren zum aufbau von oberflächen- elektronikvorrichtungen
EP10172558A EP2244541B1 (en) 2007-02-22 2008-02-19 Method for mounting surface mount electronc devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007231160A JP4344764B2 (ja) 2007-09-06 2007-09-06 表面実装形電子部品の実装方法

Publications (2)

Publication Number Publication Date
JP2009064939A JP2009064939A (ja) 2009-03-26
JP4344764B2 true JP4344764B2 (ja) 2009-10-14

Family

ID=40559270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007231160A Expired - Fee Related JP4344764B2 (ja) 2007-02-22 2007-09-06 表面実装形電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP4344764B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263003A (ja) * 2009-04-30 2010-11-18 Nippon Dourooingu:Kk プリント基板の熱伝導構造
JP2012023283A (ja) * 2010-07-16 2012-02-02 Siix Corp 放熱基板およびその製造方法
CN102629656B (zh) * 2012-03-15 2014-12-24 苏州晶品光电科技有限公司 一种具有高散热效果的led封接结构及其封接方法
JP2014099543A (ja) * 2012-11-15 2014-05-29 Shirai Electronics Industrial Co Ltd プリント基板およびプリント基板の製造方法
JP2016062916A (ja) * 2014-09-12 2016-04-25 イビデン株式会社 電子部品搭載用基板及び電子部品搭載用基板の製造方法
JP2019080457A (ja) * 2017-10-26 2019-05-23 日本発條株式会社 非接触給電装置

Also Published As

Publication number Publication date
JP2009064939A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
JP4159861B2 (ja) プリント回路基板の放熱構造の製造方法
JP4344753B2 (ja) 回路基板への電子部品実装方法
EP1962566B1 (en) Surface mount circuit board, method for manufacturing surface mount circuit board, and method for mounting surface mount electronic devices
JP4344764B2 (ja) 表面実装形電子部品の実装方法
US7718927B2 (en) Micro solder pot
US9508905B2 (en) Circuit for a light emitting component and method of manufacturing the same
JP5747805B2 (ja) 電子装置
JP2000049252A (ja) 樹脂製配線基板
JP3148924U (ja) 発光装置
JP2014132680A (ja) 電気又は電子装置
KR20080059319A (ko) 기판에 실장되는 지지 컴포넌트, 인쇄 회로 기판, 및 표면실장형 디바이스의 실장 방법
JP2007019516A (ja) 電子部品を内蔵した配線基板の製造方法
JP2004530303A (ja) マウントされる接触スリーブ管を含むプリント回路基板
JP2017212305A (ja) 配線基板
JP2006253569A (ja) フレキシブル配線基板およびこれを用いた半導体装置
JP5292827B2 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP6496622B2 (ja) セラミックス配線基板及び電子部品収納用パッケージ
JP2015106663A (ja) 配線基板の接続方法、および配線基板の実装構造
KR20170076653A (ko) 프린트 기판, 프린트 기판의 제조 방법 및 도전성 부재의 접합 방법
JP2004342776A (ja) 回路基板
JPH10284821A (ja) プリント配線板
JP2006100316A (ja) 発光素子収納用パッケージ
JP2000114418A (ja) ピン立設板及び樹脂製配線基板
JP2007019355A (ja) 電子制御装置及びその製造方法
JP2001185832A (ja) 電子部品、電子部品実装基板、及び電子部品実装基板の作製方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081216

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20090128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090713

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170717

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees