CN115000024A - 一种芯片封装结构及方法 - Google Patents

一种芯片封装结构及方法 Download PDF

Info

Publication number
CN115000024A
CN115000024A CN202210404319.5A CN202210404319A CN115000024A CN 115000024 A CN115000024 A CN 115000024A CN 202210404319 A CN202210404319 A CN 202210404319A CN 115000024 A CN115000024 A CN 115000024A
Authority
CN
China
Prior art keywords
chip
protective layer
substrate
packaging
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210404319.5A
Other languages
English (en)
Other versions
CN115000024B (zh
Inventor
倪建兴
王华磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruishi Chuangxin Chongqing Technology Co ltd
Original Assignee
Ruishi Chuangxin Chongqing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruishi Chuangxin Chongqing Technology Co ltd filed Critical Ruishi Chuangxin Chongqing Technology Co ltd
Priority to CN202311026455.6A priority Critical patent/CN116845032A/zh
Priority to CN202210404319.5A priority patent/CN115000024B/zh
Publication of CN115000024A publication Critical patent/CN115000024A/zh
Priority to PCT/CN2023/097453 priority patent/WO2023202724A1/zh
Application granted granted Critical
Publication of CN115000024B publication Critical patent/CN115000024B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明属于封装技术领域，特别是涉及一种芯片封装结构，通过引入防护层，并且该防护层包括设置在所述第一表面的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分。第一部分可以起到助焊剂的效果，并且减少芯片连接点高温重熔后可能出现的焊点脱离的风险。第二部分的设置，进一步保证了芯片底表面与所述基板之间的空腔的形成，可以有效阻挡其他材料进入空腔中，保证了芯片整体性能的实现，提高了芯片的可靠性。

Description

一种芯片封装结构及方法
技术领域
本发明属于封装技术领域，特别是涉及一种芯片封装结构及方法。
背景技术
随着新一代信息技术的高速发展，对半导体领域的各项技术都提出了越来越高的要求。芯片作为多项技术的核心支撑，也体现出了越来越重要的作用。
部分特殊功能的芯片在封装过程中要求与基板之间具有空腔结构，以满足其功能、性能或者其他特殊的要求。示例性地，声表面波(Surface Acoustic Wave，SAW)滤波器芯片以及体声波(Bulk Acoustic Wave，BAW)滤波器芯片等。声表面波滤波器芯片以及体声波滤波器芯片在射频领域起到了至关重要的作用。而对于使用者而言，集成化、小型化的要求也是不断考验着产品的设计和布局，例如移动终端。特别是5G场景下，移动终端的射频前端中对滤波器芯片的需求数量越来越多。因此，对于数量需求却越来越多的芯片而言，在封装设计中，如何保证芯片的可靠性是一个亟待解决的问题。
发明内容
本发明解决了现有技术中芯片可靠性不高的技术问题，提供了一种芯片封装结构及方法。
第一方面，本发明实施例提供了一种芯片封装结构，包括：
基板,在第一表面上设置有芯片焊盘；
防护层，包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分；
封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述互连凸块至少部分被所述防护层的第一部分包围，所述封装芯片的底表面所述第一表面相对；
所述封装芯片的底表面还包括与防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面与所述基板之间形成空腔。
可选地，所述防护层为低挥发性绝缘材料。
可选地，所述防护层为无挥发性树脂材料。
可选地，还包括密封层，所述密封层至少覆盖封装芯片和所述防护层的所述第二部分。
可选地，所述封装芯片的底表面的第一区域与所述防护层的第二部分贴附设置。
可选地，所述封装芯片的第一区域与在所述防护层的第二部分在纵向上的距离被配置为小于第一阈值，以阻挡所述密封层进入所述空腔。
可选地，所述第一阈值为5um、10um或15um。
可选地，还包括支撑层，形成在所述基板的第一表面，所述封装芯片的底表面还包括与所述支撑层在纵向投影上交叠的第二区域。
可选地，所述第二区域与所述支撑层在纵向上的距离被配置为小于第二阈值，以阻挡所述密封层进入所述空腔。
可选地，所述第二阈值为5um、10um或15um。
可选地，所述封装芯片的至少一个侧面包括与所述支撑层和/或所述防护层的第二部分在横向投影上交叠的第三区域。
可选地，所述第一区域与所述第二区域至少部分交叠。
可选地，所述设置在所述防护层的第二部分至少部分形成在所述支撑层上。
可选地，所述第一区域和所述第二区域在纵向投影上不交叠。
可选地，所述第一区域在所述封装芯片的第一侧，所述第二区域在所述封装芯片除所述第一侧之外的至少一侧。
可选地，所述设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分在一道工艺中形成。
第二方面，本发明一实施例提供一种芯片封装结构，包括：
基板，包括设置在第一表面的芯片焊盘；
支撑层，形成在所述基板的第一表面上；
防护层，包括设置在所述芯片焊盘上的第一部分，以及设置在所述支撑层上的第二部分；
封装芯片，设置在所述基板的第一表面之上，且所述封装芯片的底表面设置有凸块，所述凸块与所述芯片焊盘连接，所述凸块至少部分被所述防护层包围；
所述封装芯片的底表面还包括与设置在所述防护层的所述第二部分在纵向投影上交叠的第一区域，以及与所述支撑层在纵向投影上交叠的第二区域，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板之间形成空腔。
第三方面，本发明一实施例提供一种芯片封装方法，包括：
在基板的第一表面上形成防护层，所述防护层包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分；
在所述基板的第一表面上设置封装芯片，所述封装芯片的底表面设置有凸块，所述凸块与所述芯片焊盘连接，所述凸块至少部分被所述防护层包围；所述封装芯片的底表面包括与所述防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板之间形成空腔。
可选地，所述在基板的第一表面上形成防护层，包括：
通过丝网印刷工艺在所述基板的第一表面上形成所述防护层；
或者，
通过浸渍工艺形成所述防护层的第一部分，通过丝网印刷工艺形成所述防护层的第二部分。
第四方面，本发明一实施例提供一种芯片封装结构，包括：
基板,在第一表面设置有芯片焊盘；
封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述封装芯片的底表面所述第一表面相对；
支撑层，形成在所述基板的第一表面上，所述封装芯片的底表面包括与所述支撑层在纵向投影上交叠的第二区域，所述封装芯片的底表面、所述支撑层以及所述基板的第一表面之间形成空腔；
防护层，至少包围部分所述互连凸块和/或所述芯片焊盘。
可选地，所述封装芯片的至少一个侧面包括与所述支撑层在横向投影上交叠的第二区域。
可选地，所述防护层至少包围所述互连凸块和所述芯片焊盘的连接部分。
可选地，所述第二区域为设置在所述封装芯片的底表面外侧的环形区域。
本发明实施例中提供的芯片封装结构及方法包括：基板,在第一表面上设置有芯片焊盘；防护层，包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分；封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述互连凸块至少部分被所述防护层的第一部分包围，所述封装芯片的底表面所述第一表面相对；所述封装芯片的底表面还包括与防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面与所述基板之间形成空腔。通过引入防护层，并且该防护层包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分。第一部分可以起到助焊剂的效果，并且减少芯片连接点高温重熔后可能出现的焊点脱离的风险。第二部分的设置，进一步保证了芯片底表面与所述基板之间的空腔的形成，可以有效阻挡其他材料进入空腔中，保证了芯片整体性能的实现，提高了芯片的可靠性。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为本发明一实施例中芯片封装结构的结构示意图；
图2为本发明另一实施例中芯片封装结构的结构示意图；
图3为本发明另一实施例中芯片封装结构的结构示意图；
图4为本发明另一实施例中芯片封装结构的结构示意图；
图5为本发明另一实施例中芯片封装结构的结构示意图；
图6为本发明另一实施例中芯片封装结构的结构示意图；
图7为本发明另一实施例中芯片封装结构的结构示意图。
说明书中的附图标记如下：
10、基板；11、第一表面；12、芯片焊盘；
20、防护层；21、第一部分；22、第二部分；221、第一块；222、第二块；
30、封装芯片；31、连接凸块；
40、支撑层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”、“连接至”、“与…连接”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明一实施例提供一种芯片封装结构，包括：
基板,在第一表面上设置有芯片焊盘；
防护层，包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分；
封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述互连凸块至少部分被所述防护层包围；
所述封装芯片的底表面还包括与防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板之间形成空腔。
如图1所示，该芯片封装结构中基板10包括第一表面11，其中，其中，基板10可以为树脂基板、陶瓷基板、玻璃基板或者其他类型的基板。可选地，基板10为树脂基板。防护层20，包括设置在所述第一表面的芯片焊盘12上的第一部分21，以及设置在所述芯片焊盘之外的第二部分22。
防护层20的第一部分21设置在基板10的第一表面11的芯片焊盘12上。其中，设置在所述第一表面的芯片焊盘12可以为设置在基板的第一表面11之上(即凸出第一表面11设置)，或者，芯片焊盘12可以嵌入第一表面设置(如图1所示)，或者，芯片焊盘12也可以嵌入第一表面并凸出第一表面11之上，或者其他可行的芯片焊盘设置方式，在此不做具体限定。本实施例以芯片焊盘设置在第一表面11上为例，如图1所示，基板10的第一表面11上可以包括多个焊盘12，而该第一部分21设置在至少一个芯片焊盘12上即可，而不应仅被限定为该第一部分21必须设置在基板上所有的芯片焊盘12之上。第二部分22设置在芯片焊盘之外的位置，其中，该第二部分22可以直接设置在基板10的第一表面11之上，也可以间接设置在基板10的第一表面11之上(即该第二部分22和基板之间还有其他的层，例如，支撑层)。在一个实施方式中，如图1所示，该第二部分直接设置在基板10的第一表面11之上。
在一个实施方式中，防护层20可以采用绝缘材料。可选地，防护层可以采用低挥发性材料。可选地，防护层20可以采用低挥发性树脂材料。在一个实施方式中，防护层20可以采用低挥发性的绝缘树脂材料。在一个实施方式中，防护层20也可以采用树脂胶、紫外光固化(Ultraviolet Rays，UV)胶或者其他常用的胶材等。其中，防护层采用低挥发性材料是指防护层中包括了低挥发性物质，或者防护层整体的挥发性较低，或者防护层不包含挥发性材料。在一个实施方式中，低挥发性可以被理解为防护层整体在封装过程(例如，回流焊过程)中都不会挥发，或者存在较小比例的挥发但不会对该空腔造成污染或者造成较小的污染，不会影响芯片的性能或者导致芯片失效。
在本实施例中，由于部分芯片需要和基板表面形成密闭的空腔机构，以保证芯片功能的实现，而防护层采用低挥发性材料，可以减少防护层在封装或者其他工艺过程中的挥发而对空腔的污染，更好地保证了芯片功能的实现，提高了整体芯片封装结构的可靠性。
在一个实施例中，所述防护层为低挥发性绝缘材料。通过选择低挥发性绝缘材料，可以保证防护层可以较好地对互连凸块31和芯片焊盘12的连接起到保护作用，不因为封装或者其他环境因素而导致过度挥发。可以理解地，上述低挥发性是指在芯片封装完成之后防护层依然包围所述互连凸块的至少部分即可。或者，该低挥发性是指芯片封装完成之后在常规使用环境中防护层依然包围所述互连凸块的至少部分即可。
在一个实施方式中，所述防护层为无挥发性树脂材料。示例性地，无挥发物的环氧树脂或者其他不包含挥发物的树脂类材料等。可选地，防护层为无挥发性有机物的树脂材料。
该芯片封装结构还包括封装芯片30，如图1所示，该封装芯片30设置在所述基板10的第一表面11之上，所述封装芯片的底表面设置有互连凸块31，所述互连凸块31与所述芯片焊盘12连接，所述互连凸块31至少部分被所述防护层20包围。其中，所述封装芯片的底表面所述第一表面11相对。
其中，封装芯片30底表面上包括多个互连凸块31，其中每一互连凸块31均与基板第一表面上的一个芯片焊盘连接。其中，所述互连凸块31至少部分被防护层包围，即被所述防护层的第一部分21包围。可以理解地，只要至少一个互连凸块31的至少部分被防护层包围即可，而不应仅被限定为必须所有互连凸块31都需至少部分被防护层包围。
互连凸块31至少部分被防护层的第一部分21包围，可以理解地，防护层的第一部分21只要部分包围该互连凸块31即可。可选地，至少互连凸块31的下半部分被防护层的第一部分21包围。在一个实施方式中，防护层的第一部分21至少覆盖所述互连凸块31中和所述互连焊盘的连接部分，避免该连接部分暴露出来即可。
封装芯片30的底表面还包括与防护层的第二部分在纵向投影上交叠的第一区域。可以理解地，本发明实施例中的纵向是一个相对的概念，可以理解地，纵向并不表示要求绝对竖直或悬垂，稍微倾斜的方向也是允许的。以图1为例，这里的纵向是指芯片封装结构中的厚度方向(例如基板的厚度方向)。
如图1所示，封装芯片30设置在所述基板10的第一表面11上，且底表面的外侧边缘与防护层20的第二部分22在纵向投影上交叠。以图1中的封装芯片30的底表面为矩形结构为例，如此封装芯片30的底表面包括4个侧，图1中，封装芯片的底表面中的一侧和所述第二部分22在纵向投影上交叠。而对于另外三侧的设置，可以采用现有任意的常规设置方式，只要合理即可。可选地，封装芯片的底表面中剩余的三侧可以是与一支撑框架、支撑层、防护层20的第二部分22等任一者在纵向投影上交叠。可以理解地，上述第一区域可以形成在封装芯片30的一侧，也可以形成在一侧中的一部分，也可以形成在封装芯片30的多个侧中。在一个实施方式中，所述第一区域形成在所述封装芯片的第一侧。
具体地，封装芯片底表面的外周中，包括与防护层的第二部分在纵向投影上交叠的第一区域，以及除第一区域之外的其他区域，而对于其他区域的设置，可以采用现有任意的常规设置方式，只要合理即可。可选地，封装芯片的底表面的外周中，除第一区域之外的其他区域可以是与一支撑框架、支撑层、防护层20的第二部分22等任一者在纵向投影上交叠。
所述封装芯片30的底表面与所述基板10之间形成空腔。其中，封装芯片底表面的外周中，包括与防护层的第二部分在纵向投影上交叠的第一区域，以及除第一区域之外的其他区域，而对于其他区域的设置，可以采用现有任意的常规设置方式，只要合理即可，以使封装芯片30的底表面与所述基板10之间形成空腔。可选地，该封装芯片30可以为SAW滤波器芯片、BAW滤波器芯片或者其他需要空腔的芯片。
在本实施例中，封装芯片30设置在所述基板的第一表面上，且底表面还包括与防护层20的第二部分22在纵向投影上交叠的第一区域。具体地，第一区域和与防护层20的第二部分22可以相互贴附，或者第一区域和所述第二部分22在纵向上存在微小的距离或者间隙。该微小的距离或者间隙可以阻挡后续的塑封材料或者其他材料流入上述空腔即可，或者只能使很少的塑封材料或者其他材料流入该上述空腔，但是不影响封装芯片30性能的实现以及其可靠性。可选地，第一区域和所述防护层20的第二部分22之间的距离小于20um、15um或者5um等。在一个实施方式中，第一区域和所述防护层20的第二部分22之间的距离在区间[0.1um,5um]之中。在一个实施方式中，所述封装芯片的底表面的第一区域与所述防护层的第二部分贴附设置。可以理解地，该底表面的第一区域与所述防护层的第二部分贴附设置，以更好地阻挡其他材料流入空腔，起到更好的保护作用。
在本实施例中，通过引入防护层，并且该防护层包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分。第一部分可以减少芯片连接点高温重熔后可能出现的焊点脱离的风险。第二部分的设置，进一步保证了芯片底表面与所述基板之间的空腔的形成，可以有效阻挡其他材料进入空腔中，保证了芯片整体性能的实现，提高了芯片的可靠性。
在一个实施例中，该芯片封装结构还包括密封层，所述密封层至少覆盖所述封装芯片30和所述防护层的第二部分22。密封层可以采用绝缘的树脂材料或者其他常规的塑封材料。可选地，密封层为包含有颗粒物的树脂材料。其中，该颗粒物可以是二氧化硅(SiO2)颗粒，也可以是三氧化二铝(Al2O3)颗粒，本发明实施例不做限定。可以理解地，也可以采用其他可以实现密封功能的材料，在此不再赘述。
在一个实施例中，所述封装芯片的第一区域与在所述防护层的第二部分在纵向上的距离被配置为小于第一阈值，以阻挡所述密封层进入所述空腔。可选地，所述第一阈值为5um、10um或15um等。在一个实施方式中，所述第一阈值在区间[0.1um,5um]之中。
在一个实施例中，所述第一阈值小于或等于所述密封层的所述颗粒物的最大粒径。
在一个实施例中，该芯片封装结构还包括支撑层，形成在所述基板的第一表面，所述封装芯片的底表面还包括与所述支撑层在纵向投影上交叠的第二区域。
如图2所示，支撑层40形成在基板10的第一表面上，所述封装芯片30的底表面还包括与所述支撑层40在纵向投影上交叠的第二区域。以图2中的封装芯片30的底表面为矩形结构为例，如此封装芯片30的底表面包括4个侧，图2中，封装芯片的底表面中的左侧和所述支撑层40在纵向投影上交叠。而对于另外三侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，封装芯片的底表面中剩余的三侧可以是与一支撑框架、支撑层、防护层20的第二部分22等任一者在纵向投影上交叠。可以理解地，上述第二区域可以形成在封装芯片30的一侧，也可以形成在一侧中的一部分，也可以形成在封装芯片30的多个侧中。在一个实施方式中，支撑层40也可以为阻焊层，该支撑层可以采用阻焊材料形成。在该实施方式中，该支撑层40为形成在基板10的第一表面11上的阻焊层。通过基板上的阻焊层来充当支撑层，减少了额外的层的形成，减少了额外的材料、工艺的消耗。
具体地，封装芯片底表面的外周中，包括与支撑层40在纵向投影上交叠的第二区域，与防护层的第二部分在纵向投影上交叠的第一区域，以及除第一区域和第二区域之外的其他区域，而对于其他区域的设置，可以采用现有的任意常规方式，只要合理即可。可选地，封装芯片的底表面的外周中，除第一区域和第二区域之外的其他区域可以是与一支撑框架、支撑层、防护层20的第二部分22等任一者在纵向投影上交叠。
在本实施例中，封装芯片30设置在所述基板的第一表面上，且底表面还包括与所述支撑层在纵向投影上交叠的第二区域。具体地，第二区域和所述支撑层可以相互贴附，或者第二区域和所述支撑层在纵向上存在微小的距离或者间隙。该微小的距离或者间隙可以阻挡后续的塑封材料或者其他材料流入上述空腔即可，或者只能使很少的塑封材料或者其他材料流入该上述空腔，但是不影响封装芯片30性能的实现以及其可靠性。可选地，第二区域和所述支撑层之间的距离小于5um、10um或15um等。在一个实施方式中，第二区域和所述支撑层之间的距离在区间[0.1um,5um]之中。
在一个实施例中，所述第二区域与所述支撑层在纵向上的距离被配置为小于第二阈值，以阻挡所述密封层进入所述空腔。
可选地，所述第二阈值可以为5um、10um或15um等。在一个实施方式中，所述第二阈值在区间[0.1um,5um]之中。
在一个实施例中，所述第二阈值小于或等于所述密封层的所述颗粒物的最大粒径。
在一个实施例中，所述封装芯片的至少一个侧面包括与所述支撑层和/或所述防护层的第二部分在横向投影上交叠的第三区域。
在一个实施方式中，所述封装芯片的至少一个侧面包括与所述支撑层在横向投影上交叠的第三区域。具体地，第三区域与所述支撑层可以相互贴附，或者第三区域与所述支撑层在横向上存在微小的距离或者间隙。在该实施方式中，如图5所示，支撑层包括了第一支撑层41和第二支撑层42。其中，第一支撑层41设置在基板的第一表面上，第二支撑层设置在第一支撑层之上。即第二支撑层42位于第一支撑层41远离基板10的表面，且至少在一侧所述第二支撑层和第一支撑层呈阶梯状设置。如此，封装芯片的底表面包括与所述第一支撑层在纵向投影上交叠的第二区域，封装芯片的至少一个侧面包括与所述第二支撑层在横向投影上交叠的第三区域。
在一个实施方式中，所述封装芯片的至少一个侧面包括与所述防护层的第二部分在横向投影上交叠的第三区域。具体地，第三区域与所述防护层的第二部分可以相互贴附，或者第三区域与所述防护层的第二部分在横向上存在微小的距离或者间隙。如图5所示，该防护层的第二部分可以设置在第一支撑层41以及第二支撑层41之上。
上述该微小的距离或者间隙可以阻挡后续的塑封材料或者其他材料流入该空腔即可，或者只能使很少的塑封材料或者其他材料流入该空腔，但是不影响封装芯片性能的实现以及其可靠性。
在一个实施例中，所述第三区域与所述防护层在横向向上的距离被配置为小于第三阈值，以阻挡所述密封层进入所述空腔。
可选地，所述第三阈值可以为5um、10um或15um等。在一个实施方式中，所述第二阈值在区间[0.1um,5um]之中。
在一个实施例中，所述第三阈值小于或等于所述密封层的所述颗粒物的最大粒径。
在一个实施例中，所述第一区域与所述第二区域至少部分交叠。如图3所示，在该实施例中，封装芯片的底表面与所述防护层的第二部分以及所述支撑层存在纵向投影上交叠的部分。在该实施例中，该防护层20的第二部分至少部分设置于支撑层之上，以与所述支撑层在纵向投影上交叠。或者，支撑层至少部分形成在防护层20的第二部分之上，以与防护层的第二部分在纵向投影上交叠。在一个实施例中，所述设置在所述防护层的第二部分至少部分形成在所述支撑层上。
在一个实施方式中，支撑层40形成在基板10的第一表面11上，所述防护层的第二部分22中至少包括形成在支撑层40之上的第一块221，还包括直接形成在第一表面11上的第二块222。如图3所示，封装芯片30的底表面包括与防护层的第二部分22在纵向投影上交叠的第一区域，此时第一区域为离散的两个区域的集合，包括和第一块纵向投影上交叠的部分，以及和第二块纵向交叠的部分。所述封装芯片的底表面还包括与所述支撑层在纵向投影上交叠的第二区域。在该实施方式中，第一区域和第二区域部分交叠，即第一区域中和第一块221纵向投影上交叠的部分和第二区域部分交叠。
在一个实施方式中，支撑层40形成在基板10的第一表面11上，而所述防护层的第二部分形成在支撑层40之上。如图4所示，支撑层40形成在基板10的第一表面11上，而所述防护层的第二部分22形成在支撑层40之上，封装芯片30的底表面与所述防护层的第二部分以及所述支撑层存在纵向投影上交叠的部分。封装芯片30的底表面包括与防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面还包括与所述支撑层在纵向投影上交叠的第二区域，在该实施方式中，第一区域与所述第二区域至少部分交叠。
在一个实施例中，所述第一区域和所述第二区域在纵向投影上不交叠。如图2所示，支撑层40形成在基板10的第一表面11上，防护层的第二部分22也形成在基板10的第一表面11上，并且支撑层40和防护层的第二部分22分别形成在第一表面11上的不同区域。
在一个实施例中，所述第一区域在所述封装芯片的第一侧，所述第二区域在所述封装芯片除所述第一侧之外的至少一侧。如图2所示，封装芯片30的底表面的外侧边缘与支撑层40在纵向投影上交叠，且封装芯片30的底表面的外侧边缘与防护层的第二部分22在纵向投影上交叠。以图2中的封装芯片30的底表面为矩形结构为例，如此封装芯片30的底表面包括4个侧，图2中，封装芯片的底表面中的一侧和支撑层40在纵向投影上交叠，而另一侧和防护层的第二部分22在纵向投影上交叠。而对于另外两侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，封装芯片的底表面中剩余的两侧可以是与支撑层40或者防护层的第二部分22中的至少一者在纵向投影上交叠。可以理解地，上述第一区域可以形成在封装芯片30的一侧，也可以形成在一侧中的一部分，也可以形成在封装芯片30的多个侧中。同理，上述第二区域可以形成在封装芯片30的一侧，也可以形成在一侧中的一部分，也可以形成在封装芯片30的多个侧中。在一个实施方式中，所述第二区域形成在所述封装芯片的第一侧，所述第一区域形成在所述封装芯片除第一侧之外的其他至少一侧。进一步地，所述第二区域形成在所述封装芯片的第一侧，所述第一区域形成在所述封装芯片除第一侧之外的其他所有侧。
在一个实施例中，所述设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分在一道工艺中形成。
在该实施方式中，防护层的第一部分和第二部分在一道工艺中形成，节约了工艺步骤，也降低了芯片封装成本。可选地，防护层的第一部分和第二部分通过丝网印刷工艺形成。
本发明一实施例还提供一种芯片封装结构，包括：
基板，包括设置在第一表面的芯片焊盘；
支撑层，形成在所述基板的第一表面上；
防护层，包括设置在所述芯片焊盘上的第一部分，以及设置在所述支撑层上的第二部分；
封装芯片，设置在所述基板的第一表面之上，且所述封装芯片的底表面设置有凸块，所述凸块与所述芯片焊盘连接，所述凸块至少部分被所述防护层包围；
所述封装芯片的底表面还包括与设置在所述支撑层上的所述第二部分在纵向投影上交叠的第一区域，以及与所述支撑层在纵向投影上交叠的第二区域，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板之间形成空腔。
如图2-3所示，该芯片封装结构中基板10包括第一表面11，以及设置在第一表面的芯片焊盘12。其中，基板10可以为树脂基板、陶瓷基板、玻璃基板或者其他类型的基板。可选地，基板10为树脂基板。支撑层40，支撑层40形成在基板10的第一表面11上，支撑层40可以采用树脂或者其他常用的支撑层材料。
在一个实施方式中，支撑层40设置有第一开口41，可选地，第一开口41可以纵向延伸至所述基板10的第一表面11，如图1所示。可以理解地，第一开口41也可以不延伸至所述基板10的第一表面11，即此时第一开口41相当于设置在支撑层40中的凹槽结构。其中，若第一开口41不延伸至所述基板10的第一表面11，则第一开口41中至少还包括第二开口，第二开口延伸至所述基板10的第一表面11，以露出基板第一表面的芯片焊盘。
防护层20的第一部分21设置在基板10的第一表面上11的芯片焊盘12上。可以理解地，基板10的第一表面11上可以包括多个焊盘12，而该第一部分21设置在至少一个芯片焊盘12上即可，而不应仅被限定为该第一部分21必须设置在基板上所有的芯片焊盘12之上。第二部分22设置在支撑层40上。
该芯片封装结构还包括封装芯片30，如图1所示，该封装芯片30设置在所述基板10的第一表面11之上，所述封装芯片的底表面设置有互连凸块31，所述互连凸块31与所述芯片焊盘12连接，所述互连凸块31至少部分被所述防护层20包围。其中，所述封装芯片的底表面所述第一表面相对。
其中，封装芯片30底表面上包括多个互连凸块31，其中每一互连凸块31均与基板第一表面上的一个芯片焊盘连接。其中，所述互连凸块31至少部分被防护层包围，即被所述防护层的第一部分21包围。可以理解地，只要至少一个互连凸块31的至少部分被防护层包围即可，而不应仅被限定为必须所有互连凸块31都需至少部分被防护层包围。
互连凸块31至少部分被防护层的第一部分21包围，可以理解地，防护层的第一部分21只要部分包围该互连凸块31即可。可选地，至少互连凸块31的下半部分被防护层的第一部分21包围。在一个实施方式中，防护层的第一部分21至少覆盖所述互连凸块31中和所述互连焊盘的连接部分，避免该连接部分暴露出来即可。
封装芯片30的底表面还包括与防护层的第二部分在纵向投影上交叠的第一区域。可以理解地，本发明实施例中的纵向是一个相对的概念，可以理解地，纵向并不表示要求绝对竖直或悬垂，稍微倾斜的方向也是允许的。以图2为例，这里的纵向是指芯片封装结构中的厚度方向(例如基板的厚度方向)。
进一步地，封装芯片30的底表面还包括与所述支撑层在纵向投影上交叠的第二区域。
在一个实施方式中，上述第一区域和第二区域均设置在封装芯片30底表面的外围区域。可选地，第一区域和第二区域至少部分交叠。可选地，第一区域与第二区域不交叠。
在本实施例中，通过引入防护层，并且该防护层包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分。第一部分可以避免芯片连接点高温重熔后可能出现的焊点脱离的风险。第二部分的设置，进一步保证了芯片底表面与所述基板之间的空腔的形成，可以有效阻挡其他材料进入空腔中，保证了芯片整体性能的实现，提高了芯片的可靠性。
本发明一实施例还提出一种芯片封装方法，包括：
在所述基板的第一表面上形成防护层，包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分；
在所述基板的第一表面上设置封装芯片，所述封装芯片的底表面设置有凸块，所述凸块与所述芯片焊盘连接，所述凸块至少部分被所述防护层包围；所述封装芯片的底表面包括与所述防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板之间形成空腔。
如图1所示，在基板1-的第一表面11上形成防护层20，防护层包括设置在所述第一表面11上的芯片焊盘12上的第一部分21，以及设置在所述芯片焊盘之外的第二部分22。
设置封装芯片30，可选地，封装芯片30可以通过倒扣工艺设置在所述基板的第一表面11上。其中，封装芯片30底表面上包括多个互连凸块31，其中每一互连凸块31均与基板第一表面上的一个芯片焊盘连接。其中，所述互连凸块31至少部分被防护层包围，即被所述防护层的第一部分21包围。可以理解地，只要至少一个互连凸块31的至少部分被防护层包围即可，而不应仅被限定为必须所有互连凸块31都需至少部分被防护层包围。
在一个实施例中，所述在所述基板的第一表面上形成防护层，包括：
通过丝网印刷工艺在所述基板的第一表面上形成所述防护层。
或者，
通过浸渍工艺形成所述防护层的第一部分，通过丝网印刷工艺形成所述防护层的第二部分。
在一个实施方式中，所述防护层的第一部分和第二部分可以都通过丝网印刷工艺形成在所述基板的第一表面上，可以实现精简工艺，降低了封装成本。
在一个实施方式中，所述防护层的第一部分通过浸渍工艺形成，而所述防护层的第二部分通过丝网印刷工艺。通过浸渍工艺形成所述防护层的第一部分，可以实现更精准的形成所述防护层的第一部分，以更好地保护互连凸块和芯片焊盘之间的连接。而防护层的第二部分通过丝网印刷工艺形成，可以在保证芯片封装可靠性的前提下降低工艺实现的成本。
在一个实施例中，提供一种芯片封装结构，包括：
基板,在第一表面设置有芯片焊盘。
封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述封装芯片的底表面所述第一表面相对。
支撑层，形成在所述基板的第一表面上，所述封装芯片的底表面包括与所述支撑层在纵向投影上交叠的第二区域，所述封装芯片的底表面、所述支撑层以及所述基板的第一表面之间形成空腔。
防护层，至少包围部分所述互连凸块和/或所述芯片焊盘。
在该实施例中，所述封装芯片的底表面包括与所述支撑层在纵向投影上交叠的第二区域。
在一个实施方式中，如图6所示，封装芯片30的底表面的外侧边缘与支撑层40在纵向投影上交叠。以图6中的封装芯片30的底表面为矩形结构为例，如此封装芯片30的底表面包括4个侧，图6中，封装芯片的底表面中的至少一侧和支撑层40在纵向投影上交叠。而对于另外三侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，封装芯片的底表面中剩余的三侧可以是与支撑层40在纵向投影上交叠。可以理解地，上述第二区域可以形成在封装芯片30的一侧，也可以形成在一侧中的一部分，也可以形成在封装芯片30的多个侧中。在一个实施方式中，所述第二区域形成在所述封装芯片的第一侧。
如图6所示，在该实施例中，防护层相当于其他实施例中的防护层的第一部分21。防护层至少包围部分所述互连凸块和/或所述芯片焊盘。防护层通过至少包围所述互连凸块和/或所述芯片焊盘，以起到对互连凸块和芯片焊盘之间的连接的保护作用，减小在后续的工艺或者实际应用中该连接脱离或者开裂的风险。
在一个实施例中，所述防护层为低挥发性材料，在一个实施例中，所述防护层为低挥发性绝缘材料。可选地，所述防护层为低挥发性树脂材料。可选地，所述防护层为无挥发物树脂材料。由于封装芯片30的底表面和基板的第一表面之间要形成空腔结构，因此，通过设置防护层为低挥发性材料，可以减少后续需要进一步对空腔内部形成的挥发物进行清理的步骤，或者可以减少由于无法清理空腔内部形成的挥发物而对芯片性能造成的影响，进一步地保证了芯片封装结构的可靠性。
在一个实施例中，所述第二区域为设置在所述封装芯片的底表面外侧的环形区域。即封装芯片的底表面外侧均和支撑层在纵向投影上交叠。
在一个实施例中，所述封装芯片的至少一个侧面包括与所述支撑层在横向投影上交叠的第三区域。如图7所示，在该实施例中，封装芯片30的至少一个侧面包括与所述支撑层在横向投影上交叠的第三区域。
在一个实施例中，所述防护层至少包围所述互连凸块和所述芯片焊盘的连接部分。通过包围所述互连凸块和所述芯片焊盘的连接部分，在节省材料的前提下充分地保证了互连凸块和所述芯片焊盘连接的稳固。
在一个实施例中，提供一种芯片封装结构，包括：
基板,在第一表面设置有芯片焊盘；
封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板的第一表面之间形成空腔；
防护层，至少包围部分所述互连凸块和/或所述芯片焊盘。
在该实施例中，该防护层相当于上述防护层的第一部分21。所述防护层不包括易挥发性材料，或者，所述防护层为低挥发性材料，或者所述防护层为无挥发物材料。
在一个实施方式中，所述防护层为无挥发物树脂材料。
在本实施例中，防护层通过至少包围所述互连凸块和/或所述芯片焊盘，以起到对互连凸块和芯片焊盘之间的连接的保护作用，减小在后续的工艺或者实际应用中该连接脱离或者开裂的风险。并且，通过设置防护层为易挥发性材料，/低挥发性材料/无挥发物材料等，可以减少后续需要进一步对空腔内部形成的挥发物进行清理的步骤，或者可以减少由于无法清理空腔内部形成的挥发物而对芯片性能造成的影响，进一步地保证了芯片封装结构的可靠性。
可以理解地，为了避免赘述，上述说明书中部分相同或相似的技术特征的细节在一些实施例或者实施方式中并没有展开描述，但是实质上这些细节也是适用于不同的实施例或者实施方式中的。
以上仅为本发明较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (20)

1.一种芯片封装结构，其特征在于，包括：
基板,在第一表面设置有芯片焊盘；
防护层，包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分；
封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述互连凸块至少部分被所述防护层的第一部分包围，所述封装芯片的底表面所述第一表面相对；
所述封装芯片的底表面还包括与防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面与所述基板之间形成空腔。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述防护层为低挥发性绝缘材料或无挥发性树脂材料。
3.根据权利要求1所述的芯片封装结构，其特征在于，还包括密封层，所述密封层至少覆盖所述防护层的所述第二部分和所述封装芯片。
4.根据权利要求1所述的芯片封装结构，其特征在于，所述封装芯片的底表面的第一区域与所述防护层的第二部分贴附设置。
5.根据权利要求1所述的芯片封装结构，其特征在于，还包括支撑层，形成在所述基板的第一表面，所述封装芯片的底表面还包括与所述支撑层在纵向投影上交叠的第二区域。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述第二区域与所述支撑层在纵向上的距离被配置为小于第二阈值，以阻挡密封层进入所述空腔。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述第二阈值为5um、10um或15um。
8.根据权利要求5所述的芯片封装结构，其特征在于，所述封装芯片的至少一个侧面包括与所述支撑层和/或所述防护层的第二部分在横向投影上交叠的第三区域。
9.根据权利要求5所述的芯片封装结构，其特征在于，所述第一区域与所述第二区域至少部分交叠。
10.根据权利要求5所述的芯片封装结构，其特征在于，所述设置在所述防护层的第二部分至少部分形成在所述支撑层上。
11.根据权利要求5所述的芯片封装结构，其特征在于，所述第一区域和所述第二区域不交叠。
12.根据权利要求11所述的芯片封装结构，其特征在于，所述第一区域在所述封装芯片的第一侧，所述第二区域在所述封装芯片除所述第一侧之外的至少一侧。
13.根据权利要求1所述的芯片封装结构，其特征在于，所述设置在所述第一表面的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分在一道工艺中形成。
14.一种芯片封装结构，其特征在于，包括：
基板，包括设置在第一表面的芯片焊盘；
支撑层，形成在所述基板的第一表面上；
防护层，包括设置在所述芯片焊盘上的第一部分，以及设置在所述支撑层上的第二部分；
封装芯片，设置在所述基板的第一表面之上，且所述封装芯片的底表面设置有凸块，所述凸块与所述芯片焊盘连接，所述凸块至少部分被所述防护层包围；
所述封装芯片的底表面还包括与设置在所述防护层的所述第二部分在纵向投影上交叠的第一区域，以及与所述支撑层在纵向投影上交叠的第二区域，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板之间形成空腔。
15.一种芯片封装方法，其特征在于，包括：
在基板的第一表面上形成防护层，所述防护层包括设置在所述第一表面上的芯片焊盘上的第一部分，以及设置在所述芯片焊盘之外的第二部分；
在所述基板的第一表面上设置封装芯片，所述封装芯片的底表面设置有凸块，所述凸块与所述芯片焊盘连接，所述凸块至少部分被所述防护层包围；所述封装芯片的底表面包括与所述防护层的第二部分在纵向投影上交叠的第一区域，所述封装芯片的底表面所述第一表面相对，所述封装芯片的底表面与所述基板之间形成空腔。
16.根据权利要求15所述的芯片封装方法，其特征在于，所述在基板的第一表面上形成防护层，包括：
通过丝网印刷工艺在所述基板的第一表面上形成所述防护层；
或者，
通过浸渍工艺形成所述防护层的第一部分，通过丝网印刷工艺形成所述防护层的第二部分。
17.一种芯片封装结构，其特征在于，包括：
基板,在第一表面设置有芯片焊盘；
封装芯片，设置在所述基板的第一表面上，且所述封装芯片的底表面设置有互连凸块，所述互连凸块与所述芯片焊盘连接，所述封装芯片的底表面所述第一表面相对；
支撑层，形成在所述基板的第一表面上，所述封装芯片的底表面包括与所述支撑层在纵向投影上交叠的第二区域，所述封装芯片的底表面、所述支撑层以及所述基板的第一表面之间形成空腔；
防护层，至少包围部分所述互连凸块和/或所述芯片焊盘。
18.根据权利要求17所述的芯片封装结构，其特征在于，所述封装芯片的至少一个侧面包括与所述支撑层在横向投影上交叠的第二区域。
19.根据权利要求17所述的芯片封装结构，其特征在于，所述防护层至少包围所述互连凸块和所述芯片焊盘的连接部分。
20.根据权利要求17所述的芯片封装结构，其特征在于，所述第二区域为设置在所述封装芯片的底表面外侧的环形区域。
CN202210404319.5A 2022-04-18 2022-04-18 一种芯片封装结构及方法 Active CN115000024B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202311026455.6A CN116845032A (zh) 2022-04-18 2022-04-18 一种芯片封装结构
CN202210404319.5A CN115000024B (zh) 2022-04-18 2022-04-18 一种芯片封装结构及方法
PCT/CN2023/097453 WO2023202724A1 (zh) 2022-04-18 2023-05-31 一种芯片封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210404319.5A CN115000024B (zh) 2022-04-18 2022-04-18 一种芯片封装结构及方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202311026455.6A Division CN116845032A (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Publications (2)

Publication Number Publication Date
CN115000024A true CN115000024A (zh) 2022-09-02
CN115000024B CN115000024B (zh) 2023-09-08

Family

ID=83023429

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202311026455.6A Pending CN116845032A (zh) 2022-04-18 2022-04-18 一种芯片封装结构
CN202210404319.5A Active CN115000024B (zh) 2022-04-18 2022-04-18 一种芯片封装结构及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202311026455.6A Pending CN116845032A (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Country Status (2)

Country Link
CN (2) CN116845032A (zh)
WO (1) WO2023202724A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构
WO2023202724A1 (zh) * 2022-04-18 2023-10-26 锐石创芯(重庆)科技有限公司 一种芯片封装结构及方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974326A (ja) * 1995-09-06 1997-03-18 Rohm Co Ltd 弾性表面波素子
US20010007375A1 (en) * 1995-10-31 2001-07-12 Joseph Fjelstad Semiconductor chip package with fan-in leads
JP2003297982A (ja) * 2002-04-01 2003-10-17 Nec Compound Semiconductor Devices Ltd 高周波電子デバイスとその製造方法
JP2003297962A (ja) * 2002-04-04 2003-10-17 Hitachi Cable Ltd 電子装置及びその製造方法、ならびに電子装置の製造に用いる配線基板及び封止部材
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス
TW201123316A (en) * 2009-12-22 2011-07-01 Tong Hsing Electric Ind Ltd High air-tightness flip-chip package components and its method for forming the same.
CN102623424A (zh) * 2011-01-27 2012-08-01 精材科技股份有限公司 晶片封装体及其形成方法
CN109037430A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及外移通孔的芯片封装结构及其制作方法
CN110957992A (zh) * 2019-10-31 2020-04-03 厦门市三安集成电路有限公司 一种声表面波滤波器的封装结构及其制作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
CN1784829A (zh) * 2003-05-29 2006-06-07 东洋通信机株式会社 压电器件
CN103400812A (zh) * 2013-07-03 2013-11-20 华天科技（西安）有限公司 一种底填料填充的fcqfn封装件及其制作工艺
US9392695B2 (en) * 2014-01-03 2016-07-12 Samsung Electro-Mechanics Co., Ltd. Electric component module
JP2018056234A (ja) * 2016-09-27 2018-04-05 キヤノン株式会社 プリント回路板、電子機器及びプリント回路板の製造方法
TWI677951B (zh) * 2018-11-09 2019-11-21 恆勁科技股份有限公司 表面聲波濾波器封裝結構及其製作方法
CN211125623U (zh) * 2020-02-04 2020-07-28 华新科技股份有限公司 模组化封装结构
CN116845032A (zh) * 2022-04-18 2023-10-03 锐石创芯(重庆)科技有限公司 一种芯片封装结构

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974326A (ja) * 1995-09-06 1997-03-18 Rohm Co Ltd 弾性表面波素子
US20010007375A1 (en) * 1995-10-31 2001-07-12 Joseph Fjelstad Semiconductor chip package with fan-in leads
JP2003297982A (ja) * 2002-04-01 2003-10-17 Nec Compound Semiconductor Devices Ltd 高周波電子デバイスとその製造方法
JP2003297962A (ja) * 2002-04-04 2003-10-17 Hitachi Cable Ltd 電子装置及びその製造方法、ならびに電子装置の製造に用いる配線基板及び封止部材
JP2006229632A (ja) * 2005-02-17 2006-08-31 Epson Toyocom Corp 弾性表面波デバイス
TW201123316A (en) * 2009-12-22 2011-07-01 Tong Hsing Electric Ind Ltd High air-tightness flip-chip package components and its method for forming the same.
CN102623424A (zh) * 2011-01-27 2012-08-01 精材科技股份有限公司 晶片封装体及其形成方法
CN109037430A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及外移通孔的芯片封装结构及其制作方法
CN110957992A (zh) * 2019-10-31 2020-04-03 厦门市三安集成电路有限公司 一种声表面波滤波器的封装结构及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023202724A1 (zh) * 2022-04-18 2023-10-26 锐石创芯(重庆)科技有限公司 一种芯片封装结构及方法
CN115881655A (zh) * 2023-02-16 2023-03-31 成都频岢微电子有限公司 一种射频前端模组封装工艺结构

Also Published As

Publication number Publication date
WO2023202724A1 (zh) 2023-10-26
CN116845032A (zh) 2023-10-03
CN115000024B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
CN115000024B (zh) 一种芯片封装结构及方法
US8211750B2 (en) Semiconductor device comprising light-emitting element and light-receiving element, and manufacturing method therefor
CN1322583C (zh) 半导体器件及其制造方法
JP3644662B2 (ja) 半導体モジュール
JP2005311321A (ja) 半導体装置およびその製造方法、並びに、該半導体装置を備えた液晶モジュールおよび半導体モジュール
CN110868517A (zh) 感光组件、摄像模组及移动终端
JP3891678B2 (ja) 半導体装置
KR20010103891A (ko) 디지털 마이크로-미러 디바이스 패키지의 제조 방법
JP2003309228A (ja) 半導体装置及びその製造方法
CN105321895B (zh) 薄膜倒装芯片封装结构及其可挠性线路载板
CN115000025B (zh) 一种芯片封装结构
US10831073B1 (en) Liquid crystal on silicon display and a method of forming the same
JP2010224070A (ja) 液晶表示パネルの製造方法
CN218548411U (zh) 一种射频前端模组封装结构
JP2009162894A (ja) 液晶表示装置
CN113534542A (zh) Lcos显示面板及其制作方法
CN217691132U (zh) 一种芯片封装结构
JP2003068939A (ja) 半導体装置及びその製造方法
JP2010273087A (ja) 半導体装置及びその製造方法
CN115000022A (zh) 一种芯片封装结构
CN115312477A (zh) 一种芯片封装结构及芯片模组
CN221283164U (zh) 一种多滤波器封装结构及射频前端模组
WO2024067273A2 (zh) 一种射频前端模组封装结构
CN218414581U (zh) 一种芯片封装结构及芯片模组
JPH07193160A (ja) チップキャリア

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant