CN115000025B - 一种芯片封装结构 - Google Patents

一种芯片封装结构 Download PDF

Info

Publication number
CN115000025B
CN115000025B CN202210406111.7A CN202210406111A CN115000025B CN 115000025 B CN115000025 B CN 115000025B CN 202210406111 A CN202210406111 A CN 202210406111A CN 115000025 B CN115000025 B CN 115000025B
Authority
CN
China
Prior art keywords
chip
region
substrate
layer
support layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210406111.7A
Other languages
English (en)
Other versions
CN115000025A (zh
Inventor
倪建兴
王华磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ruishi Chuangxin Chongqing Technology Co ltd
Original Assignee
Ruishi Chuangxin Chongqing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ruishi Chuangxin Chongqing Technology Co ltd filed Critical Ruishi Chuangxin Chongqing Technology Co ltd
Priority to CN202210406111.7A priority Critical patent/CN115000025B/zh
Publication of CN115000025A publication Critical patent/CN115000025A/zh
Application granted granted Critical
Publication of CN115000025B publication Critical patent/CN115000025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明属于封装技术领域，特别是涉及一种芯片封装结构。通过将第一芯片和第二芯片均设置在支撑层的第一开口之上，并且第一芯片和第二芯片都包括了在纵向投影上和点胶部交叠的区域，通过点胶部以及和第一芯片以及第二芯片的相对设置，保证芯片封装基本要求的实现的前提下，即保证了两个芯片均可以形成空腔结构，也使得两个芯片之间的间距大大减小，提高了芯片封装结构整体的集成度。

Description

一种芯片封装结构
技术领域
本发明属于封装技术领域，特别是涉及一种芯片封装结构。
背景技术
随着新一代信息技术地高速发展，对半导体领域的各项技术都提出了越来越高的要求。芯片作为多项技术的核心支撑，也体现出了越来越重要的作用。
部分特殊功能的芯片在封装过程中要求与基板之间具有空腔结构，以满足其功能、性能或者其他特殊的要求。示例性地，声表面波(Surface Acoustic Wave，SAW)滤波器芯片以及体声波(Bulk Acoustic Wave,BAW)滤波器芯片等。声表面波滤波器芯片以及体声波滤波器芯片在射频领域起到了至关重要的作用。而对于使用者而言，集成化、小型化的要求也是不断考验着产品的设计和布局，例如移动终端。特别是5G场景下，移动终端的射频前端中对滤波器芯片的需求数量越来越多。因此，对于有集成化、小型化需求的产品中，数量却越来越多的芯片而言，在封装设计中，如何进一步实现集成化、小型化是一个亟待解决的难点。
发明内容
本发明解决了现有技术中芯片封装设计中难以实现小型化设计的技术问题，提供了一种芯片封装结构。
第一方面，本发明一实施例提供一种芯片封装结构，包括：
基板；
支撑层，形成在所述基板的第一表面上，所述支撑层设置有第一开口；
点胶部，至少部分位于所述第一开口中；
第一芯片，所述第一芯片设置在所述第一开口之上，且所述第一芯片的底表面包括与所述支撑层在纵向投影上交叠的第一区域和与所述点胶部在纵向投影上交叠的第二区域，所述第一芯片的底表面所述第一表面相对，所述第一芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第一空腔；
第二芯片，所述第二芯片设置在所述第一开口之上，且所述第二芯片的底表面包括与所述支撑层在纵向投影上交叠的第三区域和与所述点胶部在纵向投影上交叠的第四区域，所述第二芯片的底表面所述第一表面相对，所述第二芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第二空腔。
可选地，所述第二区域形成在所述第一芯片的第一侧，所述第四区域形成在所述第二芯片的第二侧，所述第一芯片的第一侧和所述第二芯片的第二侧之间形成有第一间隙。
可选地，还包括密封层，所述密封层覆盖所述支撑层、第一芯片、第二芯片以及所述点胶部。
可选地，所述第一芯片和所述第二芯片之间的第一间隙填充有点胶部和/或一部分所述密封层。
可选地，所述第一芯片的第一区域与所述支撑层在纵向上的距离被配置为小于第一阈值，以阻挡所述密封层进入所述第一空腔；和/或，所述第二芯片的第三区域与所述支撑层在纵向上的距离被配置为小于第三阈值，以阻挡所述密封层进入所述第二空腔。
可选地，所述密封层为包括含有颗粒物的树脂材料；
所述第一阈值小于或等于所述颗粒物的最大粒径，和/或，所述第二阈值小于或等于所述颗粒物的最大粒径。
可选地，所述第一阈值为5um、10um或15um，和/或，所述第二阈值为5um、10um或15um。
可选地，所述第一芯片的底表面上设置有多个第一连接凸块，每一所述第一连接凸块与所述基板上的至少一导电焊盘连接；
和/或，
所述第二芯片的底表面上设置有多个第二连接凸块，每一所述第二连接凸块与所述基板上的至少一导电焊盘连接。
可选地，所述第一区域形成在所述第一芯片的底表面的外围区域，且分布于所述第一芯片的第一侧之外的至少一侧；
和/或，
所述第三区域形成在所述第二芯片的底表面的外围区域，且分布于所述第二芯片的第二侧之外的至少一侧。
可选地，所述第一开口纵向延伸至所述基板的第一表面。
第二方面，本发明一实施例提供一种芯片封装结构，包括：
基板；
点胶部，形成在所述基板的第一表面上；
第一芯片，所述第一芯片设置在所述基板的第一表面上，且所述第一芯片的底表面包括与所述点胶部在纵向投影上交叠的第二区域，所述第一芯片的底表面与所述基板之间形成有第一空腔；
第二芯片，所述第二芯片设置在所述基板的第一表面上，且所述第二芯片的底表面包括与所述点胶部在纵向投影上交叠的第四区域，所述第二芯片的底表面与所述基板之间形成有第二空腔；
所述第二区域形成在所述第一芯片的第一侧，所述第四区域形成在所述第二芯片的第二侧，所述第一侧与所述第二侧相邻，所述所述第一芯片的第一侧和所述第二芯片的所述第二侧之间形成有第一间隙。
可选地，还包括：
支撑层，形成在所述基板的第一表面上，所述支撑层设置有第一开口；
所述点胶部至少部分位于所述第一开口中。
可选地，所述第一芯片的底表面还包括与所述支撑层在纵向投影上交叠的第一区域；和/或，所述第二芯片的底表面还包括与所述支撑层在纵向投影上交叠的第三区域。
可选地，所述第一芯片的侧面包括与所述支撑层在横向投影上交叠的第五区域；和/或，所述第二芯片的侧面包括与所述支撑层在横向投影上交叠的第六区域。
可选地，所述第一芯片的第五区域与所述支撑层在横向上的距离被配置为小于第五阈值，以阻挡密封层进入所述第一空腔；和/或，所述第二芯片的第六区域与所述支撑层在横向上的距离被配置为小于第六阈值，以阻挡密封层进入所述第二空腔。
可选地，还包括密封层，所述密封层所述密封层覆盖所述支撑层、第一芯片、第二芯片以及所述点胶部，所述密封层为包括含有颗粒物的树脂材料；
所述第五阈值小于或等于所述颗粒物的最大粒径，和/或，所述第六阈值小于或等于所述颗粒物的最大粒径。
可选地，所述第五区域形成在所述第一芯片的第一侧之外的至少一侧；和/或，所述第六区域形成在所述第二芯片的第二侧之外的至少一侧。
可选地，所述第一芯片的底表面的第二区域与所述点胶部贴附设置；和/或，所述第二芯片的底表面的第四区域与所述点胶部贴附设置。
可选地，所述第一芯片的第二区域与所述点胶部在纵向上的距离被配置为小于第二阈值，以阻挡所述密封层进入所述第一空腔；和/或，所述第二芯片的第四区域与所述支撑层在纵向上的距离被配置为小于第四阈值，以阻挡所述密封层进入所述第二空腔。
可选地，所述第三阈值为5um、10um或15um，和/或，所述第四阈值为5um、10um或15um。
可选地，所述支撑层为阻焊层。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1为本发明一实施例提供的芯片封装结构的结构示意图；
图2为本发明一实施例提供的芯片封装结构的另一结构示意图；
图3为本发明一实施例提供的芯片封装结构的另一结构示意图；
图4为本发明一实施例提供的芯片封装结构的另一结构示意图；
图5为本发明一实施例提供的芯片封装结构的另一结构示意图。
说明书中的附图标记如下：
10、基板；11、第一表面；12、芯片焊盘；
20、支撑层；
30、点胶部；
40、第一芯片；41、第一连接凸块；
50、第二芯片；51、第二连接凸块；
60、密封层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”、“连接至”、“与…连接”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明一实施例提供一种芯片封装结构，包括：
基板；
支撑层，形成在所述基板的第一表面上，所述支撑层设置有第一开口；
点胶部，至少部分位于所述第一开口中；
第一芯片，所述第一芯片设置在所述第一开口之上，且所述第一芯片的底表面包括与所述支撑层在纵向投影上交叠的第一区域和与所述点胶部在纵向投影上交叠的第二区域，所述第一芯片的底表面所述第一表面相对，所述第一芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第一空腔；
第二芯片，所述第二芯片设置在所述第一开口之上，且所述第二芯片的底表面包括与所述支撑层在纵向投影上交叠的第三区域和与所述点胶部在纵向投影上交叠的第四区域，所述第二芯片的底表面所述第一表面相对，所述第二芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第二空腔。
如图1所示，基板10包括第一表面11，其中，基板10可以为树脂基板、陶瓷基板、玻璃基板或者其他类型的基板。可选地，基板10为树脂基板。支撑层20形成在基板10的第一表面11上，支撑层20可以采用树脂或者其他常用的支撑层材料。支撑层20设置有第一开口，可选地，第一开口可以纵向延伸至所述基板10的第一表面11，如图1所示。可以理解地，第一开口也可以不延伸至所述基板10的第一表面11，即此时第一开口相当于设置在支撑层20中的凹槽结构。在一个实施方式中，支撑层20也可以为阻焊层，该支撑层可以采用阻焊材料形成。在该实施方式中，该支撑层20为形成在基板10的第一表面11上的阻焊层。通过基板上的阻焊层来充当支撑层，减少了额外的层的形成，减少了额外的材料、工艺的消耗。
点胶部30至少部分设置在第一开口中，以图1为例，若第一开口纵向延伸至基板10的第一表面11，则点胶部30设置在所述基板的第一表面上，且至少部分位于所述第一开口中。在一个实施方式中，所述点胶部30全部位于所述第一开口中。在一个实施方式中，所述点胶部30还包括自所述第一开口延伸至所述支撑层20表面的部分。点胶部30可以采用树脂胶、紫外光固化(Ultraviolet Rays，UV)胶或者其他常用的胶材等。点胶部30可以通过浸渍(Dip)、刷涂(Brush)、喷涂(Spray Coating)、喷式(Jetting Dispense)或者针式点胶(Needle Dispense)等工艺形成在基板10上。
第一芯片40设置在所述第一开口之上，且所述第一芯片40的底表面包括与所述支撑层20在纵向投影上交叠的第一区域S1和与所述点胶部30在纵向投影上交叠的第二区域S2。可以理解地，本发明实施例中的纵向是一个相对的概念，可以理解地，纵向并不表示要求绝对竖直或悬垂，稍微倾斜的方向也是允许的。以图1为例，这里的纵向是指芯片封装结构中的厚度方向(例如基板的厚度方向)。
如图1所示，第一芯片40设置在第一开口之上，且底表面的外侧边缘与支撑层20或者点胶部30在纵向投影上交叠。以图1中的第一芯片40的底表面为矩形结构为例，如此第一芯片40的底表面包括4个侧，图1中，第一芯片的底表面中的一侧和所述点胶部30在纵向投影上交叠，而另一侧和支撑层20在纵向投影上交叠。而对于另外两侧的设置，在某些实施例中可以采用现有的任意常规方式，只要合理即可。可选地，第一芯片的底表面中剩余的两侧可以是与支撑层20或者点胶部30中的任一者在纵向投影上交叠。可以理解地，上述第一区域S1可以形成在第一芯片40的一侧，也可以形成在一侧中的一部分，也可以形成在第一芯片40的多个侧中。同理，上述第二区域S2可以形成在第一芯片40的一侧，也可以形成在一侧中的一部分，也可以形成在第一芯片40的多个侧中。在一个实施方式中，所述第二区域S2形成在所述第一芯片的第一侧，所述第一区域S1形成在所述第一芯片除第一侧之外的其他至少一侧。进一步地，所述第二区域S2形成在所述第一芯片的第一侧，所述第一区域S1形成在所述第一芯片除第一侧之外的其他所有侧。
所述第一芯片的底表面所述第一表面相对，所述第一芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第一空腔。
可选地，该第一芯片40可以为SAW滤波器芯片、BAW滤波器芯片或者其他需要空腔的芯片。示例地，第一芯片40为SAW滤波器芯片，该SAW滤波器芯片可以通过倒扣(FlipChip)工艺设置在基板10之上，通过第一芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第一空腔，以保证该SAW滤波器芯片功能的实现和可靠性。
在本实施例中，第一芯片40设置在第一开口之上，且底表面的外侧边缘与支撑层20或者点胶部30在纵向投影上交叠。具体地，第一区域S1和与所述支撑层20可以相互贴附，或者第一区域S1和所述支撑层20在纵向上存在微小的距离或者间隙。同理地，第二区域S2和所述点胶部30可以相互贴附，或者第二区域S2和所述点胶部30在纵向上存在微小的距离或者间隙。该微小的距离或者间隙可以阻挡后续的塑封材料或者其他材料流入该第一空腔即可，或者只能使很少的塑封材料或者其他材料流入该第一空腔，但是不影响第一芯片40性能的实现以及其可靠性。可选地，第一区域S1和所述支撑层20之间的距离小于20um、15um或者5um等。可选地，第二区域S2和所述点胶部30之间的距离小于20um、15um或者5um等。在一个实施方式中，第一区域S1和所述支撑层20之间的距离在区间[0.1um,5um]之中。在一个实施方式中，第二区域S2和所述点胶部30之间的距离在区间[0.1um,5um]之中。
第二芯片50也设置在所述第一开口之上，且所述第二芯片50的底表面包括与所述支撑层20在纵向投影上交叠的第三区域S3和与所述点胶部30在纵向投影上交叠的第四区域S4。如图1所示，第一芯片40和第二芯片50水平间隔设置。可以理解地，本发明实施例中的纵向是一个相对的概念，可以理解地，纵向并不表示要求部件绝对竖直或悬垂，稍微倾斜的方向也是允许的。以图1为例，这里的纵向是指芯片封装结构中的厚度方向。
如图1所示，第二芯片50设置在第一开口之上，且底表面的外侧边缘与支撑层20或者点胶部30在纵向投影上交叠。以图1中的第二芯片50的底表面为矩形结构为例，如此第二芯片50的底表面包括4个侧，图1中，第二芯片的底表面中的一侧和所述点胶部30在纵向投影上交叠，而另一侧和支撑层20在纵向投影上交叠。而对于另外两侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，第二芯片的底表面中剩余的两侧可以是与支撑层20或者点胶部30中的任一者在纵向投影上交叠。可以理解地，上述第三区域S3可以形成在第二芯片50的一侧，也可以形成在一侧中的一部分，也可以形成在第二芯片50的多个侧中。同理，上述第四区域S1可以形成在第二芯片50的一侧，也可以形成在一侧中的一部分，也可以形成在第二芯片50的多个侧中。在一个实施方式中，所述第三区域S3形成在所述第一芯片的第一侧，所述第四区域S4形成在所述第二芯片除第一侧之外的其他至少一侧。进一步地，所述第四区域S4形成在所述第二芯片的第一侧，所述第三区域S3形成在所述第二芯片除第一侧之外的其他所有侧。
所述第二芯片的底表面所述第一表面相对，所述第二芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第二空腔。
可选地，该第二芯片50可以为SAW滤波器芯片、BAW滤波器芯片或者其他需要空腔的芯片。示例地，第二芯片50为SAW滤波器芯片，该SAW滤波器芯片可以通过倒扣(FlipChip)工艺设置在基板10之上，通过第二芯片50的底表面、所述支撑层、所述点胶部与所述基板之间形成第二空腔，以保证该SAW滤波器芯片功能的实现和可靠性。
在本实施例中，第二芯片50设置在第一开口之上，且底表面的外侧边缘与支撑层20或者点胶部30在纵向投影上交叠。具体地，第三区域S3和与所述支撑层20可以相互贴附，或者第三区域S3和所述支撑层20在纵向上存在微小的距离或者间隙。同理地，第四区域S4和与所述点胶部30可以相互贴附，或者第四区域S4和所述点胶部30在纵向上存在微小的距离或者间隙。该微小的距离或者间隙可以阻挡后续的塑封材料或者其他材料流入该第一空腔即可，或者只能使很少的塑封材料或者其他材料流入该第一空腔，但是不影响第二芯片50性能的实现以及其可靠性。可选地，第三区域S3和所述支撑层20之间的距离小于20um、15um或者5um等。可选地，第四区域S4和所述点胶部30之间的距离小于20um、15um或者5um等。在一个实施方式中，第三区域S3和所述支撑层20之间的距离属于[0.1um,5um]。在一个实施方式中，第四区域S4和所述点胶部30之间的距离属于[0.1um,5um]。
在本实施例中，通过将第一芯片和第二芯片均设置在支撑层的第一开口之上，并且第一芯片和第二芯片都包括了在纵向投影上和点胶部交叠的区域，通过点胶部以及和第一芯片以及第二芯片的相对设置，保证芯片封装基本要求的实现的前提(保证两个芯片均可以形成空腔结构)下，使得两个芯片之间的间距大大减小，提高了芯片封装结构整体的集成度。
在一个实施例中，如图2所示，所述芯片封装结构还包括密封层60，所述密封层60覆盖所述支撑层20、第一芯片40、第二芯片50以及所述点胶部30。密封层60可以采用绝缘的树脂材料或者其他常规的塑封材料。可选地，密封层60为包含有颗粒物的树脂材料。其中，该颗粒物可以是二氧化硅(SiO2)颗粒，也可以是三氧化二铝(Al2O3)颗粒或者其他密封层中使用的颗粒物。
可以理解地，密封层也可以采用其他可以实现密封功能的材料，在此不再赘述。
在一个实施例中，所述第一芯片和所述第二芯片之间的第一间隙填充有点胶部和/或部分所述密封层。
在一个实施方式中，在第一间隙中，所述第一芯片和所述第二芯片之间的第一间隙填充有点胶部。在该实施方式中，该点胶部填充满该第一间隙。
在一个实施方式中，在第一间隙中，所述第一芯片和所述第二芯片之间的第一间隙填充有部分所述密封层。在该实施方式中，点胶部不设置在第一间隙中，而该第一间隙被密封层填满。
在一个实施方式中，所述第一芯片和所述第二芯片之间的第一间隙填充有点胶部和部分所述密封层。在该实施方式中，第一间隙中包括有点胶部和部分所述密封层，即点胶部填充了部分第一间隙，而密封层填充了另一部分第一间隙。在该实施方式中，由于密封层和点胶部在第一间隙中的相互接触，两者之间的作用力使得密封层更不容易松动或者脱离，进一步地提高了该芯片封装结构整体的可靠性。
在一个实施例中，所述第一芯片的第一区域与所述支撑层在纵向上的距离被配置为小于第一阈值，以阻挡所述密封层进入所述第一空腔；和/或，所述第二芯片的第三区域与所述支撑层在纵向上的距离被配置为小于第三阈值，以阻挡所述密封层进入所述第二空腔。其中，该第一阈值的设置可以为5um、10um或15um等。可选地，该第一阈值位于区间[0.1um,5um]之内。在一个实施方式中，所述第一芯片的第一区域与所述支撑层在纵向上的距离位于区间[0.1um,5um]之内。
该第三阈值的设置可以为5um、10um或15um等。可选地，该第三阈值位于区间[0.1um,5um]之内。在一个实施方式中，所述第二芯片的第三区域与所述支撑层在纵向上的距离位于区间[0.1um,5um]之内。
在一个实施例中，所述第一芯片的第一区域与所述支撑层在纵向上的距离小于15um，和/或，所述第二芯片的第三区域与所述支撑层在纵向上的距离小于15um。
在一个实施例中，所述第一芯片的第二区域与所述点胶部在纵向上的距离被配置为小于第二阈值，以阻挡所述密封层进入所述第一空腔；和/或，所述第二芯片的第四区域与所述点胶部在纵向上的距离被配置为小于第四阈值，以阻挡所述密封层进入所述第二空腔。其中，该第二阈值的设置可以为5um、10um或15um等。可选地，该第二阈值位于区间[0.1um,5um]之内。在一个实施方式中，所述第一芯片的第二区域与所述点胶部在纵向上的距离位于区间[0.1um,5um]之内。
该第四阈值的设置可以为5um、10um或15um等。可选地，该第四阈值位于区间[0.1um,5um]之内。在一个实施方式中，所第二芯片的第四区域与所述点胶部在纵向上的距离位于区间[0.1um,5um]之内。
在一个实施例中，所述第一芯片的第二区域与所述点胶部在纵向上的距离小于15um，和/或，所述第二芯片的第四区域与所述点胶部在纵向上的距离小于15um。
在一个实施例中，所述第二区域形成在所述第一芯片的第一侧，所述第四区域形成在所述第二芯片的第二侧，所述第一芯片的第一侧和所述第二芯片的第二侧之间形成有第一间隙。
可选地，所述第一间隙的宽度小于50um。在一个具体实施方式中，所述第一间隙的宽度小于30um、25um等。在通用的其他设计中，两个芯片之间的间隙一般在100um以上。本实施例通过上述设计大大减少了芯片之间的间隙，提高了芯片封装结构的集成度。
如图1所示，第一芯片40的第一侧和第二芯片50的第二侧相邻，两者之间形成有第一间隙。该第一间隙小于现有的设计方案，提高了芯片封装结构的集成度。
在一个实施例中，控制第一区域和/或第三区域的宽度，以避免第一区域和/或第三区域过于宽而可能使得芯片的功能区(存在电路图案的部分)与支撑层发生接触的风险，提高了该芯片封装结构的可靠性。
在一个实施例中，控制第二区域和/或第四区域的宽度，避免第二区域和/或第四区域过于宽而可能使得芯片的功能区(存在电路图案的部分)与支撑层发生接触的风险，提高了该芯片封装结构的可靠性。
在一个实施例中，所述第一芯片40的底表面上设置有多个第一连接凸块，每一所述第一连接凸块与所述基板上的至少一导电焊盘连接；
和/或，
所述第二芯片50的底表面上设置有多个第二连接凸块，每一所述第二连接凸块与所述基板上的至少一导电焊盘连接。
在一个实施例中，第一芯片40通过倒装工艺实现和基板的连接。具体地，所述第一芯片40的底表面上设置有多个第一连接凸块，每一所述第一连接凸块与所述基板上的至少一导电焊盘连接。在一个实施例中，第二芯片50通过倒装工艺实现和基板的连接。具体地，所述第二芯片50的底表面上设置有多个第二连接凸块，每一所述第二连接凸块与所述基板上的至少一导电焊盘连接。
示例性地，如图1所示，第一芯片40包括两个第一连接凸块41，每一第一连接凸块都和基板上的一个导电焊盘12连接。第二芯片50包括两个第二连接凸块51，每一第二连接凸块都和基板上的一个导电焊盘12连接。
其中，设置基板上的导电焊盘12可以为设置在基板的第一表面11之上(即凸出第一表面11设置)，或者，导电焊盘12可以嵌入第一表面11设置(如图1所示)，或者，导电焊盘12也可以嵌入第一表面11并凸出第一表面11之上设置，或者其他可行的导电焊盘12设置方式，在此不做具体限定。
在一个实施方式中，所述第一芯片40的底表面上还设置有功能区，以第一芯片40为SAW滤波器芯片为例，功能区可以包括IDT电极。
在一个实施方式中，所述第二芯片50的底表面上还设置有功能区，以第二芯片50为SAW滤波器芯片为例，功能区可以包括IDT电极。
在一个实施例中，所述第一区域形成在所述第一芯片的底表面的外围区域，且分布于所述第一芯片的第一侧之外的至少一侧；
和/或，
所述第三区域形成在所述第二芯片的底表面的外围区域，且分布于所述第二芯片的第二侧之外的至少一侧。
在该实施例中，所述第一区域形成在所述第一芯片的底表面的外围区域，且分布于所述第一芯片的第一侧之外的至少一侧。其中，该第一区域可以仅形成在第一芯片的第一侧之外的一侧，也可以形成在第一芯片的第一侧之外的所有侧。具体地，第一芯片的底表面的第一侧与所述点胶部在纵向投影上交叠，而至少另一侧和支撑层在纵向投影上交叠。因此，另外两侧可以和支撑层和/或点胶部在纵向投影上交叠，以形成第一空腔。或者，另外两侧可以和支撑层以及点胶部均不存在纵向投影上的交叠，即可以和其他的层具有纵向投影上的交叠，以形成第一空腔，在此不做具体限定。
在该实施例中，所述第三区域形成在所述第一芯片的底表面的外围区域，且分布于所述第而芯片的第二侧之外的至少一侧。其中，该第三区域可以仅形成在第二芯片的第二侧之外的一侧，也可以形成在第二芯片的第二侧之外的所有侧。具体地，第二芯片的底表面的第二侧与所述点胶部在纵向投影上交叠，而至少另一侧和支撑层在纵向投影上交叠。因此，另外两侧可以和支撑层和/或点胶部在纵向投影上交叠，以形成第二空腔。或者，另外两侧可以和支撑层以及点胶部均不存在纵向投影上的交叠，即可以和其他的层具有纵向投影上的交叠，以形成第二空腔，在此不做具体限定。
本发明一实施例提出一种芯片封装结构，包括：
基板；
点胶部，形成在所述基板的第一表面上；
第一芯片，所述第一芯片设置在所述基板的第一表面上，且所述第一芯片的底表面包括与所述点胶部在纵向投影上交叠的第二区域，所述第一芯片的底表面与所述基板之间形成有第一空腔；
第二芯片，所述第二芯片设置在所述基板的第一表面上，且所述第二芯片的底表面包括与所述点胶部在纵向投影上交叠的第四区域，所述第二芯片的底表面与所述基板之间形成有第二空腔；
所述第二区域形成在所述第一芯片的第一侧，所述第四区域形成在所述第二芯片的第二侧，所述第一侧与所述第二侧相邻，所述第一芯片的第一侧和所述第二芯片的所述第二侧之间形成有第一间隙。
在本实施例中，第一芯片的底表面包括与所述点胶部在纵向投影上交叠的第二区域。以图1中的第一芯片40的底表面为矩形结构为例，如此第一芯片40的底表面包括4个侧，图1中，第一芯片的底表面中的一侧和所述点胶部30在纵向投影上交叠，而对于另外三侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，第一芯片的底表面中剩余的三侧可以是与支撑层20或者点胶部30中的任一者在纵向投影上交叠。可以理解地，上述第二区域S2可以形成在第二芯片50的一侧，也可以形成在一侧中的一部分，也可以形成在第二芯片50的多个侧中。
在本实施例中，第二芯片的底表面包括与所述点胶部在纵向投影上交叠的第四区域。以图1中的第二芯片50的底表面为矩形结构为例，如此第二芯片50的底表面包括4个侧，图1中，第二芯片的底表面中的一侧和所述点胶部30在纵向投影上交叠，而对于另外三侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，第二芯片的底表面中剩余的三侧可以是与支撑层20或者点胶部30中的任一者在纵向投影上交叠。可以理解地，上述第四区域S1可以形成在第二芯片50的一侧，也可以形成在一侧中的一部分，也可以形成在第二芯片50的多个侧中。
本实施例中，通过将第一芯片和第二芯片均设置在支撑层的第一开口之上，并且第一芯片和第二芯片都包括了在纵向投影上和点胶部交叠的区域，通过点胶部以及和第一芯片以及第二芯片的相对设置，保证芯片封装基本要求的实现的前提(保证两个芯片均可以形成空腔结构)下，使得两个芯片之间的间距大大减小，提高了芯片封装结构整体的集成度。
可以理解地，该实施例中的技术特征可以参见上述任一实施例中的描述，在此不再赘述。
在一个实施例中，所述芯片封装结构还包括：
支撑层，形成在所述基板的第一表面上，所述支撑层设置有第一开口；
所述点胶部至少部分位于所述第一开口中。
如图1所示，支撑层20形成在基板10的第一表面11上，支撑层20可以采用树脂或者其他常用的支撑层材料。支撑层20设置有第一开口，可选地，第一开口可以纵向延伸至所述基板10的第一表面11，如图1所示。可以理解地，第一开口也可以不延伸至所述基板10的第一表面11，即此时第一开口相当于设置在支撑层20中的凹槽结构。
点胶部30至少部分设置在第一开口中，以图1为例，若第一开口纵向延伸至基板10的第一表面11，则点胶部30设置在所述基板的第一表面上，且至少部分位于所述第一开口中。在一个实施方式中，所述点胶部30全部位于所述第一开口中。在一个实施方式中，所述点胶部30还包括自所述第一开口延伸至所述支撑层20表面的部分。点胶部30可以采用树脂胶、紫外光固化胶(Ultraviolet Rays，UV)胶或者其他常用的胶材等。点胶部30可以通过浸渍(Dip)、刷涂(Brush)、喷涂(Spray Coating)、喷式(Jetting Dispense)或者针式点胶(Needle Dispense)等工艺形成在基板10上。可以理解地，所述点胶部的设置以可以对第一芯片和第二芯片形成支撑并且不影响第一芯片和第二芯片功能实现即可，对于该点胶部具体的尺寸、材料、工艺等的设置在满足前述条件的基础上可以考虑实际工艺、成本等实际需要而进行调整。
在一个实施例中，所述第一芯片的底表面还包括与所述支撑层在纵向投影上交叠的第一区域；和/或，所述第二芯片的底表面还包括与所述支撑层在纵向投影上交叠的第三区域。
如图1所示，第一芯片40设置在第一开口之上，且底表面的外侧边缘与支撑层20或者点胶部30在纵向投影上交叠。以图1中的第一芯片40的底表面为矩形结构为例，如此第一芯片40的底表面包括4个侧，图1中，第一芯片的底表面中的一侧和所述点胶部30在纵向投影上交叠，而另一侧和支撑层20在纵向投影上交叠。而对于另外两侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，第一芯片的底表面中剩余的两侧可以是与支撑层20或者点胶部30中的任一者在纵向投影上交叠。可以理解地，上述第一区域S1可以形成在第一芯片40的一侧，也可以形成在一侧中的一部分，也可以形成在第一芯片40的多个侧中。
如图1所示，第二芯片50设置在第一开口之上，且底表面的外侧边缘与支撑层20或者点胶部30在纵向投影上交叠。以图1中的第二芯片50的底表面为矩形结构为例，如此第二芯片50的底表面包括4个侧，图1中，第二芯片的底表面中的一侧和所述点胶部30在纵向投影上交叠，而另一侧和支撑层20在纵向投影上交叠。而对于另外两侧的设置，可以采用现有的任意常规方式，只要合理即可。可选地，第二芯片的底表面中剩余的两侧可以是与支撑层20或者点胶部30中的任一者在纵向投影上交叠。可以理解地，上述第三区域S3可以形成在第二芯片50的一侧，也可以形成在一侧中的一部分，也可以形成在第二芯片50的多个侧中。
在一个实施例中，所述第一芯片的侧面包括与所述支撑层在横向投影上交叠的第五区域；和/或，所述第二芯片的侧面包括与所述支撑层在横向投影上交叠的第六区域。
如图3所示，第一芯片40的侧面和支撑层20在横向投影上存在交叠的第五区域。所述第二芯片50的侧面包括所所述支撑层20在横向投影上交叠的第六区域。
具体地，第五区域与所述支撑层20可以相互贴附，或者第五区域和所述支撑层20在横向上存在微小的距离或者间隙。同理地，第六区域和与所述点胶部30可以相互贴附，或者第六区域和支撑层20在横向上存在微小的距离或者间隙。该微小的距离或者间隙可以阻挡后续的塑封材料或者其他材料流入该第一空腔/第二空腔即可，或者只能使很少的塑封材料或者其他材料流入该第一空腔/第二空腔，但是不影响第一芯片40/第二芯片50性能的实现以及其可靠性。可选地，第五区域和所述支撑层20之间的距离小于20um、15um或者5um等。可选地，第六区域和所述支撑层20之间的距离小于20um、15um或者5um等。在一个实施方式中，第五区域和所述支撑层20之间的距离在区间[0.1um,5um]之内。在一个实施方式中，第六区域和所述点胶部30之间的距离在区间[0.1um,5um]之内。
本实施例可以进一步阻挡后续的塑封材料或者其他材料流入该第一空腔以及第二空腔，更好地保证了该芯片封装结构的可靠性。
在一个实施例中，所述第五区域与所述支撑层形成有横向上的第四间隙，和/或，所述第六区域与所述支撑层形成有横向上的第五间隙。
可选地，所述第四间隙小于5um、10um或15um等。在一个实施方式中，所述第四间隙在区间[0.1um,5um]之内。可选地，所述第五间隙小于5um、10um或15um等。在一个实施方式中，所述第五间隙在区间[0.1um,5um]之内。
在一个实施例中，所述第一芯片的底表面的第二区域与所述点胶部贴附设置；和/或，所述第二芯片的底表面的第四区域与所述点胶部贴附设置。如此，可以更好地阻挡其他材料流入第一空腔和/或第二空腔，起到更好的保护作用。
在一个实施例中，所述第一芯片的第五区域与所述支撑层在横向上的距离被配置为小于第五阈值，以阻挡密封层进入所述第一空腔；和/或，所述第二芯片的第六区域与所述支撑层在横向上的距离被配置为小于第六阈值，以阻挡密封层进入所述第二空腔。
其中，该第五阈值的设置可以为5um、10um或15um等。可选地，该第五阈值位于区间[0.1um,5um]之内。
该第六阈值的设置可以为5um、10um或15um等。可选地，该第六阈值位于区间[0.1um,5um]之内。
在一个实施例中，还包括密封层，所述密封层所述密封层覆盖所述支撑层、第一芯片、第二芯片以及所述点胶部，所述密封层为包括含有颗粒物的树脂材料；所述第五阈值小于或等于所述颗粒物的最大粒径，和/或，所述第六阈值小于或等于所述颗粒物的最大粒径。
在一个实施例中，所述第五区域形成在所述第一芯片的第一侧之外的至少一侧；
和/或，
所述第六区域形成在所述第二芯片的第二侧之外的至少一侧。
在该实施例中，所述第五区域形成在所述所述第一芯片的第一侧之外的至少一侧。其中，该第五区域可以仅形成在第一芯片的第一侧之外的一侧，也可以形成在第一芯片的第一侧之外的所有侧。可选地，该第五区域和所述第一区域对应设置，即该第五区域和第一区域分别在第一芯片40的侧面和底表面相对应地设置。
在该实施例中，所述第六区域形成在所述第二芯片的第二侧之外的至少一侧。其中，该第六区域可以仅形成在第二芯片的第二侧之外的一侧，也可以形成在第二芯片的第二侧之外的所有侧。可选地，该第六区域和所述第三区域对应设置，即该第六区域和所述第三区域分别在第二芯片50的侧面和底表面相对应地设置。
以上仅为本发明较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种芯片封装结构，其特征在于，包括：
基板；
支撑层，形成在所述基板的第一表面上，所述支撑层设置有第一开口；
点胶部，至少部分位于所述第一开口中；
第一芯片，所述第一芯片设置在所述第一开口之上，且所述第一芯片的底表面包括与所述支撑层在纵向投影上交叠的第一区域和与所述点胶部在纵向投影上交叠的第二区域，所述第一芯片的底表面与所述第一表面相对，所述第一芯片的底表面设置有功能区，所述第一芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第一空腔；
第二芯片，所述第二芯片设置在所述第一开口之上，且所述第二芯片的底表面包括与所述支撑层在纵向投影上交叠的第三区域和与所述点胶部在纵向投影上交叠的第四区域，所述第二芯片的底表面与所述第一表面相对，所述第二芯片的底表面、所述支撑层、所述点胶部与所述基板之间形成第二空腔；
所述支撑层为阻焊层；
所述第一芯片和所述第二芯片之间的第一间隙填充有所述点胶部和/或一部分密封层。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述第二区域形成在所述第一芯片的第一侧，所述第四区域形成在所述第二芯片的第二侧，所述第一芯片的第一侧和所述第二芯片的第二侧之间形成有第一间隙。
3.根据权利要求1所述的芯片封装结构，其特征在于，所述密封层覆盖所述支撑层、所述第一芯片、所述第二芯片以及所述点胶部。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述第一芯片的第一区域与所述支撑层在纵向上的距离被配置为小于第一阈值，以阻挡所述密封层进入所述第一空腔；和/或，所述第二芯片的第三区域与所述支撑层在纵向上的距离被配置为小于第三阈值，以阻挡所述密封层进入所述第二空腔。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述密封层为包括含有颗粒物的树脂材料；
所述第一阈值小于或等于所述颗粒物的最大粒径，和/或，所述第三阈值小于或等于所述颗粒物的最大粒径。
6.根据权利要求4所述的芯片封装结构，其特征在于，所述第一阈值为5um、10um或15um，和/或，所述第三阈值为5um、10um或15um。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述第一芯片的底表面上设置有多个第一连接凸块，每一所述第一连接凸块与所述基板上的至少一导电焊盘连接；
和/或，
所述第二芯片的底表面上设置有多个第二连接凸块，每一所述第二连接凸块与所述基板上的至少一导电焊盘连接。
8.根据权利要求1所述的芯片封装结构，其特征在于，所述第一区域形成在所述第一芯片的底表面的外围区域，且分布于所述第一芯片的第一侧之外的至少一侧；
和/或，
所述第三区域形成在所述第二芯片的底表面的外围区域，且分布于所述第二芯片的第二侧之外的至少一侧。
9.根据权利要求1所述的芯片封装结构，其特征在于，所述第一开口纵向延伸至所述基板的第一表面。
10.一种芯片封装结构，其特征在于，包括：
基板；
点胶部，形成在所述基板的第一表面上；
支撑层，形成在所述基板的第一表面上，所述支撑层设置有第一开口；
所述点胶部至少部分位于所述第一开口中；
第一芯片，所述第一芯片设置在所述基板的第一表面上，且所述第一芯片的底表面包括与所述点胶部在纵向投影上交叠的第二区域，所述第一芯片的底表面与所述基板之间形成有第一空腔，所述第一芯片的底表面设置有功能区；
第二芯片，所述第二芯片设置在所述基板的第一表面上，且所述第二芯片的底表面包括与所述点胶部在纵向投影上交叠的第四区域，所述第二芯片的底表面与所述基板之间形成有第二空腔；
所述第二区域形成在所述第一芯片的第一侧，所述第四区域形成在所述第二芯片的第二侧，所述第一侧与所述第二侧相邻，所述第一芯片的第一侧和所述第二芯片的所述第二侧之间形成有第一间隙，所述第一芯片和所述第二芯片之间的第一间隙填充有所述点胶部;
所述支撑层为阻焊层。
11.根据权利要求10所述的芯片封装结构，其特征在于，所述第一芯片的底表面还包括与所述支撑层在纵向投影上交叠的第一区域；
和/或，
所述第二芯片的底表面还包括与所述支撑层在纵向投影上交叠的第三区域。
12.根据权利要求10或11所述的芯片封装结构，其特征在于，所述第一芯片的侧面包括与所述支撑层在横向投影上交叠的第五区域；
和/或，
所述第二芯片的侧面包括与所述支撑层在横向投影上交叠的第六区域。
13.根据权利要求12所述的芯片封装结构，其特征在于，所述第一芯片的第五区域与所述支撑层在横向上的距离被配置为小于第五阈值，以阻挡密封层进入所述第一空腔；和/或，所述第二芯片的第六区域与所述支撑层在横向上的距离被配置为小于第六阈值，以阻挡密封层进入所述第二空腔。
14.根据权利要求13所述的芯片封装结构，其特征在于，所述密封层覆盖所述支撑层、所述第一芯片、所述第二芯片以及所述点胶部，所述密封层为包括含有颗粒物的树脂材料；
所述第五阈值小于或等于所述颗粒物的最大粒径，和/或，所述第六阈值小于或等于所述颗粒物的最大粒径。
15.根据权利要求14所述的芯片封装结构，其特征在于，所述第五区域形成在所述第一芯片的第一侧之外的至少一侧；
和/或，
所述第六区域形成在所述第二芯片的第二侧之外的至少一侧。
16.根据权利要求10所述的芯片封装结构，其特征在于，所述第一芯片的底表面的第二区域与所述点胶部贴附设置；
和/或，
所述第二芯片的底表面的第四区域与所述点胶部贴附设置。
CN202210406111.7A 2022-04-18 2022-04-18 一种芯片封装结构 Active CN115000025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210406111.7A CN115000025B (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210406111.7A CN115000025B (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Publications (2)

Publication Number Publication Date
CN115000025A CN115000025A (zh) 2022-09-02
CN115000025B true CN115000025B (zh) 2023-10-27

Family

ID=83023736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210406111.7A Active CN115000025B (zh) 2022-04-18 2022-04-18 一种芯片封装结构

Country Status (1)

Country Link
CN (1) CN115000025B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794461A (zh) * 2021-09-13 2021-12-14 江苏卓胜微电子股份有限公司 一种模组芯片封装结构及电路板
CN216120295U (zh) * 2021-10-09 2022-03-22 江苏卓胜微电子股份有限公司 一种声表滤波器射频模组封装结构及电子设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI677951B (zh) * 2018-11-09 2019-11-21 恆勁科技股份有限公司 表面聲波濾波器封裝結構及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113794461A (zh) * 2021-09-13 2021-12-14 江苏卓胜微电子股份有限公司 一种模组芯片封装结构及电路板
CN216120295U (zh) * 2021-10-09 2022-03-22 江苏卓胜微电子股份有限公司 一种声表滤波器射频模组封装结构及电子设备

Also Published As

Publication number Publication date
CN115000025A (zh) 2022-09-02

Similar Documents

Publication Publication Date Title
JP2003124433A (ja) マルチチップパッケージ
CN115000024B (zh) 一种芯片封装结构及方法
JP3891678B2 (ja) 半導体装置
CN100543979C (zh) 半导体模块
CN218548411U (zh) 一种射频前端模组封装结构
CN115000025B (zh) 一种芯片封装结构
CN220526893U (zh) 芯片封装结构以及电子设备
CN221282098U (zh) 一种封装结构和射频前端模组
KR100457482B1 (ko) 테이프캐리어패키지
WO2024067273A2 (zh) 一种射频前端模组封装结构
CN117558686B (zh) 一种芯片封装结构及射频前端模组
CN220439599U (zh) 芯片封装结构以及电子设备
CN220526892U (zh) 芯片封装结构以及电子设备
CN221283164U (zh) 一种多滤波器封装结构及射频前端模组
JP2004096456A (ja) 表面実装型ｓａｗデバイス、及びその製造方法
CN218827119U (zh) 一种芯片封装结构及芯片模组
CN221282097U (zh) 一种多芯片封装结构及射频前端模组
CN217691132U (zh) 一种芯片封装结构
CN221509559U (zh) 芯片封装结构及射频前端模组
TW200908280A (en) Multi-chip stacked device with a composite spacer layer
CN118363223A (zh) 显示装置
KR100475335B1 (ko) 반도체칩패키지
KR100649488B1 (ko) 플립칩 본딩타입의 세라믹 패키지
CN115000022A (zh) 一种芯片封装结构
JPH09223720A (ja) 半導体パッケージ装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant