KR100649488B1 - 플립칩 본딩타입의 세라믹 패키지 - Google Patents

플립칩 본딩타입의 세라믹 패키지 Download PDF

Info

Publication number
KR100649488B1
KR100649488B1 KR1020040000230A KR20040000230A KR100649488B1 KR 100649488 B1 KR100649488 B1 KR 100649488B1 KR 1020040000230 A KR1020040000230 A KR 1020040000230A KR 20040000230 A KR20040000230 A KR 20040000230A KR 100649488 B1 KR100649488 B1 KR 100649488B1
Authority
KR
South Korea
Prior art keywords
metal electrode
electrode pad
flip chip
chip bonding
cavity
Prior art date
Application number
KR1020040000230A
Other languages
English (en)
Other versions
KR20050071857A (ko
Inventor
이영근
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040000230A priority Critical patent/KR100649488B1/ko
Publication of KR20050071857A publication Critical patent/KR20050071857A/ko
Application granted granted Critical
Publication of KR100649488B1 publication Critical patent/KR100649488B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B25HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25HWORKSHOP EQUIPMENT, e.g. FOR MARKING-OUT WORK; STORAGE MEANS FOR WORKSHOPS
    • B25H1/00Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby
    • B25H1/14Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby with provision for adjusting the bench top
    • B25H1/16Work benches; Portable stands or supports for positioning portable tools or work to be operated on thereby with provision for adjusting the bench top in height

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 플립칩 본딩에 의해 이루어지는 패키지는 내부의 캐비티(Cavity)에 부품을 실장하는데, 이 캐비티(Cavity)에서 발생되는 각종 이물을 제거할 수 있는 새로운 구조로 제작한 플립칩 본딩타입의 세라믹 패키지를 제공하는데 그 목적이 있다.
본 발명은, 플립칩 본딩타입의 세라믹 패키지에 있어서, 양측에 형성된 벽에 의해 캐비티를 갖는 세라믹 기판(100); 상기 캐비티(CT)에 플립칩 본딩 공정으로 실장되는 내장부품(200); 상기 세라믹 기판(100)의 저면(BS)에 형성된 금속 전극패드(110)와, 상기 금속 전극패드(110)에 대향되는 상기 내장부품(200) 하부면에 형성되며, 상기 금속 전극패드(110)와 본딩되어 전기적으로 연결된 범프볼(210)을 포함하는 접속수단; 및 상기 세라믹 기판(100)의 저면(BS)중 상기 금속 전극패드(110)와 상기 세라믹 기판(100)과의 접합엣지부에 형성된 비도전성 물질의 이물질 제거수단(150)을 구비하는 것을 특징으로 한다.
이러한 본 발명에 의하면, 정전기 발생의 근원인 캐비티에 존재하는 이물질 발생을 방지하여 부품과 세라믹 기판과의 보다 안정된 접속을 확보할 수 있고, 이에 따라 내장된 부품들이 정상적으로 작동할 수 있도록 하는 효과가 있다
플립칩 본딩, 세라믹 패키지, 캐비티, 이물질 발생 방지

Description

플립칩 본딩타입의 세라믹 패키지{CERAMIC PACKAGE FOR FLIP BONDING TYPE}
도 1은 종래의 플립본딩타입 세라믹 패키지의 단면 구조도이다.
도 2a,2b는 도 1의 요부 확대 단면 구조 및 정면 투영 구조도이다.
도 3은 본 발명에 따른 플립칩 본딩타입의 세라믹 패키지의 단면 구조도이다.
도 4a,4b는 도 3의 요부 확대 단면 구조 및 정면 투영 구조도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 세라믹 기판
110 : 금속 전극패드
150 : 이물질 제거수단
151 : 중첩영역
200 : 내장부품
210 : 범프볼
CT : 캐비티
BS : 세라믹 기판의 저면
본 발명은 플립칩 본딩타입의 세라믹 패키지에 관한 것으로, 특히 플립칩 본딩에 의해 이루어지는 패키지는 내부의 캐비티(Cavity)에 부품을 실장하는데, 이 캐비티(Cavity)에서 발생되는 각종 이물을 제거할 수 있는 새로운 구조로 제작함으로서, 정전기 발생의 근원인 캐비티에 존재하는 이물질 발생을 방지하여 부품과 세라믹 기판과의 보다 안정된 접속을 확보할 수 있고, 이에 따라 내장된 부품들이 정상적으로 작동할 수 있도록 하는 플립칩 본딩타입의 세라믹 패키지에 관한 것이다.
일반적으로, 세라믹 패키지 공정 기술은 RF 설계 기술과 접목이 되어 통신용 부품 개발에 유용한 개발 기반 기술이 되었으며, 이동통신용 부품의 소형화, 저가격화, 경량화, 기능 집적화에 유용한 기술로서 활용되고 있는 실정이다.
통상, 세라믹 패키지 기술을 적용하는 부품들은 공통적으로 부품의 전기적, 유전적, 자기적 성질을 표출하는 재료로서 만들어진 일정 두께의 시트(sheet), 그 시트 위에 RF 설계에 의하여 결정되는 패턴들을 금속(Ag, Cu 등)전극으로 구현한 시트들을 적층하는 구조를 가지며, 이러한 세라믹 패키지 내부 공간(이하, 캐비티(Cavity)라 한다)에 SAW필터, PAM, IC칩 등의 부품들을 내장하여 기능 복합화를 구현한다.
또한, 최근에는 세라믹 패키지 캐비티에 내장되는 부품들의 실장시, 플립칩 본딩(Flipchip Bonding)방법이 주로 사용되는데, 하지만, 이들 부품들이 실장되어 정상적으로 작동을 하려면 플립칩 본딩시 캐비티 내부에서 발생하는 각종 이물 및 정전기의 발생을 근원적으로 제거하여야만 한다.
도 1은 종래의 플립본딩타입 세라믹 패키지의 단면 구조도이고, 도 2a,2b는 도 1의 요부 확대 단면 구조 및 정면 투영 구조도이다.
도 1에 보인 종래의 플립본딩타입 세라믹 패키지는 세라믹 기판(11) 및 양측의 벽(11-1,11-2)에 의해 형성되는 캐비티(CT)에 플립칩 본딩 공정으로 내장부품(12)을 실장하고, 상기 캐비티의 상부 표면에 형성된 금속 전극패드(11A)와 상기 내장부품(12)의 접합면 사이에 펌프볼(Bump Ball,Au)을 형성하여 부착시킨 구조이다. 여기서, 상기 금속 전극패드는 효과적인 본딩을 위하여 도금막(Au)이 형성될 수도 있다.
그런데, 이러한 종래의 플립본딩타입 세라믹 패키지는 다음과 같은 문제점이 있다.
종래 방식의 세라믹 패키지에서는, 플립칩 본딩 공정으로 조립한 제품에서 발생하는 품질 불량으로서, 실장된 부품의 표면상에 부품을 구성하는 물질이나 재료이외의 성분물질이 부착되는데, 이에 따라, 제품의 비정상적인 동작을 초래시킬 수 있으며, 이러한 불량의 원인 물질은 캐비티의 세라믹 패키지와 금속전극으로부터 발생될 수 있다. 특히, 금속 전극패드와 세라믹 패키지의 접촉 계면은 불연속적면을 발생시킬 수 있으므로 기계적인 충격이 가해지는 플립칩 본딩에 취약할 수 있는 문제점이 있다. 또한, 실장되는 부품에 도전성 물질이 부착될 경우에는 실장부품에서의 정전기 발생으로 인한 제품 불량을 대표적인 예로 들 수 있다. 뿐만 아니라, 플립칩 본딩시 금속 전극패드 표면상에서 펌프볼의 퍼짐 현상 때문에 범프볼이 금속전극에 접합된 면적을 제어하는 것이 어렵다는 문제점도 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 그 목적은 플립칩 본딩에 의해 이루어지는 패키지는 내부의 캐비티(Cavity)에 부품을 실장하는데, 이 캐비티(Cavity)에서 발생되는 각종 이물을 제거할 수 있는 새로운 구조로 제작한 플립칩 본딩타입의 세라믹 패키지를 제공하는데 있다.
또한, 본 발명의 목적은 정전기 발생의 근원인 캐비티에 존재하는 이물질 발생을 방지하여 부품과 세라믹 기판과의 보다 안정된 접속을 확보할 수 있고, 이에 따라 내장된 부품들이 정상적으로 작동할 수 있도록 하는 플립칩 본딩타입의 세라믹 패키지를 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위해서, 본 발명의 플립칩 본딩타입의 세라믹 패키지는
양측에 형성된 벽에 의해 캐비티를 갖는 세라믹 기판;
상기 캐비티에 플립칩 본딩 공정으로 실장되는 내장부품;
상기 세라믹 기판의 저면에 형성된 금속 전극패드와, 상기 금속 전극패드에 대향되는 상기 내장부품 하부면에 형성되며, 상기 금속 전극패드와 본딩되어 전기적으로 연결된 범프볼을 포함하는 접속수단; 및
상기 세라믹 기판의 저면중 상기 금속 전극패드와 상기 세라믹 기판과의 접합엣지부에 형성되어 상기 금속 전극패드에 연결되는 상기 범프볼을 안내하는 비전도성의 이물질 제거수단
을 구비하는 것을 특징으로 한다.
또한, 본 발명의 플립칩 본딩타입의 세라믹 패키지는
양측에 형성된 벽에 의해 캐비티를 갖는 세라믹 기판;
상기 캐비티에 플립칩 본딩 공정으로 실장되는 내장부품;
상기 세라믹 기판의 저면에 형성된 금속 전극패드와, 상기 금속 전극패드에 대향되는 상기 내장부품 하부면에 형성되며, 상기 금속 전극패드와 본딩되어 전기적으로 연결된 범프볼을 포함하는 접속수단; 및
상기 세라믹 기판의 저면중 상기 금속 전극패드가 형성된 부분을 제외한 나머지 전체 영역에 형성되어 상기 금속 전극패드에 연결되는 상기 범프볼을 안내하는 비전도성의 이물질 제거수단
을 구비하는 것을 특징으로 한다.
본 발명의 이물질 제거수단은 상기 금속 전극패드의 일부와 중첩되는 중첩영역을 포함하는 것이 바람직하며, 상기 이물질 제거수단은 글래스로 이루어진 것이 바람직하다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 3은 본 발명에 따른 플립칩 본딩타입의 세라믹 패키지의 단면 구조도이고, 도 4a,4b는 도 3의 요부 확대 단면 구조 및 정면 투영 구조도이다.
도 3을 참조하면, 본 발명에 따른 플립칩 본딩타입의 세라믹 패키지는 양측에 형성된 벽에 의해 캐비티를 갖는 세라믹 기판(100)과, 상기 캐비티(CT)에 플립칩 본딩 공정으로 실장되는 내장부품(200)과, 상기 세라믹 기판(100)과 내장부품(200)을 전기적으로 접속하는 접속수단을 포함하는데, 여기서, 상기 접속수단은 상기 세라믹 기판(100)의 저면(BS)에 형성된 금속 전극패드(110)와, 상기 금속 전극패드(110)에 대향되는 상기 내장부품(200) 하부면에 형성되며, 상기 금속 전극패드(110)와 본딩되어 전기적으로 연결된 범프볼(210)을 포함한다.
또한, 본 발명의 플립칩 본딩타입의 세라믹 패키지는 상기 세라믹 기판(100)의 저면(BS)중 상기 금속 전극패드(110)와 상기 세라믹 기판(100)과의 접합엣지부에 형성된 비도전성 물질의 이물질 제거수단(150)을 포함한다.
상기 이물질 제거수단(150)은 상기 세라믹 기판(100)의 캐비티(CT)에 발생되어 상기 금속 전극패드(110)와 상기 세라믹 기판(100)과의 접합을 방해하는 이물질 발생을 방지하기 위한 것으로서, 이는 전술한 바와 같이, 상기 금속 전극패드(110)와 상기 세라믹 기판(100)과의 접합엣지부에 형성될 수도 있고, 또는 상기 세라믹 기판(100)의 저면(BS)중 상기 금속 전극패드(110)가 형성된 부분을 제외한 나머지 전체 영역에 형성될 수도 있다.
또한, 도 4a, 4b를 참조하면, 상기 이물질 제거수단(150)은 상기 금속 전극패드(110)의 일부와 중첩(overlap)되는 중첩영역(151)을 포함하는 것이 바람직하다. 이는 상기 이물질 제거수단(150)이 상기 언급한 바와 같이, 상기 세라믹 기판(100)의 캐비티(CT)에서의 이물질 발생을 방지할 수도 있고, 또한, 상기 금속 전극패드(110)의 일부와 중첩(overlap)되는 중첩영역(151)을 포함하여 상기 금속 전극패드(110) 상면에 형성되는 범프볼(210)을 안내하는 역할을 수행할 수 있게 된다.
이러한 이물질 제거수단(150)의 중첩영역(151)이 상기 범프볼(210)의 형성을 안내하여 상기 범프볼(210)이 주위로 퍼지지 않게 하여 상기 금속 전극패드(110)와 상기 범프볼(210)이 보다 안정적으로 접촉될 수 있다. 이에 따라, 상기 금속 전극패드(110)와 상기 범프볼(210)과의 접촉불량을 방지할 수 있고, 상기 내장부품(200)을 보다 안정적으로 실장할 수 있게 된다.
즉, 세라믹 패키지의 캐비티내 플립칩 본딩면에 형성된 금속 전극패드에서 범프볼(Au)이 부착되는 면적을 제외한 나머지 세라믹 패키지내 플립칩 본딩면을 글래스로 도포하여 플립칩 본딩을 형성시킨 후 글래스가 도포되지 않은 금속 전극패드에서 상기 범프볼(Au)로 내장 부품을 부착시키는 것이다.
한편, 상기 이물질 제거수단(150)은 비도전성 물질로 이루어지면 되는데, 이 비도전성 물질로서는 여러 가지의 물질이 있지만, 본 발명의 실시예에서는 글래스를 사용하였다. 즉, 부품 내장을 위한 캐비티를 갖는 세라믹 패키지의 플립칩 본딩 공정에서 발생될 수 있는 이물로 인한 접촉 불량 현상을 감소시킬 수 있고, 이는 금속 전극패드의 일부 영역을 다른 물질, 즉 비도전성 물질로 덮는데, 여기서, 상기 금속 전극패드를 덮는 물질로서 입계가 존재하지 않고 연속체를 형성할 수 있는 글래스(Glass)를 선정하였다.
상술한 바와 같은 본 발명에 따르면, 플립칩 본딩에 의해 이루어지는 패키지는 내부의 캐비티(Cavity)에 부품을 실장하는데, 이 캐비티(Cavity)에서 발생되는 각종 이물을 제거할 수 있는 새로운 구조로 제작함으로서, 정전기 발생의 근원인 캐비티에 존재하는 이물질 발생을 방지하여 부품과 세라믹 기판과의 보다 안정된 접속을 확보할 수 있고, 이에 따라 내장된 부품들이 정상적으로 작동할 수 있도록 하는 효과가 있다.
이러한 본 발명의 효과에 대해서 구체적으로 설명하면, 먼저, 플립칩 본딩된 제품에서 발생한 이물 불량의 원인 물질이 발생할 수 있는 세라믹 기판, 금속 전극패드, 세라믹 기판과 금속 전극패드의 경계를 연속막을 형성하는 물질로 도포함으로서, 이물불량의 원인 물질의 발생을 원천적으로 제한할 수 있는 효과가 있다.
또한, 플립칩 본딩시 범프볼(Au)의 퍼짐이 차이가 있더라도 금속 전극패드내 미도포 영역을 한정할 수 있으므로 본딩 면적은 동일하게 유지할 수 있어, 이에 따라 범프볼의 형성을 균일하게 유지할 수 있어, 접촉성 및 안정성을 향상시킬 수 있다.
그리고, 세라믹 패키지의 캐비티 내부에 이물 발생을 차단할 수 있으므로 완제품의 품질 신뢰성 향상을 기대할 수 있고, 또한, 금속 전극패드와 세라믹 기판간의 계면을 연속막 물질이 덮고 있으므로 계면의 균열 발생을 억제할 수 있어 플립 칩 본딩면의 전극 고착력을 향상시킬 수 있다.
이상의 설명은 본 발명의 구체적인 실시 예에 대한 설명에 불과하므로, 본 발명은 이러한 구체적인 실시 예에 한정되지 않으며, 또한, 본 발명에 대한 상술한 구체적인 실시 예로부터 그 구성의 다양한 변경 및 개조가 가능하다는 것을 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 쉽게 알 수 있다.

Claims (6)

  1. 플립칩 본딩타입의 세라믹 패키지에 있어서,
    양측에 형성된 벽에 의해 캐비티(CT)를 갖는 세라믹 기판(100);
    상기 캐비티(CT)에 플립칩 본딩 공정으로 실장되는 내장부품(200);
    상기 세라믹 기판(100)의 저면(BS)에 형성된 금속 전극패드(110)와, 상기 금속 전극패드(110)에 대향되는 상기 내장부품(200) 하부면에 형성되며, 상기 금속 전극패드(110)와 본딩되어 전기적으로 연결된 범프볼(210)을 포함하는 접속수단; 및
    상기 세라믹 기판(100)의 저면(BS)중 상기 금속 전극패드(110)와 상기 세라믹 기판(100)과의 접합엣지부에 형성되어 상기 금속 전극패드(110)에 연결되는 상기 범프볼(210)을 안내하는 비전도성의 이물질 제거수단(150)
    을 구비하는 것을 특징으로 하는 플립칩 본딩타입의 세라믹 패키지.
  2. 제1항에 있어서, 상기 이물질 제거수단(150)은
    상기 금속 전극패드(110)의 일부와 중첩(overlap)되는 중첩영역(151)을 포함하여 형성된 것을 특징으로 하는 플립칩 본딩타입의 세라믹 패키지.
  3. 제1항에 있어서, 상기 이물질 제거수단(150)은
    글래스로 이루어진 것을 특징으로 하는 플립칩 본딩타입의 세라믹 패키지.
  4. 플립칩 본딩타입의 세라믹 패키지에 있어서,
    양측에 형성된 벽에 의해 캐비티(CT)를 갖는 세라믹 기판(100);
    상기 캐비티(CT)에 플립칩 본딩 공정으로 실장되는 내장부품(200);
    상기 세라믹 기판(100)의 저면(BS)에 형성된 금속 전극패드(110)와, 상기 금속 전극패드(110)에 대향되는 상기 내장부품(200) 하부면에 형성되며, 상기 금속 전극패드(110)와 본딩되어 전기적으로 연결된 범프볼(210)을 포함하는 접속수단; 및
    상기 세라믹 기판(100)의 저면(BS)중 상기 금속 전극패드(110)가 형성된 부분을 제외한 나머지 전체 영역에 형성되어 상기 금속 전극패드(110)에 연결되는 상기 범프볼(210)을 안내하는 비전도성의 이물질 제거수단(150)
    을 구비하는 것을 특징으로 하는 플립칩 본딩타입의 세라믹 패키지.
  5. 제4항에 있어서, 상기 이물질 제거수단(150)은
    상기 금속 전극패드(110)의 일부와 중첩(overlap)되는 중첩영역(151)을 포함하여 형성된 것을 특징으로 하는 플립칩 본딩타입의 세라믹 패키지.
  6. 제1항에 있어서, 상기 이물질 제거수단(150)은
    글래스로 이루어진 것을 특징으로 하는 플립칩 본딩타입의 세라믹 패키지.
KR1020040000230A 2004-01-05 2004-01-05 플립칩 본딩타입의 세라믹 패키지 KR100649488B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000230A KR100649488B1 (ko) 2004-01-05 2004-01-05 플립칩 본딩타입의 세라믹 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000230A KR100649488B1 (ko) 2004-01-05 2004-01-05 플립칩 본딩타입의 세라믹 패키지

Publications (2)

Publication Number Publication Date
KR20050071857A KR20050071857A (ko) 2005-07-08
KR100649488B1 true KR100649488B1 (ko) 2006-11-27

Family

ID=37261497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000230A KR100649488B1 (ko) 2004-01-05 2004-01-05 플립칩 본딩타입의 세라믹 패키지

Country Status (1)

Country Link
KR (1) KR100649488B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102444290B1 (ko) * 2017-07-18 2022-09-16 삼성전자주식회사 인터포져와 집적회로칩의 접합 방법, 및 이를 이용한 초음파 프로브

Also Published As

Publication number Publication date
KR20050071857A (ko) 2005-07-08

Similar Documents

Publication Publication Date Title
US10849257B2 (en) Module
CN103400825B (zh) 半导体封装件及其制造方法
CN1873935B (zh) 配线基板的制造方法及半导体器件的制造方法
JP2007059596A (ja) 半導体装置
TWI459521B (zh) 半導體封裝件及其製法
US10741502B2 (en) Multilayer circuit board
KR20120021159A (ko) 미세 연마 입자의 분사를 이용해서 반도체 요소를 형성하는 방법
JP2012253190A (ja) 半導体パッケージ及びその実装方法
TW201533860A (zh) 配線基板及使用其之半導體裝置
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
JP2006013440A (ja) 固体撮像装置及びその製造方法
TWI447888B (zh) 具有凹部之半導體結構及其製造方法
US20220157683A1 (en) Integrated circuit package with heat sink and manufacturing method thereof
US8338950B2 (en) Electronic component
KR100649488B1 (ko) 플립칩 본딩타입의 세라믹 패키지
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
KR20110022685A (ko) 반도체 장치
JP2008218932A (ja) 半導体素子搭載用基板およびその製造方法
JP2002344283A (ja) 電子部品、その製造方法及び電子回路装置
KR102605794B1 (ko) 배선 회로 기판, 및 촬상 장치
JP6476494B2 (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP2001257240A (ja) 半導体装置および半導体装置用基板
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2010177303A (ja) 半導体装置および半導体装置に用いられる樹脂基板の製造方法
CN210403700U (zh) 薄膜覆晶封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101011

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee