CN105321895B - 薄膜倒装芯片封装结构及其可挠性线路载板 - Google Patents

薄膜倒装芯片封装结构及其可挠性线路载板 Download PDF

Info

Publication number
CN105321895B
CN105321895B CN201410402892.8A CN201410402892A CN105321895B CN 105321895 B CN105321895 B CN 105321895B CN 201410402892 A CN201410402892 A CN 201410402892A CN 105321895 B CN105321895 B CN 105321895B
Authority
CN
China
Prior art keywords
chip
ditches
irrigation canals
block material
carrier plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410402892.8A
Other languages
English (en)
Other versions
CN105321895A (zh
Inventor
林士熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN105321895A publication Critical patent/CN105321895A/zh
Application granted granted Critical
Publication of CN105321895B publication Critical patent/CN105321895B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种薄膜倒装芯片封装结构及其可挠性线路载板。薄膜倒装芯片封装结构包括前述可挠性线路载板、芯片以及封装胶体。前述可挠性线路载板包括可挠性基材、图案化线路层以及挡止材料。可挠性基材具有表面以及位于前述表面的芯片接合区与沟渠，且沟渠环绕于芯片接合区之外。图案化线路层配置于前述表面上。挡止材料填充于沟渠中。芯片配置于可挠性基材上且位于芯片接合区内，并与图案化线路层电性连接。封装胶体形成于芯片与可挠性基材之间以及芯片的四周。封装胶体与挡止材料接触，且封装胶体的侧缘位于挡止材料上。

Description

薄膜倒装芯片封装结构及其可挠性线路载板
技术领域
本发明是有关于一种封装结构及其线路载板，且特别是有关于一种薄膜倒装芯片封装结构及其可挠性线路载板。
背景技术
随着半导体技术的改良，使得液晶显示器具有低的消耗电功率、薄型量轻、解析度高、色彩饱和度高、寿命长等优点，因而广泛地应用在移动电话、笔记型电脑或桌上型电脑的液晶屏幕及液晶电视等与生活息息相关的电子产品。其中，显示器的驱动芯片(driverIC)更是液晶显示器不可或缺的重要元件。
因应液晶显示装置驱动芯片各种应用的需求，一般是采用卷带自动接合(tapeautomatic bonding,TAB)封装技术进行芯片封装，其中又分成薄膜倒装芯片(Chip-On-Film,COF)封装及卷带承载封装(Tape Carrier Package,TCP)。通常而言，以卷带自动接合方式进行芯片封装的工艺，是首先使芯片上的凸块与可挠性基板上的内引脚产生共晶接合而电性连接。接着，于芯片与可挠性基板之间形成封装胶体，借以保护凸块与内引脚之间的电性接点。
通常而言，薄膜倒装芯片封装的封装胶体是以点胶(potting)的方式形成于封装基材上，以填充于芯片与封装基材之间以及芯片的四周。在以点胶针头绕行芯片的周边以将封装胶体注入时，封装胶体130会借由毛细现象而自芯片的周边往内部延伸而填满芯片与封装基材之间所构成的空间，其中为使封装胶能顺利流动，未固化的封装胶体具有相当程度的流动性。然而，基于封装胶体的流动性，使其亦会朝向远离芯片的方向流动，进而造成封装胶体的涂布范围(potting area)的管控不易，较难符合一些特殊设计规范。
另一方面，由于薄膜倒装芯片封装结构之后会做弯折以进行后续的应用，因应部分产品设计的要求，例如指纹辨识传感器等，其弯折的位置非常靠近芯片，而固化后的封装胶体会阻碍可挠性基板的弯折，故封装胶体的涂布范围有逐渐缩减的趋势。然而，基于封装胶体的流动性，使封装胶体涂布范围(potting area)的管控不易，以至于涂布范围无法有效缩减，而难以符合产品设计的要求。
发明内容
本发明提供一种薄膜倒装芯片封装结构及其可挠性线路载板，其可符合缩减封装胶体的涂布范围的设计趋势，并可使涂布范围落在容许公差值内。
本发明提出一种薄膜倒装芯片封装结构，其包括可挠性线路载板、芯片以及封装胶体。可挠性线路载板包括可挠性基材、图案化线路层以及挡止材料。可挠性基材具有表面以及位于前述表面的芯片接合区与沟渠，且沟渠环绕于芯片接合区之外。图案化线路层配置于前述表面上。挡止材料填充于沟渠中。芯片配置于可挠性基材上且位于芯片接合区内，并与图案化线路层电性连接。封装胶体形成于芯片与可挠性基材之间以及芯片的四周，其中封装胶体与挡止材料接触，且封装胶体的侧缘位于挡止材料上。
本发明提出一种可挠性线路载板，其包括可挠性基材、图案化线路层以及挡止材料。可挠性基材具有表面以及位于前述表面的芯片接合区与沟渠，且沟渠环绕于芯片接合区之外。图案化线路层配置于前述表面上。挡止材料填充于沟渠中。
在本发明的一实施例中，上述的沟渠具有内缘与外缘。封装胶体的侧缘位于内缘与外缘之间。
在本发明的一实施例中，上述的沟渠的外缘与相邻的芯片的侧缘之间的最短距离介于100微米与800微米之间。
在本发明的一实施例中，上述的沟渠的宽度介于10微米与50微米之间。
在本发明的一实施例中，上述的挡止材料暴露于沟渠的上表面与可挠性基材的表面为共平面。
在本发明的一实施例中，上述的可挠性线路载板更包括防焊层。防焊层配置于可挠性基材上，局部覆盖图案化线路层并定义出开窗区，其中芯片接合区与沟渠位于开窗区内。
在本发明的一实施例中，上述的挡止材料的材质与防焊层的材质相同。
在本发明的一实施例中，上述的图案化线路层包括多个引脚。各个引脚包括内引脚与连接前述内引脚之外引脚。内引脚通过挡止材料以延伸至芯片接合区内，而与芯片电性连接。
在本发明的一实施例中，上述的挡止材料包括防焊油墨、干膜防焊油墨(Dry FilmSolder Mask，DFSM)或液态感光型防焊油墨。
在本发明的一实施例中，上述的沟渠的外缘与相邻的芯片接合区的侧缘之间的最短距离介于100微米与800微米之间。
基于上述，本发明的薄膜倒装芯片封装结构包括可挠性线路载板，而可挠性线路载板的可挠性基材具有沟渠，其中沟渠环绕于可挠性基材上的芯片接合区之外，且填充有挡止材料。其中，在使芯片与图案化线路层电性连接后，需形成封装胶体于芯片与可挠性基材之间以及芯片的四周，以保护芯片与图案化线路层之间的电性接点。基于封装胶体的流动性，在以点胶针头绕行芯片的周边以将封装胶体注入芯片的有源表面与可挠性基材的表面之间所构成的空间时，封装胶体亦会朝向远离芯片的方向(即沟渠方向)流动。
由于本发明的封装胶体在挡止材料上的流动速度小于封装胶体在可挠性基材上的流动速度，也就是说，封装胶体与挡止材料之间的表面附着力大于封装胶体与可挠性基材之间的表面附着力，借以在封装胶体流动至沟渠而与挡止材料相接触时，封装胶体会受到挡止材料的限制而逐渐停止流动，以令其侧缘止于挡止材料上。在此，本发明可借由沟渠的外缘定义出封装胶体的涂布范围的容许公差上限，及沟渠的内缘定义出封装胶体的涂布范围的容许公差下限，换言之，借由设置沟渠于可挠性基板上，并于沟渠内填充挡止材料，可使封装胶体的涂布范围落在预期的尺寸及规定的容许公差值内，而不会超出于沟渠的外缘以外的可挠性基材的其他区域，可有效缩减封装胶体的涂布区域，以利于后续应用中薄膜倒装芯片封装结构于邻近芯片处的弯折，且符合产品的应用需求。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1是本发明一实施例的薄膜倒装芯片封装结构的俯视图。
图2是图1的薄膜倒装芯片封装结构沿着剖线A-A的剖面示意图。
【附图标记说明】
100：薄膜倒装芯片封装结构
110：可挠性线路载板
111：可挠性基材
111a：表面
111b：芯片接合区
111c：沟渠
112：图案化线路层
112a：引脚
112b：内引脚
112c：外引脚
113：挡止材料
113a：上表面
114：防焊层
114a：开窗区
120：芯片
121：有源表面
122：凸块
130：封装胶体
D：距离
G：最短距离
OE：外缘
IE：内缘
W：宽度
具体实施方式
图1是本发明一实施例的薄膜倒装芯片封装结构的俯视图。图2是图1的薄膜倒装芯片封装结构沿着剖线A-A的剖面示意图，其中图1未绘示封装胶体130以清楚表示与便于说明。请参考图1与图2，在本实施例中，薄膜倒装芯片封装结构100包括可挠性线路载板110、芯片120以及封装胶体130，其中可挠性线路载板110包括可挠性基材111、图案化线路层112以及挡止材料113。
可挠性基材111具有表面111a以及位于表面111a的芯片接合区111b与沟渠111c，且沟渠111c环绕于芯片接合区111b之外。通常而言，可挠性基材111的材质可包括聚酰亚胺(Polyimide,PI)、聚乙烯对苯二甲酸酯(polyethylene terephthalate,PET)、聚醚(polyethersulfone,PES)、碳酸脂(polycarbonate,PC)或其他适合的可挠性材料，而沟渠111c例如是以光刻蚀刻的方式形成于可挠性基材111上，其宽度W可介于10微米至15微米之间。
图案化线路层112配置于表面111a上，其中图案化线路层112可包括多个引脚112a，其中这些引脚112a的材质例如是铜、银、锡、铝、镍、金或其他合适的导电金属。另一方面，挡止材料113填充于沟渠111c中，而芯片120配置于可挠性基材111上且位于芯片接合区111b内，并与图案化线路层112电性连接。此处，芯片120例如是指纹辨识感测芯片，但本发明不限于此。详言之，各个引脚112a包括内引脚112b与连接内引脚112b之外引脚112c，芯片120具有位于其有源表面121上的多个凸块122(图2示意地绘示出两个)，其中有源表面121面对表面111a。在本实施例中，这些内引脚112b通过挡止材料113以延伸至芯片接合区111b内，而各个内引脚112b与对应的凸块122例如是借由热压方式而相互共晶接合，以达成图案化线路层112与芯片120之间的电性连接。
在本实施例中，可挠性线路载板110更包括防焊层114。防焊层114配置于可挠性基材111上，以局部覆盖图案化线路层112并定义出开窗区114a，其中芯片接合区111b与沟渠111c位于开窗区114a内，而开窗区114a暴露出内引脚112b。具体而言，防焊层114可用以保护引脚112a，亦即在防焊层114的覆盖下，可防止引脚112a因刮伤、污染而短路或断路。此外，挡止材料113的材质为绝缘材质，且与防焊层114可为相同材质所构成，例如是防焊油墨、干膜防焊油墨或液态感光型防焊油墨，但本发明不限于此。在其他实施例中，挡止材料113与防焊层114亦可分别由不同材质所构成。
如图2所示，沟渠111c具有内缘IE与外缘OE，其中沟渠111c的外缘OE与相邻的芯片120的侧缘之间的最短距离G约介于100微米与800微米之间，且较佳地是介于100微米与300微米之间。在此，芯片接合区111b例如是由芯片120在可挠性基材111上的正投影区域所定义，沟渠111c的外缘OE与相邻的芯片接合区111b的侧缘之间的最短距离实质上与前述最短距离G一致，亦即介于100微米与800微米之间，且较佳地是介于100微米与300微米之间。另一方面，挡止材料113暴露于沟渠111c的上表面113a是与可挠性基材111的表面111a为共平面，如此可避免通过挡止材料113上方的内引脚112b产生弯曲，以维持引脚112a的平面一致性，进而降低引脚112a于工艺中断裂的几率。
封装胶体130形成于芯片120的有源表面121与可挠性基材111的表面111a之间，并且包倒装芯片片120的四周，用以保护各个内引脚112b与对应的凸块122之间所构成的电性接点。通常而言，封装胶体130为底部填充胶(underfill material)，而其材质例如是环氧树脂或其他高分子材料，并且为了使封装胶体130能顺利填满芯片120与可挠性基材111之间的微小空间，薄膜倒装芯片封装结构100通常是利用点胶的方式，以点胶针头绕行芯片120的周边以将封装胶体130注入，其中封装胶体130会借由毛细现象而自芯片120的周边往内部延伸而填满芯片120的有源表面121与可挠性基材111的表面111a之间所构成的空间，而为使封装胶体130能顺利流动，未固化的封装胶体130必须具有相当程度的流动性。然而，基于封装胶体130的流动性，使其亦会朝向远离芯片120的方向流动，也就是朝向沟渠111c的方向流动，并与沟渠111c内的挡止材料113相接触。
在本实施例中，无论是常温或高温环境下，封装胶体130在挡止材料113的上表面113a上的流动速度均是小于封装胶体130在可挠性基材111的表面111a上的流动速度，也就是说，封装胶体130与挡止材料113之间的表面附着力大于封装胶体130与可挠性基材111之间的表面附着力，借以让未固化的封装胶体130在流动至沟渠111c时，可被挡止于挡止材料113上。
简言之，在形成封装胶体130于可挠性基材111上的过程中，朝向沟渠111c流动的封装胶体130可受到挡止材料113的限制，而不会溢流至沟渠111c之外的可挠性基材111上的其他区域。因此，固化后的封装胶体130的侧缘可位于挡止材料113上，且位于沟渠111c的内缘IE与外缘OE之间，以便于后续工艺的进行。也就是说，可借由沟渠111c的外缘OE定义出封装胶体130的涂布范围的容许公差值的上限，及沟渠111c的内缘IE定义出封装胶体130的涂布范围的容许公差值的下限，故在以点胶针头绕行芯片120的周边以将封装胶体130注入后，封装胶体130的侧缘将会至少超出内缘IE，并以不超出外缘OE为原则。
另一方面，当封装胶体130流动超出内缘IE时，基于封装胶体130与挡止材料113之间的表面附着力大于封装胶体130与可挠性基材111之间的表面附着力的缘故，封装胶体130会受到挡止材料113的限制而逐渐停止流动，以令其侧缘止于挡止材料113上。此时，封装胶体130的侧缘与内缘IE的距离D例如是小于等于6微米，且较佳是小于3微米。
举例而言，薄膜倒装芯片封装结构100可弯折以进行后续的应用，例如指纹辨识传感器等，其中薄膜倒装芯片封装结构100弯折处的位置可能相当接近芯片120。然而，固化后的封装胶体130会阻碍可挠性基板110的弯折，因此在产品微型化的需求下，封装胶体130的涂布范围也相应地需缩小。由于本发明的薄膜倒装芯片封装结构100可通过沟渠111c和挡止材料113控制封装胶体130的涂布范围，并使封装胶体130的涂布范围落在容许公差值的上限与下限之间，因此固化后的封装胶体130可被有效缩减，从而符合产品的应用需求。
综上所述，本发明的薄膜倒装芯片封装结构包括可挠性线路载板，而可挠性线路载板的可挠性基材具有沟渠，其中沟渠环绕于可挠性基材上的芯片接合区之外，且填充有挡止材料。其中，在使芯片与图案化线路层电性连接后，需形成封装胶体于芯片与可挠性基材之间以及芯片的四周，以保护芯片与图案化线路层之间的电性接点。基于封装胶体的流动性，在以点胶针头绕行芯片的周边以将封装胶体注入芯片的有源表面与可挠性基材的表面之间所构成的空间时，封装胶体亦会朝向远离芯片的方向(即沟渠方向)流动。
由于本发明的封装胶体在挡止材料上的流动速度小于封装胶体在可挠性基材上的流动速度，也就是说，封装胶体与挡止材料之间的表面附着力大于封装胶体与可挠性基材之间的表面附着力，借以在封装胶体流动至沟渠而与挡止材料相接触时，封装胶体会受到挡止材料的限制而逐渐停止流动，以令其侧缘止于挡止材料上。在此，本发明可借由沟渠的外缘定义出封装胶体的涂布范围的容许公差上限，及沟渠的内缘定义出封装胶体的涂布范围的容许公差下限，换言之，借由设置沟渠于可挠性基板上，并于沟渠内填充挡止材料，可使封装胶体的涂布范围落在预期的尺寸及规定的容许公差值内，而不会超出于沟渠的外缘以外的可挠性基材的其他区域，可有效缩减封装胶体的涂布区域，以利于后续应用中薄膜倒装芯片封装结构于邻近芯片处的弯折，且符合产品的应用需求。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求书所界定者为准。

Claims (16)

1.一种薄膜倒装芯片封装结构，其特征在于，包括：
可挠性线路载板，包括：
可挠性基材，具有表面以及位于该表面的芯片接合区与沟渠，且该沟渠环绕于该芯片接合区之外；
图案化线路层，配置于该表面上；以及
挡止材料，填充于该沟渠中；
芯片，配置于该可挠性基材上且位于该芯片接合区内，并与该图案化线路层电性连接；以及
封装胶体，形成于该芯片与该可挠性基材之间以及该芯片的四周，其中该封装胶体与该挡止材料接触，且该封装胶体的侧缘位于该挡止材料上。
2.如权利要求1所述的薄膜倒装芯片封装结构，其特征在于，该沟渠具有内缘与外缘，该封装胶体的该侧缘位于该内缘与该外缘之间。
3.如权利要求2所述的薄膜倒装芯片封装结构，其特征在于，该沟渠的该外缘与相邻的该芯片的侧缘之间的最短距离介于100微米与800微米之间。
4.如权利要求3所述的薄膜倒装芯片封装结构，其特征在于，该沟渠的宽度介于10微米与50微米之间。
5.如权利要求1所述的薄膜倒装芯片封装结构，其特征在于，该挡止材料暴露于该沟渠的上表面与该可挠性基材的该表面为共平面。
6.如权利要求1所述的薄膜倒装芯片封装结构，其特征在于，该可挠性线路载板更包括：
防焊层，配置于该可挠性基材上，该防焊层局部覆盖该图案化线路层并定义出开窗区，其中该芯片接合区与该沟渠位于该开窗区内。
7.如权利要求6所述的薄膜倒装芯片封装结构，其特征在于，该挡止材料的材质与该防焊层的材质相同。
8.如权利要求1所述的薄膜倒装芯片封装结构，其特征在于，该图案化线路层包括多个引脚，各该引脚包括内引脚与连接该内引脚的外引脚，该内引脚通过该挡止材料以延伸至该芯片接合区内，而与该芯片电性连接。
9.如权利要求1所述的薄膜倒装芯片封装结构，其特征在于，该挡止材料包括防焊油墨、干膜防焊油墨或液态感光型防焊油墨。
10.一种可挠性线路载板，其特征在于，包括：
可挠性基材，具有表面以及位于该表面的芯片接合区与沟渠，且该沟渠环绕于该芯片接合区之外；
图案化线路层，配置于该表面上；
挡止材料，填充于该沟渠中；以及
防焊层，配置于该可挠性基材上，该防焊层局部覆盖该图案化线路层并定义出开窗区，其中该芯片接合区与该沟渠位于该开窗区内。
11.如权利要求10所述的可挠性线路载板，其特征在于，该挡止材料暴露于该沟渠的上表面与该可挠性基材的该表面为共平面。
12.如权利要求10所述的可挠性线路载板，其特征在于，该挡止材料的材质与该防焊层的材质相同。
13.如权利要求10所述的可挠性线路载板，其特征在于，该图案化线路层包括多个引脚，各该引脚包括内引脚与连接该内引脚的外引脚，该内引脚通过该挡止材料以延伸至该芯片接合区内。
14.如权利要求10所述的可挠性线路载板，其特征在于，该挡止材料包括防焊油墨、干膜防焊油墨或液态感光型防焊油墨。
15.如权利要求10所述的可挠性线路载板，其特征在于，该沟渠的外缘与相邻的该芯片接合区的侧缘之间的最短距离介于100微米与800微米之间。
16.如权利要求15所述的可挠性线路载板，其特征在于，该沟渠的宽度介于10微米与50微米之间。
CN201410402892.8A 2014-05-26 2014-08-15 薄膜倒装芯片封装结构及其可挠性线路载板 Active CN105321895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103118292A TWI556366B (zh) 2014-05-26 2014-05-26 薄膜覆晶封裝結構及其可撓性線路載板
TW103118292 2014-05-26

Publications (2)

Publication Number Publication Date
CN105321895A CN105321895A (zh) 2016-02-10
CN105321895B true CN105321895B (zh) 2018-04-13

Family

ID=55248992

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410402892.8A Active CN105321895B (zh) 2014-05-26 2014-08-15 薄膜倒装芯片封装结构及其可挠性线路载板

Country Status (2)

Country Link
CN (1) CN105321895B (zh)
TW (1) TWI556366B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102556022B1 (ko) * 2016-07-06 2023-07-17 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN110300975A (zh) 2017-03-10 2019-10-01 指纹卡有限公司 包括指纹传感器装置和连接至该传感器装置的基板的指纹传感器模块
TWI726441B (zh) * 2019-10-08 2021-05-01 南茂科技股份有限公司 可撓性線路基板及薄膜覆晶封裝結構
TW202137458A (zh) * 2020-03-25 2021-10-01 南茂科技股份有限公司 薄膜覆晶封裝結構

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4926240A (en) * 1989-03-28 1990-05-15 Motorola, Inc. Semiconductor package having recessed die cavity walls
JP2003032558A (ja) * 2001-07-13 2003-01-31 Nippon Avionics Co Ltd イメージセンサｉｃパッケージおよびその製造方法
CN2676411Y (zh) * 2003-12-10 2005-02-02 威宇半导体（香港)有限公司 金手指结构
US7033864B2 (en) * 2004-09-03 2006-04-25 Texas Instruments Incorporated Grooved substrates for uniform underfilling solder ball assembled electronic devices
JP4843214B2 (ja) * 2004-11-16 2011-12-21 株式会社東芝 モジュール基板およびディスク装置
CN100416847C (zh) * 2005-09-01 2008-09-03 南茂科技股份有限公司 影像感测器的玻璃倒装晶片封装构造
CN201689876U (zh) * 2010-04-22 2010-12-29 苏州晶方半导体科技股份有限公司 半导体芯片的压合结构
CN103367264B (zh) * 2012-03-27 2016-08-31 南亚科技股份有限公司 一种可避免胶材溢流的封装载板

Also Published As

Publication number Publication date
CN105321895A (zh) 2016-02-10
TW201545284A (zh) 2015-12-01
TWI556366B (zh) 2016-11-01

Similar Documents

Publication Publication Date Title
CN100552929C (zh) 半导体装置及其制造方法、半导体模块装置以及布线基片
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
KR100987479B1 (ko) 반도체 칩 및 이를 이용한 반도체 칩 패키지
KR100452903B1 (ko) 칩 온 필름용 테이프와 이것을 이용하는 반도체
US7018871B2 (en) Solder masks for use on carrier substrates, carrier substrates and semiconductor device assemblies including such solder masks, and methods
CN105321895B (zh) 薄膜倒装芯片封装结构及其可挠性线路载板
US20090184418A1 (en) Wiring substrate, tape package having the same, and display device having the same
US8299597B2 (en) Semiconductor chip, wiring substrate of a semiconductor package, semiconductor package having the semiconductor chip and display device having the semiconductor package
KR20130122218A (ko) 언더필 플립칩 패키지 제조방법
TWI700786B (zh) 薄膜覆晶封裝結構
CN1885528A (zh) 倒装片封装结构
KR100837281B1 (ko) 반도체 소자 패키지 및 그 제조 방법
TWI726441B (zh) 可撓性線路基板及薄膜覆晶封裝結構
KR102250825B1 (ko) Ｃｏｆ 패키지
KR101008973B1 (ko) 테이프 배선 기판, 그를 이용한 반도체 칩 패키지 및 그를이용한 액정표시장치
TWI567910B (zh) 薄膜覆晶封裝體及薄膜封裝基板
TW201537713A (zh) 薄膜覆晶封裝結構
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20100005652A1 (en) Method of manufacturing a wiring substrate, method of manufacturing a tape package and method of manufacturing a display device
TWI394499B (zh) 可撓性電路板
JP2010080732A (ja) 半導体モジュールおよびその製造方法
CN201072757Y (zh) 薄膜覆晶封装
JP3567227B2 (ja) 半導体集積回路装置
JP2006253165A (ja) 半導体装置および半導体装置の製造方法
JP2011009773A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant