CN201689876U - 半导体芯片的压合结构 - Google Patents
半导体芯片的压合结构 Download PDFInfo
- Publication number
- CN201689876U CN201689876U CN2010201706870U CN201020170687U CN201689876U CN 201689876 U CN201689876 U CN 201689876U CN 2010201706870 U CN2010201706870 U CN 2010201706870U CN 201020170687 U CN201020170687 U CN 201020170687U CN 201689876 U CN201689876 U CN 201689876U
- Authority
- CN
- China
- Prior art keywords
- wafer
- substrate
- sensitive apparatus
- circle
- enclosure wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Dicing (AREA)
Abstract
本实用新型公开了一种半导体芯片的压合结构，包括基板和晶圆，所述基板上通过光刻技术形成有若干空腔壁，所述空腔壁与晶圆上划分的单元芯片表面设有的敏感器件区一一对应，并包围所述敏感器件区；所述空腔壁和与该空腔壁对应的敏感器件区的边缘之间设有隔离带。本实用新型能够有效防止基板与晶圆压合过程中涂布于空腔壁上的环氧胶向空腔壁两侧溢流污染到单元芯片上的敏感器件区，从而进一步提高半导体芯片的封装良率及最终产品质量。
Description
技术领域
本实用新型涉及一种半导体芯片的压合结构。
背景技术
半导体晶圆级芯片尺寸封装技术是对整片晶圆进行封装测试后，再切割得到单颗芯片的技术。针对某些晶圆的特殊封装特性，其可形成密闭空腔，其目的是容纳并保护芯片上的敏感器件区。
如图1所示，现有技术中通常在半导体芯片尺寸封装工艺的初始阶段，就将晶圆105和基板100进行压合来形成密闭空腔，以尽可能地减少对于芯片上部敏感器件区103的污染。结合图2、图3和图4所示，这种压合结构形成工艺的具体流程如下：先在基板100上涂敷光阻层，经光刻技术处理后光罩上的图形传递到基板100上，在基板100上形成若干空腔壁110(当然采用光刻技术来形成空腔壁是常用的一种技术手段，空腔壁110的图形如何设计，直接决定了空腔壁110的大小、形状及位置)，而晶圆105上划分有若干单元芯片，每个单元芯片的表面均设有敏感器件区103，每个敏感器件区103均被与之对应的一个空腔壁110所包围。然后在空腔壁110的端面滚涂环氧胶102，再利用自动化设备将涂了胶的基板100与整片晶圆105压合，经过一定温度的烘烤后，基板100与晶圆105就完好的粘合在一起了。然而现有的上述半导体芯片的压合结构存在的问题是：由于环氧胶为具有一定粘度的流动的胶状液体，在压合过程中，环氧胶102极易向两侧溢流污染到单元芯片上的敏感器件区103而导致芯片失效。
发明内容
本实用新型目的是：针对现有技术的不足提供一种半导体芯片的压合结构，该结构能够有效防止基板与晶圆压合过程中涂布于空腔壁上的环氧胶向空腔壁两侧溢流，污染到单元芯片上的敏感器件区，从而进一步提高半导体芯片的封装良率及最终产品质量。
本实用新型的技术方案是：一种半导体芯片的压合结构，包括基板和晶圆，所述基板上通过光刻技术形成有若干空腔壁，所述空腔壁与晶圆上划分的单元芯片表面设有的敏感器件区一一对应，并包围所述敏感器件区；所述空腔壁和与该空腔壁对应的敏感器件区的边缘之间设有隔离带。
本实用新型的第一种实施方案中，所述隔离带可以仅位于基板上，而且该隔离带具体是通过光刻技术形成于基板上并包围敏感器件区的至少一圈上围墙。
本实用新型的第二种实施方案中，所述隔离带可以仅位于晶圆上，而且该隔离带具体是通过光刻技术形成于晶圆上并包围敏感器件区的至少一圈下围墙或者至少一圈沟槽。
本实用新型的第三种实施方案中，所述隔离带也仅位于晶圆上，但该隔离带具体由通过光刻技术形成于晶圆上并包围敏感器件区的至少一圈下围墙和至少一圈沟槽共同组成。
本实用新型的第四种实施方案中，所述隔离带同时位于基板和晶圆上，而且该隔离带具体由通过光刻技术形成于基板上并包围敏感器件区的至少一圈上围墙和通过光刻技术形成于晶圆上并包围敏感器件区的至少一圈下围墙或者至少一圈沟槽共同组成。
本实用新型的第五种实施方案中，所述隔离带也同时位于基板和晶圆上，但该隔离带具体由通过光刻技术形成于基板上并包围敏感器件区的至少一圈上围墙，及通过光刻技术形成于晶圆上并包围敏感器件区的至少一圈下围墙和至少一圈沟槽共同组成。
本实用新型的上述实施方案中涉及的上围墙与空腔壁通过光刻技术同时形成，并且最靠近空腔壁的一圈上围墙与空腔壁之间可以隔开，也可以通过若干有间隔的连接桥相桥接，所述连接桥也通过光刻技术形成。
本实用新型的上述实施方案中涉及在晶圆上同时形成下围墙和沟槽时，所述下围墙与相邻的沟槽之间可以隔开一定距离设置，也可以是所述下围墙紧贴相邻的沟槽边缘设置。
本实用新型的上述实施方案中涉及在晶圆上同时形成下围墙和沟槽时，所述下围墙和沟槽交替分布。
本实用新型的优点是：
本实用新型能够有效防止基板与晶圆压合过程中涂布于空腔壁上的环氧胶向空腔壁两侧溢流污染到单元芯片上的敏感器件区，从而进一步提高半导体芯片的封装良率及最终产品质量。
附图说明
下面结合附图及实施例对本实用新型作进一步描述：
图1为现有半导体芯片尺寸封装技术中基板与晶圆压合状态的立体结构示意图；
图2为现有基板及其上空腔壁的平面结构示意图；
图3为现有晶圆及其上敏感器件区的平面结构示意图；
图4为基板与晶圆压合状态的结构剖视图；
图5为本实用新型第一种实施例的基板平面结构设计图；
图6为本实用新型第二种实施例的基板平面结构设计图；
图7为图5所示基板与常规晶圆压合状态的结构剖视图；
图8为本实用新型第三种实施例的晶圆平面结构设计图；
图9为图8晶圆的侧视图；
图10为本实用新型第四种实施例的晶圆侧视图；
图11为本实用新型第五种实施例的晶圆平面结构设计图；
图12为图11晶圆的侧视图；
图13为本实用新型第六种实施例的晶圆侧视图。
具体实施方式
实施例1：首先参见图1、图2、图3和图4所示，常规半导体芯片的压合结构包括基板100和晶圆105，所述基板100上通过光刻技术形成有若干空腔壁110，所述空腔壁110与晶圆105上划分的单元芯片表面设有的敏感器件区103一一对应，并包围所述敏感器件区103。该压合结构在进行压合时需要在空腔壁110的端面滚涂环氧胶102，再利用自动化设备将涂了胶的基板100与整片晶圆105压合，经过一定温度的烘烤后，基板100与晶圆105就完好的粘合在一起了。然而现有的上述半导体芯片的压合结构在压合过程中存在的问题是：由于环氧胶102为具有一定粘度的流动的胶状液体，在压合过程中，环氧胶102极易污染到单元芯片上的敏感器件区103而导致芯片失效。为了防止环氧胶102向空腔壁110两侧溢流污染到敏感器件区103，本实施例在常规半导体芯片的压合结构基础上进行改进，预先在基板100上通过光刻技术同时形成空腔壁110和位于空腔壁110内并包围与该空腔壁110对应的敏感器件区103边缘的一圈上围墙115，如图5所示，该圈上围墙115与空腔壁110之间相互隔开。结合图7所示，由于本实施例预先在基板100上设置了位于空腔壁110和与空腔壁110对应的敏感器件区103边缘之间的上围墙115，故当基板100与晶圆105进行压合时，上围墙115能够有效防止涂布于空腔壁110上的环氧胶102向敏感器件区103溢流，从而确保敏感器件区103内的敏感器件安全，进一步提高半导体芯片的封装良率及最终产品质量。
实施例2：本实施例的压合结构与实施例1基本相同，区别仅在于本实施例中通过光刻技术形成的上围墙115与空腔壁110之间通过若干有间隔的连接桥113相桥接，这些连接桥113也通过光刻技术形成，具体如图6所示。
实施例3：同样参见图1、图2、图3和图4所示，常规半导体芯片的压合结构包括基板100和晶圆105，所述基板100上通过光刻技术形成有若干空腔壁110，所述空腔壁110与晶圆105上划分的单元芯片表面设有的敏感器件区103一一对应，并包围所述敏感器件区103。该压合结构在进行压合时需要在空腔壁110的端面滚涂环氧胶102，再利用自动化设备将涂了胶的基板100与整片晶圆105压合，经过一定温度的烘烤后，基板100与晶圆105就完好的粘合在一起了。然而现有的上述半导体芯片的压合结构在压合过程中存在的问题是：由于环氧胶102为具有一定粘度的流动的胶状液体，在压合过程中，环氧胶102极易污染到单元芯片上的敏感器件区103而导致芯片失效。为了防止环氧胶102向空腔壁110两侧溢流污染到敏感器件区103，本实施例同样在上述常规半导体芯片的压合结构的基础上进行改进，其在基板100上形成空腔壁110的同时，通过光刻技术在晶圆105上形成包围敏感器件区103并位于相应空腔壁110内的一圈下围墙121，具体如图8、图9所示。这样当基板100与晶圆105进行压合时，下围墙121能够有效防止涂布于空腔壁110上的环氧胶102向敏感器件区103一侧溢流，从而确保敏感器件区103内的敏感器件安全，进一步提高半导体芯片的封装效果及最终产品质量。
实施例4：本实施例的压合结构将实施例3中的下围墙121替换成了沟槽122，具体如图10所示，本实施例其余同实施例3。
实施例5：同样参见图1、图2、图3和图4所示，常规半导体芯片的压合结构包括基板100和晶圆105，所述基板100上通过光刻技术形成有若干空腔壁110，所述空腔壁110与晶圆105上划分的单元芯片表面设有的敏感器件区103一一对应，并包围所述敏感器件区103。该压合结构在进行压合时需要在空腔壁110的端面滚涂环氧胶102，再利用自动化设备将涂了胶的基板100与整片晶圆105压合，经过一定温度的烘烤后，基板100与晶圆105就完好的粘合在一起了。然而现有的上述半导体芯片的压合结构在压合过程中存在的问题是：由于环氧胶102为具有一定粘度的流动的胶状液体，在压合过程中，环氧胶102极易污染到单元芯片上的敏感器件区103而导致芯片失效。为了防止环氧胶102向空腔壁110两侧溢流污染到敏感器件区103，本实施例同样在上述常规半导体芯片的压合结构的基础上进行改进，其在基板100上形成空腔壁110的同时，通过光刻技术在晶圆105上同时形成包围敏感器件区103并位于相应空腔壁110内的一圈下围墙121和一条沟槽122，如图11所示；并且本实施例中所述下围墙121靠近敏感器件区103设置，而沟槽122紧贴下围墙121的边缘并远离敏感器件区103设置，具体如图12所示。这样当基板100与晶圆105进行压合时，下围墙121和沟槽122能够一同有效防止涂布于空腔壁110上的环氧胶102向敏感器件区103一侧溢流，从而确保敏感器件区103内的敏感器件安全，进一步提高半导体芯片的封装效果及最终产品质量。
实施例6：本实施例的压合结构与实施例5基本相同，而区别在于本实施例中的沟槽122靠近敏感器件区103设置，而下围墙121紧贴沟槽122的边缘并远离敏感器件区103设置，具体如图13所示。
当然以上实施例仅是本实用新型的具体应用范例，对本实用新型的保护范围不构成任何限制。除上述实施例外，本实用新型还可以有其它实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本实用新型所要求保护的范围之内。
Claims (9)
1.一种半导体芯片的压合结构，包括基板(100)和晶圆(105)，所述基板(100)上通过光刻技术形成有若干空腔壁(110)，所述空腔壁(110)与晶圆(105)上划分的单元芯片表面设有的敏感器件区(103)一一对应，并包围所述敏感器件区(103)；其特征在于所述空腔壁(110)和与该空腔壁(110)对应的敏感器件区(103)的边缘之间设有隔离带。
2.根据权利要求1所述的半导体芯片的压合结构，其特征在于所述隔离带仅位于基板(100)上，该隔离带是通过光刻技术形成于基板(100)上并包围敏感器件区(103)的至少一圈上围墙(115)。
3.根据权利要求1所述的半导体芯片的压合结构，其特征在于所述隔离带仅位于晶圆(105)上，该隔离带是通过光刻技术形成于晶圆(105)上并包围敏感器件区(103)的至少一圈下围墙(121)或者至少一圈沟槽(122)。
4.根据权利要求1所述的半导体芯片的压合结构，其特征在于所述隔离带仅位于晶圆(105)上，该隔离带是由通过光刻技术形成于晶圆(105)上并包围敏感器件区(103)的至少一圈下围墙(121)和至少一圈沟槽(122)共同组成。
5.根据权利要求1所述的半导体芯片的压合结构，其特征在于所述隔离带同时位于基板(100)和晶圆(105)上，该隔离带是由通过光刻技术形成于基板(100)上并包围敏感器件区(103)的至少一圈上围墙(115)和通过光刻技术形成于晶圆(105)上并包围敏感器件区(103)的至少一圈下围墙(121)或者至少一圈沟槽(122)共同组成。
6.根据权利要求1所述的半导体芯片的压合结构，其特征在于所述隔离带同时位于基板(100)和晶圆(105)上，该隔离带是由通过光刻技术形成于基板(100)上并包围敏感器件区(103)的至少一圈上围墙(115)，及通过光刻技术形成于晶圆(105)上并包围敏感器件区(103)的至少一圈下围墙(121)和至少一圈沟槽(122)共同组成。
7.根据权利要求2或5或6所述的半导体芯片的压合结构，其特征在于所述最靠近空腔壁(110)的一圈上围墙(115)与空腔壁(110)之间隔开或者通过若干有间隔的连接桥(113)相桥接，所述连接桥(113)也通过光刻技术形成。
8.根据权利要求4或6所述的半导体芯片的压合结构，其特征在于所述下围墙(121)与相邻的沟槽(122)之间隔开一定距离设置，或者下围墙(121)紧贴相邻的沟槽(122)边缘设置。
9.根据权利要求4或6所述的半导体芯片的压合结构，其特征在于所述下围墙(121)和沟槽(122)交替分布。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010201706870U CN201689876U (zh) | 2010-04-22 | 2010-04-22 | 半导体芯片的压合结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010201706870U CN201689876U (zh) | 2010-04-22 | 2010-04-22 | 半导体芯片的压合结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201689876U true CN201689876U (zh) | 2010-12-29 |
Family
ID=43378154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010201706870U Expired - Lifetime CN201689876U (zh) | 2010-04-22 | 2010-04-22 | 半导体芯片的压合结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201689876U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367264A (zh) * | 2012-03-27 | 2013-10-23 | 南亚科技股份有限公司 | 一种可避免胶材溢流的封装载板 |
| CN105321895A (zh) * | 2014-05-26 | 2016-02-10 | 南茂科技股份有限公司 | 薄膜倒装芯片封装结构及其可挠性线路载板 |
| CN104241221B (zh) * | 2014-09-28 | 2017-09-29 | 北京思比科微电子技术股份有限公司 | 芯片封装结构 |
-
2010
- 2010-04-22 CN CN2010201706870U patent/CN201689876U/zh not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367264A (zh) * | 2012-03-27 | 2013-10-23 | 南亚科技股份有限公司 | 一种可避免胶材溢流的封装载板 |
| CN103367264B (zh) * | 2012-03-27 | 2016-08-31 | 南亚科技股份有限公司 | 一种可避免胶材溢流的封装载板 |
| CN105321895A (zh) * | 2014-05-26 | 2016-02-10 | 南茂科技股份有限公司 | 薄膜倒装芯片封装结构及其可挠性线路载板 |
| CN104241221B (zh) * | 2014-09-28 | 2017-09-29 | 北京思比科微电子技术股份有限公司 | 芯片封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104520988B (zh) | 覆晶堆叠的方法 | |
| CN106298754B (zh) | 一种csp灯珠的制作方法及csp灯珠 | |
| CN201689876U (zh) | 半导体芯片的压合结构 | |
| SG148131A1 (en) | Method of assembling a silicon stacked semiconductor package | |
| CN104733402A (zh) | 半导体封装结构及其制法 | |
| WO2018126258A1 (en) | Electronic package assembly with compact die placement | |
| CN205647459U (zh) | 一种声表面波滤波芯片的封装结构 | |
| WO2017219752A1 (zh) | 光伏用背面浮法玻璃及双玻组件 | |
| CN104051278B (zh) | Dbc陶瓷基板的成型铣切方法 | |
| CN106384711A (zh) | 一种GaN功率半导体器件的衬底转移方法 | |
| CN105144358B (zh) | 半导体装置的制造方法 | |
| CN203339218U (zh) | 一种薄膜型led器件 | |
| KR100965541B1 (ko) | 태양전지 모듈 및 그 제조방법 | |
| DE102008020469A1 (de) | Stapelpackung mit Freigabeschicht und Verfahren zum Bilden derselben | |
| CN206432284U (zh) | 一种csp灯珠及荧光板 | |
| CN107877994A (zh) | 光伏双玻组件的层压工装 | |
| KR102026842B1 (ko) | 직렬 롤링에 기반한 유기 실리콘 수지 광 변환체로 led를 본딩 패키징하는 공정방법 | |
| CN204680671U (zh) | 晶圆封装结构及芯片封装结构 | |
| CN103219304A (zh) | 半导体晶圆级封装结构及其制备方法 | |
| CN207079301U (zh) | 多晶硅铸锭及铸锭单晶用坩埚 | |
| CN107331623A (zh) | 一种晶片及芯片的封装方法 | |
| CN202495436U (zh) | 半导体封装结构及其模组 | |
| CN105390482A (zh) | 一种堆叠式芯片及其加工方法 | |
| CN205303419U (zh) | 一种大面积平行堆栈式封装结构 | |
| CN101226928B (zh) | 堆栈式芯片封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20101229 |
|
| CX01 | Expiry of patent term |