CN105390482A - 一种堆叠式芯片及其加工方法 - Google Patents

一种堆叠式芯片及其加工方法 Download PDF

Info

Publication number
CN105390482A
CN105390482A CN201510829237.5A CN201510829237A CN105390482A CN 105390482 A CN105390482 A CN 105390482A CN 201510829237 A CN201510829237 A CN 201510829237A CN 105390482 A CN105390482 A CN 105390482A
Authority
CN
China
Prior art keywords
chip
false sheet
substrate
stacked
stacked chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510829237.5A
Other languages
English (en)
Inventor
王晓虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing WatchData System Co Ltd
Original Assignee
Beijing WatchData System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing WatchData System Co Ltd filed Critical Beijing WatchData System Co Ltd
Priority to CN201510829237.5A priority Critical patent/CN105390482A/zh
Publication of CN105390482A publication Critical patent/CN105390482A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

本发明公开了一种堆叠式芯片及其加工方法，涉及芯片封装领域。该叠加式芯片包括设置在基板(10)上的第一芯片(20)和侧向堆叠在第一芯片(20)上的第二芯片(30)，所述第二芯片(30)与基板(10)之间的悬空区域设有用于支撑第二芯片(30)的假片(40)。该叠加式芯片，由于采用侧向叠的方式，能够在很大程度上缩小使用该芯片的产片的面积，满足目前对产品小尺寸的要求，由于在上方芯片下设置了对其起支撑作用的假片，有效避免了芯片打线时出现断裂的情况，提高了产品的成品率。

Description

一种堆叠式芯片及其加工方法
技术领域
本发明涉及芯片封装领域，具体涉及一种堆叠式芯片及其加工方法。
背景技术
随着消费类电子的兴起，产品有以前的传统封装，如SOP(SmallOut-LinePackage小外形封装),DIP(DualIn-linePackage双列直插式封装技术),LGA(LandGridArray，栅格阵列封装)。但是以前产品的产品尺寸大，上述封装方式不太适于目前产品的短、小、轻、薄，所以对模块的尺寸更小提出了要求。
目前随着对模块/产品的厚度及尺寸要求的更精细化，导致产品在芯片端要求芯片尺寸更小，但是随着产品的功能越来越强大，更多的功能集成在芯片端，所以产品的短、小、轻、薄又是一个矛盾的事情。
现有常用的芯片封装方式如图1、图2和图3所示，图1中采用平铺的方式直接进行芯片封装，当芯片尺寸差异较大时，可以采用如图2所示的上下堆叠的方式，当需要叠加的两个芯片的大小比较相近时，就需要采用如图3所示的侧向叠加方式，即上方的芯片与下方的芯片只有部分重叠，上方芯片的另一部分处于悬空状态，而采用这种方式就容易导致在打线时出现上方芯片断裂的问题，如图3中，容易在上方芯片的A处发生断裂。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种堆叠式芯片及其加工方法，采用该芯片能够在缩小芯片面积的同时大大减少芯片打线时断裂的问题。
为实现上述目的，本发明采用的技术方案是：一种堆叠式芯片，包括设置在基板上的第一芯片和侧向堆叠在第一芯片上的第二芯片，所述第二芯片与基板之间的悬空区域设有用于支撑第二芯片的假片。
进一步，如上所述的一种堆叠式芯片，所述假片的厚度等于第一芯片的厚度。
进一步，如上所述的一种堆叠式芯片，所述假片的支撑面积大于假片与第二芯片的接触面的面积。
进一步，如上所述的一种堆叠式芯片，所述第一芯片与假片之间具有设定距离的间距。
进一步，如上所述的一种堆叠式芯片，所述基板为PCB板。
进一步，如上所述的一种堆叠式芯片，所述假片为硅片。
进一步，如上所述的一种堆叠式芯片，所述假片通过硅胶固定在第二芯片与基板之间。
本发明还提供了一种堆叠式芯片的加工方法，包括以下步骤：
(1)将第一芯片安装于基板上；
(2)在第一芯片的一侧设置一假片；
(3)将第二芯片侧向堆叠在第一芯片的上方，所述假片位于第二芯片与基板之间的悬空区域。
进一步，如上所述的一种堆叠式芯片的加工方法，步骤(2)中，所述假片的厚度等于第一芯片的厚度。
进一步，如上所述的一种堆叠式芯片的加工方法，步骤(2)中，所述第一芯片与假片之间具有设定距离的间距。
本发明的有益效果在于：本发明所提供的叠加式芯片，由于采用侧向叠的方式，能够在很大程度上缩小使用该芯片的产片的面积，满足目前对产品小尺寸的要求，由于在上方芯片下设置了对其起支撑作用的假片，有效避免了芯片打线时出现断裂的情况，提高了产品的成品率。
附图说明
图1为现有技术中采用平铺的芯片的侧视图；
图2为现有技术中采用上下堆叠的芯片的侧视图；
图3为现有技术中采用侧向堆叠的芯片的侧视图；
图4为本发明提供的一种堆叠式芯片的示意图。
具体实施方式
下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。
图4示出了本发明提供的一种堆叠式芯片的结构示意图，由图中可以看出，该堆叠式芯片包括包括设置在基板10上的第一芯片20和侧向堆叠在第一芯片20上的第二芯片30，所述第二芯片30与基板10之间的悬空区域设有用于支撑第二芯片30的假片40。
为了使假片能够起到更好的支撑作用，所述假片40的厚度等于第一芯片20的厚度，假片40的支撑面积大于假片4与第二芯片30的接触面的面积，第一芯片20与假片40之间具有设定距离的间距。如图4中所示的假片40的右侧外边缘大于第二芯片30的边缘，第一芯片20与假片40之间的距离可以设置为150微米，采用该结构，在同一基板10上同时生产多个叠加式芯片40，假片40还能够对芯片起到隔离保护的作用。
本实施方式中，所述基板10为PCB板，所述假片40为硅片，假片40通过硅胶固定在第二芯片30与基板10之间。
采用本实施方式中所提供的叠加式芯片，在由于尺寸方面的要求需要芯片之间采用侧向堆叠时，在上方芯片的下面先预垫一个假片40，这样当上面的芯片受到压力时，下面的假片可以在很大程度上起到支撑的作用，能够大大较少芯片在打线上出现断裂的风险。
本实施方式中还提供了一种图4中所示的堆叠式芯片的加工方法，该方法包括以下步骤：
步骤S1：将第一芯片安装于基板上；
步骤S2：在第一芯片的一侧设置一假片；
步骤S3：将第二芯片侧向堆叠在第一芯片的上方，所述假片位于第二芯片与基板之间的悬空区域。
优选的，所述假片的厚度等于第一芯片的厚度，所述第一芯片与假片之间具有设定距离的间距。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种堆叠式芯片，包括设置在基板(10)上的第一芯片(20)和侧向堆叠在第一芯片(20)上的第二芯片(30)，其特征在于：所述第二芯片(30)与基板(10)之间的悬空区域设有用于支撑第二芯片(30)的假片(40)。
2.根据权利要求1所述的一种堆叠式芯片，其特征在于：所述假片(40)的厚度等于第一芯片(20)的厚度。
3.根据权利要求2所述的一种堆叠式芯片，其特征在于：所述假片(40)的支撑面积大于假片(40)与第二芯片(30)的接触面的面积。
4.根据权利要求2所述的一种堆叠式芯片，其特征在于：所述第一芯片(20)与假片(40)之间具有设定距离的间距。
5.根据权利要求1所述的一种堆叠式芯片，其特征在于：所述基板(10)为PCB板。
6.根据权利要求5所述的一种堆叠式芯片，其特征在于：所述假片(40)为硅片。
7.根据权利要求6所述的一种堆叠式芯片，其特征在于：所述假片(40)通过硅胶固定在第二芯片(30)与基板(10)之间。
8.一种堆叠式芯片的加工方法，包括以下步骤：
(1)将第一芯片安装于基板上；
(2)在第一芯片的一侧设置一假片；
(3)将第二芯片侧向堆叠在第一芯片的上方，所述假片位于第二芯片与基板之间的悬空区域。
9.根据权利要求8所述的一种堆叠式芯片的加工方法，其特征在于：步骤(2)中，所述假片的厚度等于第一芯片的厚度。
10.根据权利要求8或9所述的一种堆叠式芯片的加工方法，其特征在于：步骤(2)中，所述第一芯片与假片之间具有设定距离的间距。
CN201510829237.5A 2015-11-25 2015-11-25 一种堆叠式芯片及其加工方法 Pending CN105390482A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510829237.5A CN105390482A (zh) 2015-11-25 2015-11-25 一种堆叠式芯片及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510829237.5A CN105390482A (zh) 2015-11-25 2015-11-25 一种堆叠式芯片及其加工方法

Publications (1)

Publication Number Publication Date
CN105390482A true CN105390482A (zh) 2016-03-09

Family

ID=55422593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510829237.5A Pending CN105390482A (zh) 2015-11-25 2015-11-25 一种堆叠式芯片及其加工方法

Country Status (1)

Country Link
CN (1) CN105390482A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105762122A (zh) * 2016-04-28 2016-07-13 珠海市杰理科技有限公司 芯片封装结构
WO2017166325A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Semiconductor package with supported stacked die

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026789A1 (en) * 2002-08-08 2004-02-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN1622326A (zh) * 2003-11-28 2005-06-01 恩益禧电子股份有限公司 偏移结合的多芯片半导体器件
CN102386161A (zh) * 2010-09-06 2012-03-21 三星电子株式会社 多芯片封装件及其制造方法
CN102790041A (zh) * 2011-05-19 2012-11-21 海力士半导体有限公司 堆叠半导体封装体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040026789A1 (en) * 2002-08-08 2004-02-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
CN1622326A (zh) * 2003-11-28 2005-06-01 恩益禧电子股份有限公司 偏移结合的多芯片半导体器件
CN102386161A (zh) * 2010-09-06 2012-03-21 三星电子株式会社 多芯片封装件及其制造方法
CN102790041A (zh) * 2011-05-19 2012-11-21 海力士半导体有限公司 堆叠半导体封装体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017166325A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Semiconductor package with supported stacked die
US10796975B2 (en) 2016-04-02 2020-10-06 Intel Corporation Semiconductor package with supported stacked die
CN105762122A (zh) * 2016-04-28 2016-07-13 珠海市杰理科技有限公司 芯片封装结构

Similar Documents

Publication Publication Date Title
WO2008027694A3 (en) Stackable packages for three-dimensional packaging of semiconductor dice
TW200744191A (en) Stackable semiconductor package
US20150348891A1 (en) Method for making semiconductor device with lead frame made from top and bottom components and related devices
CN103928353A (zh) 无外引脚封装构造及其制造方法与导线框架
US20080029856A1 (en) Leadframe and non-lead package therewith
US9412722B1 (en) Multichip stacking package structure and method for manufacturing the same
US20080220220A1 (en) Semiconductor die having increased usable area
CN105390482A (zh) 一种堆叠式芯片及其加工方法
CN103199075A (zh) 具堆叠芯片的晶圆级半导体封装构造及其制造方法
CN105374788A (zh) 堆叠式倒装芯片封装结构及其制造方法
US9633931B2 (en) Chip rotated at an angle mounted on die pad region
CN205177829U (zh) 一种堆叠式芯片
US7433199B2 (en) Substrate structure for semiconductor package and package method thereof
CN203367269U (zh) 一种引线框架
JP2010087403A (ja) 半導体装置
CN107078122A (zh) 一种指纹芯片封装及加工方法
US20070284705A1 (en) Package structure and lead frame using the same
JP5968827B2 (ja) 半導体パッケージおよびその製造方法
KR20110012647A (ko) 오버행 다이 스택 구조를 이용한 반도체 패키지
US8916957B2 (en) Package structure and package process
US20230207488A1 (en) Methods and apparatus for using spacer-on-spacer design for solder joint reliability improvement in semiconductor devices
CN210837735U (zh) 一种双基岛五芯片的引线框架
US9905515B2 (en) Integrated circuit stress releasing structure
KR101685545B1 (ko) 인쇄회로기판을 이용한 멀티 다이 스태킹 방법 및 이를 이용한 반도체 패키지
CN204271072U (zh) 引线框架封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160309

RJ01 Rejection of invention patent application after publication