CN210837735U - 一种双基岛五芯片的引线框架 - Google Patents

一种双基岛五芯片的引线框架 Download PDF

Info

Publication number
CN210837735U
CN210837735U CN201922456358.6U CN201922456358U CN210837735U CN 210837735 U CN210837735 U CN 210837735U CN 201922456358 U CN201922456358 U CN 201922456358U CN 210837735 U CN210837735 U CN 210837735U
Authority
CN
China
Prior art keywords
pin
lead frame
island
base
frame unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922456358.6U
Other languages
English (en)
Inventor
吴江鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shipex Technology Co ltd
Original Assignee
Shenzhen Shipex Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shipex Technology Co ltd filed Critical Shenzhen Shipex Technology Co ltd
Priority to CN201922456358.6U priority Critical patent/CN210837735U/zh
Application granted granted Critical
Publication of CN210837735U publication Critical patent/CN210837735U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种双基岛五芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元；引线框架单元上包含两个基岛，分别为第一基岛和第二基岛；引线框架单元还具有八个引脚：其中位于引线框架单元左侧的引脚组成左侧引脚列，包括第一引脚、第三引脚、第五引脚和第七引脚；其中位于引线框架单元右侧的引脚组成右侧引脚列，第二引脚、第四引脚、第六引脚和第八引脚；第一引脚和第三引脚与第一基岛连接；第二引脚和第四引脚与第二基岛连接；右侧引脚列、第一基岛和第二基岛三者之间具有间隙；采用该引线框架可在一个封装内同时布置最多5个不同极性的芯片，相比同等功效的封装结构，其结构更加简单，封装更加容易，质量更容易控制。

Description

一种双基岛五芯片的引线框架
技术领域
本实用新型涉及元器件测试技术领域，具体涉及一种双基岛五芯片的引线框架。
背景技术
引线框架是安装集成电路芯片的载体，随着手机、笔记本电脑等电子产品需求量的不断提高以及芯片封装的不断进步，芯片封装朝着小体积、高稳定性、高质量的方向发展。
集成电路主要由引线框架、芯片以及塑封体构成，通过塑封体将引线框架、芯片封装在一起，目前常用的引线框架大多都是单基岛或者传统的两个基岛都外露的结构，单基岛结构的框架的使用灵活性较差，芯片键合只能实现单个或双个同极性的芯片安装在基岛上，当需要多个芯片或不同极性的芯片共同作用时，则需要通过增大基岛面积或再增加额外的封装器件及外部连线的方式实现，不仅增加了产品成本，而且易导致集成电路板结构复杂、产品整体性能变差的问题出现，无法满足客户对集成电路的小型化、简单化、高稳定性的要求。
实用新型内容
鉴于上述，本实用新型提供了一种双基岛五芯片的引线框架，该引线框架采用双基岛架构，可同时布置5颗芯片。
一种双基岛五芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元；
引线框架单元上包含两个基岛，分别为第一基岛和第二基岛；
引线框架单元还具有八个引脚：
其中位于引线框架单元左侧的引脚组成左侧引脚列，包括第一引脚、第三引脚、第五引脚和第七引脚；
其中位于引线框架单元右侧的引脚组成右侧引脚列，第二引脚、第四引脚、第六引脚和第八引脚；
第一引脚和第三引脚与第一基岛连接；
第二引脚和第四引脚与第二基岛连接；
右侧引脚列、第一基岛和第二基岛三者之间具有间隙。
优选的，第一基岛和第二基岛相对两者之间的间隙轴对称设置。
优选的，左侧引脚列的各引脚之间通过左侧主筋连接。
优选的，右侧引脚列的各引脚之间通过右侧主筋连接。
优选的，引线框架的上下两侧分别设置有上横向定位主筋和下横向定位主筋。
优选的，纵列相邻的两个引线框架单元之间均设置有边筋；
第一基岛的上部设置有上支臂，纵向第一个引线框架单元的第一基岛的上支臂与上横向定位主筋连接，纵向第二个至最后一个引线框架单元的第一基岛的上支臂分别与该上支臂紧邻的边筋连接；
第二基岛的下部设置有下支臂，纵向最后一个引线框架单元的第二基岛的下支臂与下横向定位主筋连接，纵向第一个至倒数第二个引线框架单元的第二基岛的下支臂分别与该下支臂紧邻的边筋连接。
优选的，上支臂与边筋之间通过第一加强筋连接，下支臂与边筋之间通过第二加强筋连接。
优选的，每个引脚均包括内引脚与外引脚。
优选的，每个引脚均的边缘均呈台阶状。
优选的，第二基岛上设置有主定位孔，第一引脚、第三引脚、第五引脚和第七引脚的内引脚设置有副定位孔。
本实用新型的有益效果为：一种双基岛五芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元；引线框架单元上包含两个基岛，分别为第一基岛和第二基岛；引线框架单元还具有八个引脚：其中位于引线框架单元左侧的引脚组成左侧引脚列，包括第一引脚、第三引脚、第五引脚和第七引脚；其中位于引线框架单元右侧的引脚组成右侧引脚列，第二引脚、第四引脚、第六引脚和第八引脚；第一引脚和第三引脚与第一基岛连接；第二引脚和第四引脚与第二基岛连接；右侧引脚列、第一基岛和第二基岛三者之间具有间隙；采用该引线框架可在一个封装内同时布置最多5个不同极性的芯片，相比同等功效的封装结构，其结构更加简单，封装更加容易，质量更容易控制。
附图说明
下面结合附图对本实用新型一种双基岛五芯片的引线框架作进一步说明。
图1是本实用新型一种双基岛五芯片的引线框架的俯视图。
图2是引线框架单元的结构图。
图3是引线框架单元的芯片布置图。
图中：
100-引线框架单元，10-第一基岛，101-上支臂，20-第二基岛，201-下支臂，202-主定位孔，30-左侧引脚列，40-右侧引脚列，01-左侧主筋，02-右侧主筋，03-上横向定位主筋，04-下横向定位主筋，05-边筋，06-第一加强筋，07-第二加强筋，1-第一引脚，2-第二引脚，3-第三引脚，4-第四引脚，5-第五引脚，6-第六引脚，7-第七引脚，8-第八引脚，001-内引脚，002-外引脚，003-副定位孔。
具体实施方式
下面结合附图1～3对本实用新型一种双基岛五芯片的引线框架作进一步说明。
一种双基岛五芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元100；
引线框架单元100上包含两个基岛，分别为第一基岛10和第二基岛20；
引线框架单元100还具有八个引脚：
其中位于引线框架单元100左侧的引脚组成左侧引脚列30，包括第一引脚1、第三引脚3、第五引脚5和第七引脚7；
其中位于引线框架单元100右侧的引脚组成右侧引脚列40，第二引脚2、第四引脚4、第六引脚6和第八引脚8；
第一引脚1和第三引脚3与第一基岛10连接；
第二引脚2和第四引脚4与第二基岛20连接；
右侧引脚列40、第一基岛10和第二基岛20三者之间具有间隙，引线框架封装前切断连接筋之后，三者呈绝缘状态。
本实施例中，第一基岛10和第二基岛20相对两者之间的间隙轴对称设置。
本实施例中，左侧引脚列30的各引脚之间通过左侧主筋01连接。
本实施例中，右侧引脚列40的各引脚之间通过右侧主筋02连接。
本实施例中，引线框架的上下两侧分别设置有上横向定位主筋03和下横向定位主筋04，上横向定位主筋03和下横向定位主筋04主要用于贴片时的引线框架定位和填片时保持形状。
本实施例中，纵列相邻的两个引线框架单元之间均设置有边筋05；
第一基岛10的上部设置有上支臂101；
纵向第一个引线框架单元的第一基岛的上支臂与上横向定位主筋03连接，纵向第二个至最后一个引线框架单元的每个第一基岛的上支臂分别与该上支臂紧邻的边筋连接；
第二基岛20的下部设置有下支臂201；
纵向最后一个引线框架单元的第二基岛的下支臂与下横向定位主筋04连接，纵向第一个至倒数第二个引线框架单元的第二基岛的下支臂分别与该下支臂紧邻的边筋连接；
边筋05主要用于固定第一基岛10和第二基岛20，避免其在加工过程中变形受损。
本实施例中，上支臂101与边筋05之间通过第一加强筋06连接，下支臂201与边筋05之间通过第二加强筋07连接。
本实施例中，每个引脚均包括内引脚001,与外引脚002；
内引脚001用于芯片的电气连接，并在封装时塑封于封胶内；
引线框架单元贴片封装之后，外引脚002外漏于集成电路。
本实施例中，每个引脚均的边缘均呈台阶状。
本实施例中，第二基岛20上设置有主定位孔202，第一引脚1、第三引脚3、第五引脚5和第七引脚7的内引脚设置有副定位孔003；
主定位孔202和副定位孔003用于固定引线框架单元以便于芯片贴装和塑封。
塑封时，第一基岛10或者第二基岛20的背部裸露于封胶层设置，使得本实施例产品经塑封后形成一个基岛完全塑封，另一个基岛的背部裸露的状态，这使得最终的集成电路产品散热性更好，并且两个基岛之间不会在安装、使用过程中产生短路风险。
以上仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下还可以作出若干改进，这些改进也应视为本实用新型的保护范围。

Claims (10)

1.一种双基岛五芯片的引线框架，其特征在于，包括形成在引线框架板料上的至少一个引线框架单元；
引线框架单元上包含两个基岛，分别为第一基岛和第二基岛；
引线框架单元还具有八个引脚：
其中位于引线框架单元左侧的引脚组成左侧引脚列，包括第一引脚、第三引脚、第五引脚和第七引脚；
其中位于引线框架单元右侧的引脚组成右侧引脚列，第二引脚、第四引脚、第六引脚和第八引脚；
第一引脚和第三引脚与第一基岛连接；
第二引脚和第四引脚与第二基岛连接；
右侧引脚列、第一基岛和第二基岛三者之间具有间隙。
2.如权利要求1的双基岛五芯片的引线框架，其特征在于，第一基岛和第二基岛相对两者之间的间隙轴对称设置。
3.如权利要求2的双基岛五芯片的引线框架，其特征在于，左侧引脚列的各引脚之间通过左侧主筋连接。
4.如权利要求3的双基岛五芯片的引线框架，其特征在于，右侧引脚列的各引脚之间通过右侧主筋连接。
5.如权利要求4的双基岛五芯片的引线框架，其特征在于，引线框架的上下两侧分别设置有上横向定位主筋和下横向定位主筋。
6.如权利要求5的双基岛五芯片的引线框架，其特征在于，纵列相邻的两个引线框架单元之间均设置有边筋；
第一基岛的上部设置有上支臂，纵向第一个引线框架单元的第一基岛的上支臂与上横向定位主筋连接，纵向第二个至最后一个引线框架单元的第一基岛的上支臂分别与该上支臂紧邻的边筋连接；
第二基岛的下部设置有下支臂，纵向最后一个引线框架单元的第二基岛的下支臂与下横向定位主筋连接，纵向第一个至倒数第二个引线框架单元的第二基岛的下支臂分别与该下支臂紧邻的边筋连接。
7.如权利要求6的双基岛五芯片的引线框架，其特征在于，上支臂与边筋之间通过第一加强筋连接，下支臂与边筋之间通过第二加强筋连接。
8.如权利要求7的双基岛五芯片的引线框架，其特征在于，每个引脚均包括内引脚与外引脚。
9.如权利要求8的双基岛五芯片的引线框架，其特征在于，每个引脚均的边缘均呈台阶状。
10.如权利要求9的双基岛五芯片的引线框架，其特征在于，第二基岛上设置有主定位孔，第一引脚、第三引脚、第五引脚和第七引脚的内引脚设置有副定位孔。
CN201922456358.6U 2019-12-27 2019-12-27 一种双基岛五芯片的引线框架 Active CN210837735U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922456358.6U CN210837735U (zh) 2019-12-27 2019-12-27 一种双基岛五芯片的引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922456358.6U CN210837735U (zh) 2019-12-27 2019-12-27 一种双基岛五芯片的引线框架

Publications (1)

Publication Number Publication Date
CN210837735U true CN210837735U (zh) 2020-06-23

Family

ID=71253035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922456358.6U Active CN210837735U (zh) 2019-12-27 2019-12-27 一种双基岛五芯片的引线框架

Country Status (1)

Country Link
CN (1) CN210837735U (zh)

Similar Documents

Publication Publication Date Title
US20060113648A1 (en) Semiconductor chip and tab package having the same
KR20160028042A (ko) 곡면 표시장치
KR102341794B1 (ko) 가요성 표시 장치 및 그 제조 방법
CN104885217A (zh) 两个或多个晶元的多晶元堆叠
KR20140131813A (ko) 분산 배치된 비아 플러그들을 포함하는 칩 온 필름 패키지
US20080157324A1 (en) Stacked die package with die interconnects
CN210837735U (zh) 一种双基岛五芯片的引线框架
US9666510B2 (en) Dual row quad flat no-lead semiconductor package
US8779566B2 (en) Flexible routing for high current module application
KR20130101192A (ko) 다수의 단차가 있는 인쇄회로 기판 (ｐｃｂ)을 갖는 반도체 패키지 및 반도체 패키지 제조 방법
CN105097761B (zh) 芯片封装结构
CN102522395B (zh) 封装结构
CN110648991B (zh) 一种用于框架封装芯片的转接板键合结构及其加工方法
CN109411482B (zh) 玻璃芯片接合封装组件
CN210897266U (zh) 一种四基岛九芯片的引线框架
TWI571995B (zh) 具有多連接導線之設備、具有多連接導線之晶片封裝以及用於保留導線框次結構之外部針腳的方法
CN105390482A (zh) 一种堆叠式芯片及其加工方法
US20130063912A1 (en) Cof packaging method and structure for lcd driver chips
CN213242552U (zh) 一种高精度迷你led背光线路板
CN115172355A (zh) 封装结构及其制造方法
US20050245062A1 (en) Single row bond pad arrangement
CN213936230U (zh) 一种应用在透明显示屏的led芯片倒装结构
CN103354226A (zh) 堆叠封装器件
CN221264064U (zh) 可挠性线路板、薄膜覆晶封装结构
CN102263088A (zh) 包含多个芯片的封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant