CN210897266U - 一种四基岛九芯片的引线框架 - Google Patents

一种四基岛九芯片的引线框架 Download PDF

Info

Publication number
CN210897266U
CN210897266U CN201922447209.3U CN201922447209U CN210897266U CN 210897266 U CN210897266 U CN 210897266U CN 201922447209 U CN201922447209 U CN 201922447209U CN 210897266 U CN210897266 U CN 210897266U
Authority
CN
China
Prior art keywords
pin
lead frame
island
base
base island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201922447209.3U
Other languages
English (en)
Inventor
吴江鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shipex Technology Co ltd
Original Assignee
Shenzhen Shipex Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shipex Technology Co ltd filed Critical Shenzhen Shipex Technology Co ltd
Priority to CN201922447209.3U priority Critical patent/CN210897266U/zh
Application granted granted Critical
Publication of CN210897266U publication Critical patent/CN210897266U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种四基岛九芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元；引线框架单元上包含四个相互间隔的基岛，包括：第一基岛、第二基岛、第三基岛和第四基岛；每个引线框架单元还具有十六个引脚：其中位于引线框架单元左侧的引脚组成左侧引脚列，位于引线框架单元右侧的引脚组成右侧引脚列；左侧引脚列与基岛间隔设置；右侧引脚列与基岛连接设置；采用该引线框架可在一个封装内同时布置最多9颗不同极性的芯片，相比同等功效的封装结构，该结构可以避免集成电路板结构复杂，封装更加容易，质量更容易控制。

Description

一种四基岛九芯片的引线框架
技术领域
本实用新型涉及元器件测试技术领域，具体涉及一种四基岛九芯片的引线框架。
背景技术
引线框架是安装集成电路芯片的载体，随着手机、笔记本电脑等电子产品需求量的不断提高以及芯片封装的不断进步，芯片封装朝着小体积、高稳定性、高质量的方向发展。
集成电路主要由引线框架、芯片以及塑封体构成，通过塑封体将引线框架、芯片封装在一起，目前常用的引线框架大多都是单基岛或者传统的两个基岛都外露的结构，单基岛结构的框架的使用灵活性较差，芯片键合只能实现单个或双个同极性的芯片安装在基岛上，当需要多个芯片或不同极性的芯片共同作用时，则需要通过增大基岛面积或再增加额外的封装器件及外部连线的方式实现，不仅增加了产品成本，而且易导致集成电路板结构复杂、产品整体性能变差的问题出现，无法满足客户对集成电路的小型化、简单化、高稳定性的要求。
实用新型内容
鉴于上述，本实用新型提供了一种四基岛九芯片的引线框架，该引线框架采用四基岛架构，可同时布置最多9颗芯片。
一种四基岛九芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元；
引线框架单元上包含四个相互间隔的基岛，包括：第一基岛、第二基岛、第三基岛和第四基岛；
每个引线框架单元还具有十六个引脚：
其中位于引线框架单元左侧的引脚组成左侧引脚列，包括：第一引脚、第三引脚、第五引脚、第七引脚、第九引脚、第十一引脚、第十三引脚、第十五引脚；
其中位于引线框架单元右侧的引脚组成右侧引脚列，包括：第二引脚、第四引脚、第六引脚、第八引脚、第十引脚、第十二引脚、第十四引脚、第十六引脚；
左侧引脚列与基岛间隔设置；
右侧引脚列与基岛连接设置。
优选的，第一基岛与第二引脚和第四引脚连接，第二基岛与第六引脚和第八引脚连接，第三基岛与第十引脚和第十二引脚连接，第四基岛与第十四引脚和第十六引脚连接。
优选的，引线框架的上侧设置有上横向定位主筋，所述上横向定位主筋具有多个开口向上呈半圆形的上定位缺口；
引线框架的下侧设置有下横向定位主筋，所述下横向定位主筋具有多个开口向下呈半圆形的下定位缺口。
优选的，引线框架的左侧设置有左纵向定位主筋，所述左纵向定位主筋上设置有圆形定位孔；
引线框架的右侧设置有右纵向定位主筋，所述右纵向定位主筋上设置有腰形定位孔。
优选的，所述上横向定位主筋、下横向定位主筋、左纵向定位主筋和右纵向定位主筋组成引线框架的外框，该外框呈矩形。
优选的，还包多条横边筋和多条纵边筋；
多条横边筋和多条纵边筋呈网格状连接，将外框内的平面分隔成等分的矩形格，每个矩形格内设置有一个引线框架单元。
优选的，第一基岛的上部与所处矩形格的上边框通过第一加强筋连接，第四基岛的下部与所处矩形格的下边框通过第二加强筋连接。
优选的，左侧引脚列的各引脚的左端分别通过第三加强筋与所处矩形格的左边框连接；
右侧引脚列的各引脚的右端分别通过第四加强筋与所处矩形格的右边框连接。
优选的，左侧引脚列的各引脚的边缘呈不规则形。
优选的，第一基岛上设置有主定位孔，左侧引脚列的各引脚设置有副定位孔。
本实用新型的有益效果为：一种四基岛九芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元；引线框架单元上包含四个相互间隔的基岛，包括：第一基岛、第二基岛、第三基岛和第四基岛；每个引线框架单元还具有十六个引脚：其中位于引线框架单元左侧的引脚组成左侧引脚列，位于引线框架单元右侧的引脚组成右侧引脚列；左侧引脚列与基岛间隔设置；右侧引脚列与基岛连接设置；采用该引线框架可在一个封装内同时布置最多9颗不同极性的芯片，相比同等功效的封装结构，该结构可以避免集成电路板结构复杂，封装更加容易，质量更容易控制。
附图说明
下面结合附图对本实用新型一种四基岛九芯片的引线框架作进一步说明。
图1是本实用新型一种四基岛九芯片的引线框架的俯视图。
图2是引线框架单元的结构图。
图3是引线框架单元的芯片布置图。
图中：
100-引线框架单元，11-第一基岛，12-第二基岛，13-第三基岛，14-第四基岛，第一引脚201，第二引脚202，第三引脚203，第四引脚204，第五引脚205，第六引脚206，第七引脚207，第八引脚208，第九引脚209，第十引脚210，第十一引脚211，第十二引脚212，第十三引脚213，第十四引脚214，第十五引脚215，第十六引脚216，31-上横向定位主筋，311-上定位缺口，32-下横向定位主筋，321-下定位缺口，41-左纵向定位主筋，411-圆形定位孔，42-右纵向定位主筋，421-腰形定位孔，51-横边筋，52-纵边筋，61-第一加强筋，62-第二加强筋，63-第三加强筋，64-第四加强筋，71主定位孔，72-副定位孔。
具体实施方式
下面结合附图1～3对本实用新型一种四基岛九芯片的引线框架作进一步说明。
一种四基岛九芯片的引线框架，包括形成在引线框架板料上的至少一个引线框架单元100；
引线框架单元100上包含四个相互间隔的基岛，包括：第一基岛11、第二基岛12、第三基岛13和第四基岛14；
封装时，其中三基岛全部位于塑封体内，另一基岛的背面与塑封体的背面处于同一水平面上而外露，不但提高了散热性能，还避免了四基岛外露引起的焊料连接而造成短路的问题以及大面积金属外露导致的湿气侵入而造成的可靠性问题；
每个引线框架单元100还具有十六个引脚：
其中位于引线框架单元100左侧的引脚组成左侧引脚列，包括：第一引脚 201、第三引脚203、第五引脚205、第七引脚207、第九引脚209、第十一引脚 211、第十三引脚213、第十五引脚215；
其中位于引线框架单元100右侧的引脚组成右侧引脚列，包括：第二引脚 202、第四引脚204、第六引脚206、第八引脚208、第十引脚210、第十二引脚 212、第十四引脚214、第十六引脚216；
左侧引脚列与基岛间隔设置；
右侧引脚列与基岛连接设置。
本实施例中，第一基岛11与第二引脚202和第四引脚204连接，第二基岛 12与第六引脚206和第八引脚208连接，第三基岛13与第十引脚210和第十二引脚212连接，第四基岛14与第十四引脚214和第十六引脚216连接。
本实施例中，引线框架的上侧设置有上横向定位主筋31，所述上横向定位主筋31具有多个开口向上呈半圆形的上定位缺口311；
引线框架的下侧设置有下横向定位主筋32，所述下横向定位主筋32具有多个开口向下呈半圆形的下定位缺口321。
本实施例中，引线框架的左侧设置有左纵向定位主筋41，所述左纵向定位主筋41上设置有圆形定位孔411；
引线框架的右侧设置有右纵向定位主筋42，所述右纵向定位主筋42上设置有腰形定位孔421。
本实施例中，所述上横向定位主筋31、下横向定位主筋32、左纵向定位主筋41和右纵向定位主筋42组成引线框架的外框，该外框呈矩形；
贴装芯片和引线键合时，可将外框固定后对整版的引线框架同时进行贴装芯片和引线键合，上定位缺口311、下定位缺口321、圆形定位孔411以及腰形定位孔421可以保证作业时对引线框架精准定位。
本实施例中，还包多条横边筋51和多条纵边筋52；
多条横边筋51和多条纵边筋52呈网格状连接，将外框内的平面分隔成等分的矩形格，每个矩形格内设置有一个引线框架单元100。
本实施例中，第一基岛11的上部与所处矩形格的上边框通过第一加强筋61 连接，第四基岛14的下部与所处矩形格的下边框通过第二加强筋62连接。
本实施例中，左侧引脚列的各引脚的左端分别通过第三加强筋63与所处矩形格的左边框连接；
右侧引脚列的各引脚的右端分别通过第四加强筋64与所处矩形格的右边框连接。
本实施例中，左侧引脚列的各引脚的边缘呈不规则形，这种不规则外形使引脚在塑封后与封胶结合更加牢固。
本实施例中，第一基岛11上设置有主定位孔71，左侧引脚列的各引脚设置有副定位孔72，这种设计是为了在对引线框架切断时进行固定，并且可以使引线框架塑封后引脚与封胶的结合更加牢固。
以上仅是本实用新型的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下还可以作出若干改进，这些改进也应视为本实用新型的保护范围。

Claims (10)

1.一种四基岛九芯片的引线框架，其特征在于，包括形成在引线框架板料上的至少一个引线框架单元；
引线框架单元上包含四个相互间隔的基岛，包括：第一基岛、第二基岛、第三基岛和第四基岛；
每个引线框架单元还具有十六个引脚：
其中位于引线框架单元左侧的引脚组成左侧引脚列，包括：第一引脚、第三引脚、第五引脚、第七引脚、第九引脚、第十一引脚、第十三引脚、第十五引脚；
其中位于引线框架单元右侧的引脚组成右侧引脚列，包括：第二引脚、第四引脚、第六引脚、第八引脚、第十引脚、第十二引脚、第十四引脚、第十六引脚；
左侧引脚列与基岛间隔设置；
右侧引脚列与基岛连接设置。
2.如权利要求1的四基岛九芯片的引线框架，其特征在于，第一基岛与第二引脚和第四引脚连接，第二基岛与第六引脚和第八引脚连接，第三基岛与第十引脚和第十二引脚连接，第四基岛与第十四引脚和第十六引脚连接。
3.如权利要求2的四基岛九芯片的引线框架，其特征在于，引线框架的上侧设置有上横向定位主筋，所述上横向定位主筋具有多个开口向上呈半圆形的上定位缺口；
引线框架的下侧设置有下横向定位主筋，所述下横向定位主筋具有多个开口向下呈半圆形的下定位缺口。
4.如权利要求3的四基岛九芯片的引线框架，其特征在于，引线框架的左侧设置有左纵向定位主筋，所述左纵向定位主筋上设置有圆形定位孔；
引线框架的右侧设置有右纵向定位主筋，所述右纵向定位主筋上设置有腰形定位孔。
5.如权利要求4的四基岛九芯片的引线框架，其特征在于，所述上横向定位主筋、下横向定位主筋、左纵向定位主筋和右纵向定位主筋组成引线框架的外框，该外框呈矩形。
6.如权利要求5的四基岛九芯片的引线框架，其特征在于，还包多条横边筋和多条纵边筋；
多条横边筋和多条纵边筋呈网格状连接，将外框内的平面分隔成等分的矩形格，每个矩形格内设置有一个引线框架单元。
7.如权利要求6的四基岛九芯片的引线框架，其特征在于，第一基岛的上部与所处矩形格的上边框通过第一加强筋连接，第四基岛的下部与所处矩形格的下边框通过第二加强筋连接。
8.如权利要求7的四基岛九芯片的引线框架，其特征在于，左侧引脚列的各引脚的左端分别通过第三加强筋与所处矩形格的左边框连接；
右侧引脚列的各引脚的右端分别通过第四加强筋与所处矩形格的右边框连接。
9.如权利要求8的四基岛九芯片的引线框架，其特征在于，左侧引脚列的各引脚的边缘呈不规则形。
10.如权利要求9的四基岛九芯片的引线框架，其特征在于，第一基岛上设置有主定位孔，左侧引脚列的各引脚设置有副定位孔。
CN201922447209.3U 2019-12-27 2019-12-27 一种四基岛九芯片的引线框架 Active CN210897266U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201922447209.3U CN210897266U (zh) 2019-12-27 2019-12-27 一种四基岛九芯片的引线框架

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201922447209.3U CN210897266U (zh) 2019-12-27 2019-12-27 一种四基岛九芯片的引线框架

Publications (1)

Publication Number Publication Date
CN210897266U true CN210897266U (zh) 2020-06-30

Family

ID=71325025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201922447209.3U Active CN210897266U (zh) 2019-12-27 2019-12-27 一种四基岛九芯片的引线框架

Country Status (1)

Country Link
CN (1) CN210897266U (zh)

Similar Documents

Publication Publication Date Title
US8395251B2 (en) Integrated circuit package to package stacking system
CN101202260B (zh) 以带有突出球的囊封式引线框架为特征的半导体装置封装
CN104010432B (zh) 具有散热功能的印刷电路板结构
US20100213587A1 (en) Electronic device
US20070035036A1 (en) Semiconductor device, laminated semiconductor device, and wiring substrate
KR20130064839A (ko) 멀티-칩 패키지 및 그의 제조 방법
CN210897266U (zh) 一种四基岛九芯片的引线框架
US7498665B2 (en) Integrated circuit leadless package system
US20160358845A1 (en) Dual row quad flat no-lead semiconductor package
KR20060027599A (ko) 방열판을 장착한 반도체 패키지 및 그 제조 방법
CN103311210B (zh) 用于组装半导体器件的引线框
CN214226943U (zh) 导线架结构
WO2005112115A1 (en) Single row bond pad arrangement of an integrated circuit chip
CN210837735U (zh) 一种双基岛五芯片的引线框架
CN203367269U (zh) 一种引线框架
KR20080067891A (ko) 멀티 칩 패키지
CN206961826U (zh) 一种改进型引线框架体
CN221508170U (zh) 引线框架
JP2013168669A (ja) 改良型パドルを有するクワッド・フラット・ノーリード（ｑｆｎ）集積回路（ｉｃ）パッケージおよびこのパッケージを設計する方法
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
CN212907721U (zh) 一种基于ltcc电路的无线引封装结构
JP2015023159A (ja) 半導体装置およびその製造方法
CN216389352U (zh) 引线框架和半导体器件
CN211880690U (zh) 一种防弯折的集成电路板
JP2015082572A (ja) 半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant