CN107359156A - 异质集成的硅基射频微系统结构及其制作方法 - Google Patents

异质集成的硅基射频微系统结构及其制作方法 Download PDF

Info

Publication number
CN107359156A
CN107359156A CN201710400399.6A CN201710400399A CN107359156A CN 107359156 A CN107359156 A CN 107359156A CN 201710400399 A CN201710400399 A CN 201710400399A CN 107359156 A CN107359156 A CN 107359156A
Authority
CN
China
Prior art keywords
silicon substrate
layer
radio frequency
silicon
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710400399.6A
Other languages
English (en)
Other versions
CN107359156B (zh
Inventor
刘秀博
王绍东
王志强
吴洪江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201710400399.6A priority Critical patent/CN107359156B/zh
Publication of CN107359156A publication Critical patent/CN107359156A/zh
Application granted granted Critical
Publication of CN107359156B publication Critical patent/CN107359156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Abstract

本发明公开了一种异质集成的硅基射频微系统结构及其制作方法，涉及半导体和微电子封装技术领域，包括硅基载体层、硅基外框层、硅基引线保护层、硅基盖板层、衰减器、射频芯片和滤波器；本发明针对射频组件中因为应用多颗不同工艺的不同衬底材料的芯片使得组件体积庞大的问题，设计一种异质集成的硅基射频微系统结构，使得不同工艺的不同衬底材料的芯片集成在同一硅基衬底上，同时在硅基基板上直接加工衰减器和滤波器等无源器件来实现有源射频器件和无源射频器件的异质集成，最后整体单元作为一个整体进行系统级封装，从而减小射频系统的体积，提高射频系统的性能。

Description

异质集成的硅基射频微系统结构及其制作方法
技术领域
本发明涉及半导体和微电子封装技术领域，特别是涉及一种异质集成的硅基射频微系统结构及其制作方法。
背景技术
半导体制造技术的产生使得器件的集成度越来越高，为了追求更高的性能，每种器件在加工时需要选用一种最优的衬底材料，每种衬底材料在加工时，需要选用与之相对应的半导体工艺。但是一种衬底材料只能对应着一种加工工艺。所以，不同衬底材料的器件不能集成至同一芯片。所以在射频组件中应用多颗不同工艺的不同衬底材料的芯片，使得组件的体积庞大。这大大制约了射频系统的发展。
微机电系统（MEMS）加工工艺是精细加工的一种，它可以高精度的加工二维与三维微结构。它具有加工精度高、一致性好、可批量化生产等优点，能够实现电子器件小型化和多功能集成化。射频MEMS是指利用MEMS工艺技术制作各种用于电子系统的射频器件或系统。射频MEMS最独特的特点之一就是可以将不同材料的有源微波芯片和无源射频器件异质集成在一起，实现了各个射频系统部件的微型化和集成化。
异质集成微系统技术构成的射频微系统，具有体积小、重量轻、可靠性高、批量生产、成本低等优点，因此异质集成微系统技术是当今和今后射频微系统的必然技术趋势，是实现射频微系统的有效方法。异质集成微系统技术是电子系统在向高性能、低成本、低功耗方向发展的主要支撑技术之一。它具有许多独特的优点如体积小、重量轻、性能稳定、可批量生产、性能一致性好等。
传统的射频系统中为了达到最佳的性能，所以应用了不同衬底材料的芯片。比如在发射链路应用了基于氮化镓材料的功放芯片，在接收链路采用基于砷化镓低噪声工艺的低噪放芯片，在公共支路采用了基于砷化镓增强/耗尽工艺的多功能芯片。这些不同工艺的芯片不能同时集成在一颗芯片上，所以射频系统的组件的体积很大，并且不可缩小。
因为在射频组件中应用多颗不同工艺的不同衬底材料的芯片，使得组件的体积庞大。随着射频频率的增高，微带线的损耗增加，而且引入的寄生效应的影响使得对组件的射频性能影响变大。特别是在频率非常高的毫米波电路中，会严重影响射频系统性能。
发明内容
本发明要解决的技术问题是针对上述现有技术的不足，提供一种异质集成的硅基射频微系统结构及其制作方法，解决传统射频组件体积大的问题，具有射频组件体积小的特点。
为解决上述技术问题，本发明所采取的技术方案是：一种异质集成的硅基射频微系统结构，包括硅基载体层、硅基外框层、硅基引线保护层、硅基盖板层、衰减器、射频芯片和滤波器；硅基载体层、硅基外框层、硅基引线保护层和硅基盖板层均设有通孔，滤波器和衰减器位于硅基外框层上表面；硅基载体层、硅基外框层和硅基引线保护层自下而上依次堆叠连接，硅基盖板层与硅基载体层、硅基外框层和硅基引线保护层连接，射频芯片填埋在硅基载体层，射频芯片通过引线与硅基外框层连接，滤波器和衰减器电气连接。
优选地，所述硅基载体层、硅基外框层、硅基引线保护层和硅基盖板层之间连接方式为晶圆级键合连接。
优选地，所述引线为键合金丝。
优选地，所述滤波器为硅基带状交叉指无源滤波器。
优选地，所述射频芯片包括砷化镓芯片和氮化镓芯片。
一种异质集成的硅基射频微系统结构的制作方法，包括以下步骤：
在硅基基板的表面涂覆光刻胶，形成掩膜层，硅基基板包括硅基载体层、硅基外框层、硅基引线保护层和硅基盖板层；
对形成掩膜层的硅基基板的表面进行光刻显影电镀，形成腐蚀金属图形；
在硅基基板上制造通孔；
去除硅基基板上的掩膜层，对硅基基板的表面电镀加厚金属层，在硅基外框层的表面淀积电阻薄膜，形成衰减器；
去除硅基基板上的金属层；
对硅基基板刻蚀深槽；
对硅基载体层、硅基外框层和硅基引线保护层进行晶圆级键合，在硅基外框层和硅基引线保护层界面中形成硅基带状线交叉指滤波器；
将射频芯片烧结到硅基载体层上；
用键合金丝将射频芯片和硅基外框层进行键合；
将硅基盖板层与经过晶圆键合的硅基载体层、硅基外框层和硅基引线保护层再次进行晶圆级键合，硅基载体层、硅基外框层和硅基引线保护层自下而上依次堆叠连接。
优选地，在所述硅基基板上利用深反应离子刻蚀工艺制造通孔。
采用上述技术方案所产生的有益效果在于：本发明针对射频组件中因为应用多颗不同工艺的不同衬底材料的芯片使得组件体积庞大的问题，设计一种异质集成的硅基射频微系统结构，使得不同工艺的不同衬底材料的芯片集成在同一硅基衬底上，同时在硅基基板上直接加工衰减器和滤波器等无源器件来实现有源射频器件和无源射频器件的异质集成，最后整体单元作为一个整体进行系统级封装，从而减小射频系统的体积，异质集成的硅基射频微系统结构融合薄膜无源器件技术及半导体大面积规格制造技术能力明显地缩小集成无源器件的尺寸，降低能，减小寄生电容和寄生电感等因素，所以提高了信号传输的速度与稳定性，从而提升系统的性能。
附图说明
图1是本发明的整体结构示意图。
图2是本发明射频微系统结构的制作方法流程图。
图中：1、硅基载体层；2、硅基外框层；3、硅基引线保护层；4、硅基盖板层；5、砷化镓芯片；6、氮化镓芯片；7、衰减器；8、滤波器；9、通孔；10、键合金丝。
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细的说明，但本发明的保护范围不局限于以下所述。
如图1所示，为本发明的整体结构示意图，包括硅基载体层1、硅基外框层2、硅基引线保护层3、硅基盖板层4、衰减器7、射频芯片和滤波器8；硅基载体层1、硅基外框层2、硅基引线保护层3和硅基盖板层4均设有通孔9，滤波器8和衰减器7位于硅基外框层2上表面；硅基载体层1、硅基外框层2和硅基引线保护层3自下而上依次晶圆级键合堆叠，硅基盖板层4与完成晶圆级键合的硅基载体层1、硅基外框层2和硅基引线保护层3进行晶圆级键合形成密封结构，射频芯片填埋在硅基载体层1上，射频芯片通过引线与硅基外框层2连接，滤波器8和衰减器7电气连接。
第一层为硅基载体层1为射频芯片安装层，砷化镓芯片5和氮化镓芯片6直接填埋在第一层之上，这些射频芯片通过引线键合方式与第二层硅基结构实现信号互连。第三层硅基引线保护层3的刻蚀槽结构可以保护射频芯片与第二层硅基外框层2互连的键合丝。第四层为硅基盖板为整体模块实现密封，保护芯片。
通过将不同工艺的不同衬底材料的芯片集成在同一硅基衬底上，同时硅基板上直接加工衰减器7和滤波器8等无源器件实现了有源射频器件和无源射频器件的异质集成，最后整体作为一个整体进行封装。通过此种技术手段减小了射频系统的体积，同时提高了射频系统的性能。
本发明通过将不同衬底材料的芯片集成在同一硅基衬底上，同时在硅基基板上直接加工衰减器7和滤波器8等无源器件来实现有源射频器件和无源射频器件的异质集成，最后整体单元作为一个整体进行系统级封装，从而减小射频系统的体积，提高射频系统的性能。
如图2所示，为本发明射频微系统结构制作方法的流程图，包括以下步骤：
步骤S201，在硅基基板的表面涂覆光刻胶，形成掩膜层，硅基基板包括硅基载体层1、硅基外框层2、硅基引线保护层3和硅基盖板层4；
步骤S202，对形成掩膜层的硅基基板的表面进行光刻显影电镀，形成腐蚀金属图形；
步骤S203，在硅基基板上制造通孔9；
步骤S204，去除硅基基板上的掩膜层，对硅基基板的表面电镀加厚金属层，在硅基外框层2上淀积电阻薄膜，形成衰减器7；
步骤S205，去除硅基基板上的金属层；
步骤S206，对硅基基板刻蚀深槽；
步骤S207，对硅基载体层1、硅基外框层2和硅基引线保护层3进行晶圆级键合，在硅基外框层2和硅基引线保护层3界面中形成硅基带状线交叉指滤波器；
步骤S208，将射频芯片烧结到硅基载体层1上；
步骤S209，用键合金丝10将射频芯片和硅基外框层2进行键合；
步骤S210，将硅基盖板层4与经过晶圆键合的硅基载体层1、硅基外框层2和硅基引线保护层3再次进行晶圆级键合，硅基载体层1、硅基外框层2和硅基引线保护层3自下而上依次堆叠连接。
本发明针对射频组件中因为应用多颗不同工艺的不同衬底材料的芯片使得组件体积庞大的问题，设计一种异质集成的硅基射频微系统结构，使得不同工艺的不同衬底材料的芯片集成在同一硅基衬底上，同时在硅基基板上直接加工衰减器7和滤波器8等无源器件来实现有源射频器件和无源射频器件的异质集成，最后整体单元作为一个整体进行系统级封装，从而减小射频系统的体积，提高射频系统的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种异质集成的硅基射频微系统结构，其特征在于：包括硅基载体层（1）、硅基外框层（2）、硅基引线保护层（3）、硅基盖板层（4）、衰减器（7）、射频芯片和滤波器（8）；硅基载体层（1）、硅基外框层（2）、硅基引线保护层（3）和硅基盖板层（4）均设有通孔（9），滤波器（8）和衰减器（7）位于硅基外框层（2）上表面；硅基载体层（1）、硅基外框层（2）和硅基引线保护层（3）自下而上依次堆叠连接，硅基盖板层（4）与硅基载体层（1）、硅基外框层（2）和硅基引线保护层（3）连接，射频芯片填埋在硅基载体层（1），射频芯片通过引线与硅基外框层（2）连接，滤波器（8）和衰减器（7）电气连接。
2.根据权利要求1所述的一种异质集成的硅基射频微系统结构，其特征在于：所述硅基载体层（1）、硅基外框层（2）、硅基引线保护层（3）和硅基盖板层（4）之间连接方式为晶圆级键合连接。
3.根据权利要求1所述的一种异质集成的硅基射频微系统结构，其特征在于：所述引线为键合金丝（10）。
4.根据权利要求1所述的一种异质集成的硅基射频微系统结构，其特征在于：所述滤波器（8）为硅基带状交叉指无源滤波器。
5.根据权利要求1所述的一种异质集成的硅基射频微系统结构，其特征在于：所述射频芯片包括砷化镓芯片（5）和氮化镓芯片（6）。
6.一种异质集成的硅基射频微系统结构的制作方法，其特征在于：包括以下步骤：
在硅基基板的表面涂覆光刻胶，形成掩膜层，硅基基板包括硅基载体层（1）、硅基外框层（2）、硅基引线保护层（3）和硅基盖板层（4）；
对形成掩膜层的硅基基板的表面进行光刻显影电镀，形成腐蚀金属图形；
在硅基基板上制造通孔（9）；
去除硅基基板上的掩膜层，对硅基基板的表面电镀加厚金属层，在硅基外框层（2）上淀积电阻薄膜，形成衰减器（7）；
去除硅基基板上的金属层；
对硅基基板刻蚀深槽；
对硅基载体层（1）、硅基外框层（2）和硅基引线保护层（3）进行晶圆级键合，在硅基外框层（2）和硅基引线保护层（3）之间形成硅基带状线交叉指滤波器；
将射频芯片烧结到硅基载体层（1）上；
用键合金丝（10）将射频芯片和硅基外框层（2）进行键合；
将硅基盖板层（4）与经过晶圆键合的硅基载体层（1）、硅基外框层（2）和硅基引线保护层（3）再次进行晶圆级键合，硅基载体层（1）、硅基外框层（2）和硅基引线保护层（3）自下而上依次堆叠连接。
7.根据权利要求6所述的一种异质集成的硅基射频微系统结构的制作方法，其特征在于：在所述硅基基板上利用深反应离子刻蚀工艺制造通孔（9）。
CN201710400399.6A 2017-05-31 2017-05-31 异质集成的硅基射频微系统结构及其制作方法 Active CN107359156B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710400399.6A CN107359156B (zh) 2017-05-31 2017-05-31 异质集成的硅基射频微系统结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710400399.6A CN107359156B (zh) 2017-05-31 2017-05-31 异质集成的硅基射频微系统结构及其制作方法

Publications (2)

Publication Number Publication Date
CN107359156A true CN107359156A (zh) 2017-11-17
CN107359156B CN107359156B (zh) 2020-03-17

Family

ID=60271624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710400399.6A Active CN107359156B (zh) 2017-05-31 2017-05-31 异质集成的硅基射频微系统结构及其制作方法

Country Status (1)

Country Link
CN (1) CN107359156B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400123A (zh) * 2018-03-07 2018-08-14 西安电子科技大学 晶圆级异质集成高频系统及其制作方法
CN112039472A (zh) * 2020-06-18 2020-12-04 中芯集成电路（宁波）有限公司 一种薄膜声波滤波器及其制造方法
CN115224010A (zh) * 2022-09-15 2022-10-21 河北美泰电子科技有限公司 集成旋磁器件的射频微系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732590A (zh) * 2002-12-26 2006-02-08 摩托罗拉公司(在特拉华州注册的公司) 中尺度微机电系统封装
CN102079502A (zh) * 2010-12-03 2011-06-01 华东光电集成器件研究所 一种mems器件及其圆片级真空封装方法
US20140131820A1 (en) * 2005-03-18 2014-05-15 Invensense, Inc. Method of fabrication of ai/ge bonding in a wafer packaging environment and a product produced therefrom
CN105293428A (zh) * 2015-10-19 2016-02-03 北京航天控制仪器研究所 一种mems器件的全硅化圆片级真空封装方法及封装器件

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732590A (zh) * 2002-12-26 2006-02-08 摩托罗拉公司(在特拉华州注册的公司) 中尺度微机电系统封装
US20140131820A1 (en) * 2005-03-18 2014-05-15 Invensense, Inc. Method of fabrication of ai/ge bonding in a wafer packaging environment and a product produced therefrom
CN102079502A (zh) * 2010-12-03 2011-06-01 华东光电集成器件研究所 一种mems器件及其圆片级真空封装方法
CN105293428A (zh) * 2015-10-19 2016-02-03 北京航天控制仪器研究所 一种mems器件的全硅化圆片级真空封装方法及封装器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400123A (zh) * 2018-03-07 2018-08-14 西安电子科技大学 晶圆级异质集成高频系统及其制作方法
CN108400123B (zh) * 2018-03-07 2020-01-14 西安电子科技大学 晶圆级异质集成高频系统及其制作方法
CN112039472A (zh) * 2020-06-18 2020-12-04 中芯集成电路（宁波）有限公司 一种薄膜声波滤波器及其制造方法
CN112039472B (zh) * 2020-06-18 2024-04-30 中芯集成电路（宁波）有限公司 一种薄膜声波滤波器及其制造方法
CN115224010A (zh) * 2022-09-15 2022-10-21 河北美泰电子科技有限公司 集成旋磁器件的射频微系统
CN115224010B (zh) * 2022-09-15 2022-12-02 河北美泰电子科技有限公司 集成旋磁器件的射频微系统

Also Published As

Publication number Publication date
CN107359156B (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
US8324728B2 (en) Wafer level packaging using flip chip mounting
CN102244013B (zh) 半导体器件及其制造方法
US8148793B2 (en) Three dimensional integrated passive device and method of fabrication
US7663196B2 (en) Integrated passive device and method of fabrication
EP2546876B1 (en) System and method for wafer level packaging
US20080217708A1 (en) Integrated passive cap in a system-in-package
CN106783847A (zh) 针对射频微系统器件的三维键合堆叠互连集成制造方法
WO2006101768A2 (en) Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure
CN107622957B (zh) 双面SiP的三维封装结构的制造方法
CN104409422A (zh) 一种含腔体的低厚度低成本芯片尺寸封装
CN114267598B (zh) 一种射频前端集成电路的封装结构以及封装方法
CN105810666A (zh) 一种具有电磁屏蔽功能的封装结构的制作方法
CN107359156A (zh) 异质集成的硅基射频微系统结构及其制作方法
CN206332654U (zh) 易于集成的微型化声表面波滤波器件封装结构
CN111199957A (zh) 一种芯片和天线集成的三维封装结构及其制备方法
CN107500243A (zh) 基于硅通孔结构的硅基微系统气密封装结构及制备方法
TW201104793A (en) Semiconductor device and method of forming inductor over insulating material filled trench in substrate
CN105846038B (zh) 金属圆片级蚀刻型表面声滤波芯片封装结构的制造方法
CN113629023A (zh) 一种封装结构及其封装方法
CN110104606A (zh) 一种mems红外传感器的封装结构
CN220493497U (zh) 一种3d堆栈崁入式电子器件封装结构
CN217562551U (zh) 一种多种类芯片集成封装结构
CN220456397U (zh) 一种封装模组及电子设备
CN216311756U (zh) 一种封装结构
CN117038597A (zh) 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant