CN117038597A - 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法 - Google Patents

高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法 Download PDF

Info

Publication number
CN117038597A
CN117038597A CN202311103618.6A CN202311103618A CN117038597A CN 117038597 A CN117038597 A CN 117038597A CN 202311103618 A CN202311103618 A CN 202311103618A CN 117038597 A CN117038597 A CN 117038597A
Authority
CN
China
Prior art keywords
silicon
pad
metal wiring
based platform
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311103618.6A
Other languages
English (en)
Inventor
吴阿妹
蒋兴龙
马书英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN202311103618.6A priority Critical patent/CN117038597A/zh
Publication of CN117038597A publication Critical patent/CN117038597A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法，所述结构包括：硅基平台，其具有第一表面和第二表面，在第一表面制作有硅基槽，第二表面制作有硅通孔；芯片，所述芯片埋入硅基槽内；转接焊盘，所述转接焊盘制作在硅基平台的第一表面上；第一金属布线层，所述第一金属布线层将转接焊盘和芯片的焊盘引出；第二金属布线层，所述第二金属布线层将转接焊盘从硅通孔处引出到硅基平台的第二表面；第一阻焊层，所述第一阻焊层布置在硅基平台的第一表面，覆盖住第一金属布线层；第二阻焊层，所述第二阻焊层布置在硅基平台的第二表面，覆盖住第二金属布线层；所述第一阻焊层、第二阻焊层均设有开口，开口处用于将信号引出。

Description

高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法
技术领域：
本发明属于半导体芯片的封装技术领域，特别涉及高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法。
背景技术：
随着科学技术的发展，扇出型三维封装由于可以高密度集成多功能异构芯片从而形成性能优异的微系统组件，受到越来越多的重视。扇出型三维封装技术形成的封装体互联密度高，相比传统的引线键合封装方案，具有更佳的性能优势，更轻薄的封装结构。在现有的三维封装技术中，导电垫Pad结构处存在应力集中的问题，而应力集中会潜在的损害金属布线层的结构；另外现有的三维封装技术中，Pad为单金属结构，而单金属结构应力可调的范围较小，难以匹配TSV通孔的孔底结构处的应力；除此之外，现有技术在制备TSV通孔和硅基槽时，采用的是一步法，而一步法工艺难度大，生成成本高。基于上述不足，本申请提出一种新的3D扇出型封装结构及方法。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容：
本发明的目的在于提供高性能导电垫PAD缓解应力的超薄3D扇出型封装结构及方法，从而克服上述现有技术中的缺陷。
为了实现上述目的，本发明提供了一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，包括：
硅基平台，其具有第一表面和第二表面，所述硅基平台在第一表面制作有硅基槽，第二表面制作有硅通孔；
芯片，所述芯片埋入硅基槽内；
转接焊盘，所述转接焊盘制作在硅基平台的第一表面上；
第一金属布线层，所述第一金属布线层将转接焊盘和芯片的焊盘引出；
第二金属布线层，所述第二金属布线层将转接焊盘从硅通孔处引出到硅基平台的第二表面；
第一阻焊层，所述第一阻焊层布置在硅基平台的第一表面，覆盖住第一金属布线层；
第二阻焊层，所述第二阻焊层布置在硅基平台的第二表面，覆盖住第二金属布线层；
所述第一阻焊层、第二阻焊层均设有开口，开口处用于将信号引出。
进一步的，作为优选，所述转接焊盘由至少一层金属布线结构构成。
进一步的，作为优选，所述转接焊盘由至少两层金属布线结构以错位叠加的方式构成。
进一步的，作为优选，所述第一金属布线层至少具有一层金属布线结构。
进一步的，作为优选，所述第二金属布线层至少具有一层金属布线结构。
本发明还提供一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，包括以下步骤：
S1：准备硅基平台，硅基平台具有第一表面和第二表面，在硅基平台的第一表面制作转接焊盘；
S2：准备第一玻璃载板，将第一玻璃载板与硅基平台的第一表面进行键合；
S3：从硅基平台的第二表面对硅基平台进行减薄及硅通孔制作；
S4：在硅通孔处制作第二金属布线层，第二金属布线层将转接焊盘引出；
S5：在第二金属布线层上制作第二阻焊层，同时制作开口将第二金属布线层引出，在开口处制作信号引出结构，用于信号互联；
S6：准备第二玻璃载板，将第二玻璃载板与硅基平台上制作有信号引出结构的一面键合；
S7：拆除第一玻璃载板，并从硅基平台的第一表面制作硅基槽，在硅基槽内埋入芯片；
S8：对芯片和硅基槽的缝隙进行填充，并制作第一金属布线层，第一金属布线层将转接焊盘和芯片的焊盘引出；
S9：在第一金属布线层上制作第一阻焊层，同时制作开口将第一金属布线层引出，在开口处制作信号引出结构，用于信号互联。
进一步的，作为优选，所述S1制作转接焊盘时包括以下步骤：
S11：在硅基平台的第一表面上制作氧化层；
S12：在氧化层上制作金属布线层；
S13：在金属布线层上再次制作氧化层，并制作接触孔，将金属布线层引出。
进一步的，作为优选，所述S1制作转接焊盘时在S11步骤后，至少重复S12、S13一次。
进一步的，作为优选，所述金属布线层错位叠加。
进一步的，作为优选，所述S3制备的硅通孔为直孔或者斜孔。
与现有技术相比，本发明的一个方面具有如下有益效果：
(1)本发明首先在硅基平台上制作转接pad，将转接pad与芯片自身的pad进行互联，再通过TSV通孔处将转接pad的信号引到芯片的背面，从而实现高密度三维集成封装；其中转接pad一方面可以缓解应力集中，可以降低因应力集中而潜在的损害金属布线层结构的风险，另一方面转接pad可以改善应力匹配，从而改善TSV通孔的孔底处的应力；
(2)本发明TSV通孔和硅基槽是采用的分步法刻蚀制备的，可降低工艺难度，提升产品的可靠性。
附图说明：
图1为本发明中在硅基平台的第一表面制作氧化层的示意图；
图2为本发明中在氧化层上制备金属层的示意图；
图3为本发明在金属层上再次制备氧化层的示意图；
图4为本发明中硅基平台与第一玻璃载板键合的示意图；
图5为本发明中对硅基平台进行减薄的示意图；
图6为本发明中在硅基平台上制备TSV通孔的示意图；
图7为本发明在硅基平台第二表面制备钝化层的示意图；
图8为本发明在钝化层上制备第二金属线路层的示意图；
图9为本发明在第二金属线路层上制备第二阻焊层的示意图；
图10为本发明在第二阻焊层上制备信号引出结构的示意图；
图11为本发明的硅基平台与第二玻璃载板键合的示意图；
图12为本发明的硅基平台与第一玻璃载板解键合的示意图；
图13为本发明中在硅基平台上制备硅基槽以及埋入芯片的示意图；
图14为本发明中制备第一金属布线层的示意图；
图15为本发明中制备第一阻焊层及信号引出结构的示意图；
图16为本发明的硅基平台与第二玻璃载板解键合的示意图；
附图标记：100-硅基平台、110-硅基槽、120-硅通孔、2-芯片、3-转接焊盘、30-氧化层、31-金属层、4-第一金属布线层、5-第二金属布线层、51-钝化层、52-钝化层、6-第一阻焊层、7-第二阻焊层、8-开口、9/10-信号引出结构、200-第一玻璃载板、300-第二玻璃载板。
具体实施方式：
下面对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。
实施例1：
如图16所示，一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，包括：
硅基平台100，其具有第一表面和第二表面，所述硅基平台100在第一表面制作有硅基槽110，第二表面制作有硅通孔120；
芯片2，所述芯片2埋入硅基槽110内；
转接焊盘3，所述转接焊盘3制作在硅基平台100的第一表面上；
第一金属布线层4，所述第一金属布线层4将转接焊盘3和芯片2的焊盘引出；
第二金属布线层5，所述第二金属布线层5将转接焊盘3从硅通孔120处引出到硅基平台100的第二表面；
第一阻焊层6，所述第一阻焊层6布置在硅基平台100的第一表面，覆盖住第一金属布线层4；
第二阻焊层7，所述第二阻焊层7布置在硅基平台100的第二表面，覆盖住第二金属布线层5；
所述第一阻焊层6、第二阻焊层7均设有开口8，开口8处用于将信号引出。
上述结构采用以下方法制备，该方法包括以下步骤：
S11：如图1所示，准备硅基平台100，硅基平台100具有第一表面和第二表面，在硅基平台100的第一表面制作氧化层30，氧化层采用氧化硅，也可以采用氮化硅等绝缘材料，该层材料作为介电层；
S12：如图2所示，在氧化层30上沉积金属层31，金属层可以是Ti或者Cu，通过曝光、显影或者刻蚀的方式制作pad结构的第一层金属布线结构，该金属层也即转接焊盘3；
S13：如图3所示，在金属层31(转接焊盘3)上再次沉积氧化层30，通过曝光、显影或者刻蚀的方式露出金属层31，本实施例中仅展示一层金属布线结构的设计，实际上可以是两层、三层、四层等多层结构，制备多层结构时继续重复S12、S13的步骤即可，多层结构时金属层31错位叠加设置，这种结构具有以下优点：首先，错位叠加结构可以缓解后制程3D TSV通孔对pad底部的应力集中问题，分散应力，使得应力有一个平稳的过渡，可以提升产品的刚性，其次，多层氧化层和金属层形成的互联pad相对于单金属pad可以改善应力匹配，多层结构应力可调的范围更大，能够显著改善孔底的结构受力问题。
S2：如图4所示，准备第一玻璃载板200，将第一玻璃载板200与硅基平台100的第一表面进行键合；
S31：如图5所示，从硅基平台100的第二表面对硅基平台100进行减薄；
S32：如图6所示，采用光刻或者干法刻蚀的工艺从硅基平台100的第二表面制作硅通孔120，硅通孔120可以是直孔，也可以是斜孔，本实施例中以斜孔作为展示，硅通孔120贯穿硅基平台100的第二表面和第一表面；
S41：如图7所示，通过化学沉积的方式在硅基平台100的第二表面沉积一沉钝化层51；
S42：如图7所示，在钝化层51上再形成一层钝化层52，两层钝化材料叠加设置，可以更好的绝缘，有助于提高器件漏电性能保护；
S43：如图7所示，通过刻蚀的方法将硅通孔120孔底的钝化层打开；
S44：如图8所示，在第二层钝化层52上制作金属布线层，该金属布线层作为第二金属布线层5，将孔底的金属层31的信号引出；可以在第二金属布线层5上再化镀Ni/Au形成保护，防止金属线路腐蚀；
S51：如图9所示，在第二金属布线层5上制作第二阻焊层7，同时制作开口8将第二金属布线层5引出；
S52：如图10所示，在开口8处制作信号引出结构9，该结构用于后期信号连接；
S6：如图11所示，准备第二玻璃载板300，将第二玻璃载板300与硅基平台100上制作有信号引出结构9的一面键合；
S71：如图12所示，拆除第一玻璃载板200；
S72：如图13所示，通过曝光显影的方式暴露出需要刻槽的区域，再通过刻蚀的方式刻蚀硅基直至刻穿形成硅基槽110，将单颗芯片2埋入硅基槽110内，芯片的有源面朝上；
S8：如图14所示，采用真空压膜的方式对芯片2和硅基槽110的缝隙进行填充，再通过曝光显影的方式将前面制备的金属层31和芯片的pad位置打开，然后再制作第一金属布线层4，第一金属布线层4将转接焊盘3和芯片2的焊盘引出，在制作第一金属布线层4时，先沉积一层种子层，如Ti/Cu/Al等，再刻蚀出线路，然后将第一金属布线层4加厚至产品要求的厚度，对于I/O接口高密集产品，可采用多层布线的方式，这样可以减小封装尺寸，可以在最后一层金属布线上再化镀Ni/Au形成保护，防止金属线路腐蚀；
S9：如图15所示，在第一金属布线层4上制作第一阻焊层6，同时制作开口8将第一金属布线层4引出，在开口8处制作信号引出结构10，用于信号互联；
S10：如图16所示，拆除第二玻璃载板300，进行后续切割、封装。
上述过程均在晶圆级封装形式下进行；
本发明是提前在硅基平台上制备高性能的转接pad，相比于后制程时再制造pad结构，可以明显降低工艺难度以及提高产品良率，减少工艺成本；
本发明首先在硅基平台上制作转接pad，将转接pad与芯片自身的pad进行互联，再通过TSV通孔处将转接pad的信号引到芯片的背面，从而实现高密度三维集成封装；其中转接pad一方面可以缓解应力集中，可以降低因应力集中而潜在的损害金属布线层结构的风险，另一方面转接pad可以改善应力匹配，从而改善TSV通孔的孔底处的应力；
本发明TSV通孔和硅基槽是采用的分步法刻蚀制备的，可降低工艺难度，提升产品的可靠性；
本发明中通过在硅基平台上刻蚀硅基槽，再将芯片埋入硅基槽内，可以使得3D封装体的厚度大大降低，从而提升产品的性能。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，包括：
硅基平台，其具有第一表面和第二表面，所述硅基平台在第一表面制作有硅基槽，第二表面制作有硅通孔；
芯片，所述芯片埋入硅基槽内；
转接焊盘，所述转接焊盘制作在硅基平台的第一表面上；
第一金属布线层，所述第一金属布线层将转接焊盘和芯片的焊盘引出；
第二金属布线层，所述第二金属布线层将转接焊盘从硅通孔处引出到硅基平台的第二表面；
第一阻焊层，所述第一阻焊层布置在硅基平台的第一表面，覆盖住第一金属布线层；
第二阻焊层，所述第二阻焊层布置在硅基平台的第二表面，覆盖住第二金属布线层；
所述第一阻焊层、第二阻焊层均设有开口，开口处用于将信号引出。
2.根据权利要求1所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述转接焊盘由至少一层金属布线结构构成。
3.根据权利要求2所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述转接焊盘由至少两层金属布线结构以错位叠加的方式构成。
4.根据权利要求1所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述第一金属布线层至少具有一层金属布线结构。
5.根据权利要求1所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装结构，其特征在于，所述第二金属布线层至少具有一层金属布线结构。
6.一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，其特征在于，包括以下步骤：
S1：准备硅基平台，硅基平台具有第一表面和第二表面，在硅基平台的第一表面制作转接焊盘；
S2：准备第一玻璃载板，将第一玻璃载板与硅基平台的第一表面进行键合；
S3：从硅基平台的第二表面对硅基平台进行减薄及硅通孔制作；
S4：在硅通孔处制作第二金属布线层，第二金属布线层将转接焊盘引出；
S5：在第二金属布线层上制作第二阻焊层，同时制作开口将第二金属布线层引出，在开口处制作信号引出结构，用于信号互联；
S6：准备第二玻璃载板，将第二玻璃载板与硅基平台上制作有信号引出结构的一面键合；
S7：拆除第一玻璃载板，并从硅基平台的第一表面制作硅基槽，在硅基槽内埋入芯片；
S8：对芯片和硅基槽的缝隙进行填充，并制作第一金属布线层，第一金属布线层将转接焊盘和芯片的焊盘引出；
S9：在第一金属布线层上制作第一阻焊层，同时制作开口将第一金属布线层引出，在开口处制作信号引出结构，用于信号互联。
7.根据权利要求6所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，其特征在于，所述S1制作转接焊盘时包括以下步骤：
S11：在硅基平台的第一表面上制作氧化层；
S12：在氧化层上制作金属布线层；
S13：在金属布线层上再次制作氧化层，并制作接触孔，将金属布线层引出。
8.根据权利要求7所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，其特征在于，所述S1制作转接焊盘时在S11步骤后，至少重复S12、S13一次。
9.根据权利要求8所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，其特征在于，所述金属布线层错位叠加。
10.根据权利要求6所述的一种高性能导电垫PAD缓解应力的超薄3D扇出型封装方法，其特征在于，所述S3制备的硅通孔为直孔或者斜孔。
CN202311103618.6A 2023-08-30 2023-08-30 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法 Pending CN117038597A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311103618.6A CN117038597A (zh) 2023-08-30 2023-08-30 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311103618.6A CN117038597A (zh) 2023-08-30 2023-08-30 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法

Publications (1)

Publication Number Publication Date
CN117038597A true CN117038597A (zh) 2023-11-10

Family

ID=88629936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311103618.6A Pending CN117038597A (zh) 2023-08-30 2023-08-30 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法

Country Status (1)

Country Link
CN (1) CN117038597A (zh)

Similar Documents

Publication Publication Date Title
US8367472B2 (en) Method of fabricating a 3-D device
JP4937842B2 (ja) 半導体装置およびその製造方法
CN101189180B (zh) 用于微部件的薄封装
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
US20120168935A1 (en) Integrated circuit device and method for preparing the same
US10153237B2 (en) Chip package and method for forming the same
US11107794B2 (en) Multi-wafer stack structure and forming method thereof
CN109148431B (zh) 距离传感器芯片封装结构及其晶圆级封装方法
CN111769095B (zh) 基于高功能密度硅通孔结构的三维电容电感及制备方法
CN113257778B (zh) 一种3d堆叠且背部导出的扇出型封装结构及其制造方法
CN104867865B (zh) 一种晶圆三维集成引线工艺
CN101800207A (zh) 半导体器件的封装结构及其制造方法
CN111293079A (zh) 一种超厚转接板的制作方法
TW201222762A (en) Fabrication method of semiconductor device, through substrate via process and structure thereof
CN101807560A (zh) 半导体器件的封装结构及其制造方法
TW201001645A (en) Semiconductor device and method of manufacturing the same
EP1227515A2 (en) Buried type capacitor for integrated circuits
CN105023931A (zh) 一种背照式影像芯片模组结构及其制作方法
JP2008135553A (ja) 基板積層方法及び基板が積層された半導体装置
CN107359156A (zh) 异质集成的硅基射频微系统结构及其制作方法
CN117038597A (zh) 高性能导电垫pad缓解应力的超薄3d扇出型封装结构及方法
WO2022095695A1 (zh) Mcm封装结构及其制作方法
CN114203690A (zh) 扇出式堆叠芯片的封装方法及封装结构
CN104393009B (zh) 包含硅通孔的高可靠性影像传感器封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination