CN115224010B - 集成旋磁器件的射频微系统 - Google Patents
集成旋磁器件的射频微系统 Download PDFInfo
- Publication number
- CN115224010B CN115224010B CN202211118358.5A CN202211118358A CN115224010B CN 115224010 B CN115224010 B CN 115224010B CN 202211118358 A CN202211118358 A CN 202211118358A CN 115224010 B CN115224010 B CN 115224010B
- Authority
- CN
- China
- Prior art keywords
- circuit
- silicon
- radio frequency
- preset position
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种集成旋磁器件的射频微系统。该射频微系统包括:第一硅基层和第二硅基层依次堆叠设置于硅基载体层上;第一硅基层与硅基载体层之间设置第一电路;第一硅基层与第二硅基层之间设置第二电路;第一硅基层与第一电路上设置第一通孔;旋磁片设置于第一通孔内部,旋磁片上表面与第二电路接触,旋磁片下表面与硅基载体层上表面接触;第二硅基层上设置凹槽,磁钢设置于凹槽内部,且磁钢的中心位置与旋磁片的中心位置位于同一中心轴;磁钢、旋磁片、对应第二电路的第一预设部分、对应第二硅基层的部分,对应第一硅基层的部分、对应第一电路的部分、对应硅基载体层的部分共同构成旋磁器件。本发明能够实现旋磁器件在射频微系统中的直接集成。
Description
技术领域
本发明涉及半导体器件领域,尤其涉及一种集成旋磁器件的射频微系统。
背景技术
随着雷达以及通信技术的快速发展,用户对于射频微系统的小型化和集成度提出了更高的要求,以满足现代通信系统对小型化、轻量化、高集成度、高可靠性和低成本的需求。
旋磁器件属于通信系统中的重要器件。旋磁器件作为无源器件,在整个射频前端系统中尺寸占比较大,严重影响了整个射频前端系统的小型化与集成度的发展。基于SIP技术的射频微系统能够将不同功能不同材质的芯片及元器件集成同一三维空间,有利于提升整个射频前端系统的小型化和集成度。
现有技术中,通常将旋磁器件成品通过直接粘接或者焊接的方式安装在射频微系统内部,此种方法虽能将旋磁器件集成在射频微系统内部,随着通信技术的集成度越来越高,此集成方法在射频微系统技术中的小型化以及集成度依然受限。
发明内容
本发明实施例提供了一种集成旋磁器件的射频微系统,以解决现有技术中射频微系统中旋磁器件集成度较低的问题,以提升整个射频微系统的小型化与集成度。
第一方面,本发明实施例提供了一种集成旋磁器件的射频微系统,包括:
硅基载体层、第一硅基层、第二硅基层、第一电路、第二电路、旋磁片和磁钢;
所述第一硅基层和所述第二硅基层依次堆叠设置于所述硅基载体层上;
所述第一硅基层下表面与所述硅基载体层上表面之间设置第一电路;
所述第一硅基层上表面与所述第二硅基层下表面之间设置第二电路;
所述第一硅基层与所述第一电路上设置贯通所述第一硅基层上表面和所述第一电路下表面的第一通孔;
所述旋磁片设置于所述第一通孔内部,且所述旋磁片的上表面与所述第二电路接触,所述旋磁片的下表面与所述硅基载体层上表面接触;
所述第二硅基层上设置凹槽,所述磁钢设置于所述凹槽内部,且磁钢的中心位置与旋磁片的中心位置位置位于同一中心轴上;
所述磁钢、所述旋磁片、对应的所述第二电路中的第一预设部分、对应的所述第二硅基层中的部分,对应的所述第一硅基层中的部分、对应的第一电路中的部分、对应的硅基载体层中的部分共同构成旋磁器件;所述旋磁器件的输入端和输出端均设置于所述第二电路中的第一预设部分的两侧。
在一种可能的实现方式中,所述射频微系统还包括:第二通孔和输出焊盘植球;
所述第二通孔贯穿所述第一硅基层的上下表面,所述第二通孔的一端连接所述第二电路上的旋磁器件输出端,另一端连接所述第一电路上的第一预设位置;
所述第一电路上的第一预设位置周边设置第一隔离带,所述第一隔离带贯穿所述第一电路上下表面,使得所述第一预设位置形成独立的输出焊盘;
所述硅基载体层上,对应于所述输出焊盘位置设置第一窗口;
所述输出焊盘植球设置于所述第一窗口内部,且与所述输出焊盘接触连接。
在一种可能的实现方式中,所述射频微系统还包括:第三硅基层、第四硅基层、硅基盖板层、第三电路、第四电路、第五电路、第一滤波器和第二滤波器;
所述第三硅基层、所述第四硅基层和所述硅基盖板层依次堆叠设置于所述第二硅基层上;
所述第三硅基层下表面与所述第二硅基层上表面之间设置第三电路;
所述第三硅基层上表面与所述第四硅基层下表面之间设置第四电路;
所述第四硅基层上表面与所述硅基盖板层上表面之间设置第五电路;
所述第二电路中的第二预设部分、对应的所述第一硅基层中的部分、对应的所述第一电路中的部分、对应的所述第二硅基层中的部分和对应的所述第三电路中的部分共同构成所述第一滤波器;所述第一滤波器位于所述旋磁器件的输入端一侧;
所述第一滤波器的输入端和输出端分别设置在所述第二电路中的第二预设部分的两侧;所述第一滤波器的输出端通过所述第二电路连接所述旋磁器件的输入端;
所述第四电路中的第三预设部分、对应的所述第三硅基层中的部分、对应的所述第三电路中的部分、对应的所述第四硅基层中的部分和对应的所述第五电路中的共同构成所述第二滤波器;
所述第二滤波器的输入端和输出端分别设置在所述第四电路中的第三预设部分的两侧。
在一种可能的实现方式中,所述射频微系统还包括:第一射频元器件、第二射频元器件、第三射频元器件、第三通孔、第四通孔、第五通孔、第一输入焊盘植球和第二输入焊盘植球;
所述第四硅基层内部设置第一贯通空间,所述第一贯通空间位于所述第二滤波器的输入端一侧,且所述第一贯通空间贯穿所述第四硅基层的上下表面以及所述第五电路;
所述第一射频元器件和所述第二射频元器件依次设置于所述第一贯通空间内部;所述第一射频元器件下表面和所述第二射频元器件的下表面均与所述第四电路上的第二预设位置接触;所述第四电路上的所述第二预设位置周边设置第二隔离带;所述第二隔离带贯穿所述第四电路上下表面,用于将所述第二预设位置与所述第四电路上的其他位置隔离开;
所述第一射频元器件的输入端连接至所述第四电路上的第三预设位置,所述第一射频元器件的输出端连接所述第二射频元器件的输入端,所述第二射频元器件的输出端连接所述第二滤波器的输入端;
所述第三预设位置位于所述第一射频元器件的输入端一侧,且所述第三预设位置的一侧边与所述第二预设位置间隔所述第二隔离带,其余侧边均与所述第四电路间隔第三隔离带;所述第三隔离带贯穿所述第四电路上下表面,用于配合所述第三预设位置一侧的第二隔离带,共同将所述第三预设位置与所述第四电路上的其他位置隔离开,使得所述第三预设位置形成独立的第一焊盘;
所述第四硅基层内部设置第二贯通空间,所述第二贯通空间位于所述第二滤波器的输出端一侧,且所述第二贯通空间贯穿所述第四硅基层的上下表面以及所述第五电路;
所述第三射频元器件设置于所述第二贯通空间内部;所述第三射频元器件下表面与所述第四电路上的第四预设位置接触;所述第四电路上的所述第四预设位置周边设置第四隔离带;所述第四隔离带贯穿所述第四电路上下表面,用于将所述第四预设位置与所述第四电路上的其他位置隔离开;
所述第三射频元器件的输入端连接所述第二滤波器的输出端,所述第三射频元器件的输出端连接至所述第四电路上的第五预设位置;
所述第五预设位置位于所述第三射频元器件的输出端一侧,且所述第五预设位置的一侧边与所述第四预设位置间隔所述第四隔离带,其余侧边均与所述第四电路间隔第五隔离带;所述第五隔离带贯穿所述第四电路上下表面,用于配合所述第五预设位置一侧的第四隔离带,共同将所述第五预设位置与所述第四电路上的其他位置隔离开,使得所述第五预设位置形成独立的第二焊盘;
所述第三通孔和所述第四通孔均依次贯穿所述第一硅基层、第二电路、第二硅基层、第三电路、第三硅基层;
所述第三通孔的一端连接所述第一焊盘,所述第三通孔的另一端连接所述第一电路上的第六预设位置;
所述第一电路上的第六预设位置周边设置第六隔离带,所述第六隔离带贯穿所述第一电路上下表面,使得所述第六预设位置形成独立的第一输入焊盘;
所述第四通孔的一端连接所述第二预设位置上,与所述第一射频元器件对应的位置,所述第四通孔的另一端连接所述第一电路上的第七预设位置;
所述第七预设位置位于所述第一输入焊盘的一侧,且所述第七预设位置的一侧边与所述第一输入焊盘间隔所述第六隔离带,其余侧边与所述第一电路间隔第七隔离带;所述第七隔离带贯穿所述第一电路上下表面,用于配合所述第七预设位置一侧的第六隔离带,共同将所述第七预设位置与所述第一电路上的其他位置隔离开,使得所述第七预设位置形成独立的第二输入焊盘;
所述硅基载体层上,对应于所述第一输入焊盘和所述第二输入焊盘位置设置第二窗口;
所述第一输入焊盘植球和所述第二输入焊盘植球均设置于所述第二窗口内部,且所述第一输入焊盘植球和所述第二输入焊盘植球分别与所述第一输入焊盘和所述第二输入焊盘接触连接;
所述第五通孔依次贯穿所述第二硅基层、所述第三电路和所述第三硅基层;
所述第五通孔的一端连接所述第二焊盘,所述第五通孔的另一端连接所述第一滤波器的输入端。
在一种可能的实现方式中,所述射频微系统,还包括:第六通孔、第七通孔;
所述第六通孔和所述第七通孔均依次贯穿所述第一硅基层、所述第二电路、所述第二硅基层、所述第三电路、所述第三硅基层、所述第四电路和所述第四硅基层;
所述第六通孔的一端连接第五电路上的第一接地位置,另一端连接所述第一电路上的对应位置;
所述第七通孔的一端连接第五电路上的第二接地位置,另一端连接所述第一电路上的对应位置;
所述第六通孔和所述第七通孔共同实现所述射频微系统的接地。
在一种可能的实现方式中,所述射频微系统,还包括:第八通孔和电源焊盘植球;
所述第八通孔依次贯穿所述第一硅基层、第二电路、第二硅基层、第三电路、第三硅基层;所述第八通孔的一端连接所述第四电路上的电源接口位置,另一端连接所述第一电路上的第八预设位置;
所述第一电路上的第八预设位置周边设置第八隔离带,所述第八隔离带贯穿所述第一电路上下表面,使得所述第八预设位置形成独立的电源焊盘;
所述硅基载体层上,对应于所述电源焊盘位置设置第三窗口;
所述电源焊盘植球设置于所述第三窗口内部,且与所述电源焊盘接触连接。
在一种可能的实现方式中,所述旋磁器件包括:环形器、隔离器或铁氧体移相器。
在一种可能的实现方式中,所述硅基载体层的材质为表面镀金的铁镍合金。
在一种可能的实现方式中,所述旋磁片为铁氧体旋磁;所述磁钢为钐钴磁钢。
在一种可能的实现方式中,所述磁钢通过粘结的方式设置于所述凹槽内部。
本发明实施例提供一种集成旋磁器件的射频微系统,包括:硅基载体层、第一硅基层、第二硅基层、第一电路、第二电路、旋磁片和磁钢;第一硅基层和第二硅基层依次堆叠设置于硅基载体层上;第一硅基层下表面与硅基载体层上表面之间设置第一电路;第一硅基层上表面与第二硅基层下表面之间设置第二电路;第一硅基层与第一电路上设置贯通第一硅基层上表面和第一电路下表面的第一通孔;旋磁片设置于第一通孔内部,且旋磁片的上表面与第二电路接触,旋磁片的下表面与硅基载体层上表面接触;第二硅基层上设置凹槽,磁钢设置于凹槽内部,且磁钢的中心位置与旋磁片的中心位置位于同一中心轴上;磁钢、旋磁片、对应的第二电路中的第一预设部分、对应的第二硅基层中的部分,对应的第一硅基层中的部分、对应的第一电路中的部分、对应的硅基载体层中的部分共同构成旋磁器件,旋磁器件的输入端和输出端均设置于第二电路中第一预设部分的两侧。其中,磁钢与旋磁片配合工作,共同为旋磁器件提供偏置磁场。第二电路中的第一预设部分上包含有旋磁器件射频电路。通过采用MEMS工艺结合异质集成技术,将磁钢以及旋磁片集成在射频微系统内部并配合第二电路中的第一预设部分上的射频电路、对应的第一硅基层中的部分、对应的第二硅基层中的部分、对应的第一电路中的部分以及对应的硅基载体层中的部分,共同实现了旋磁器件在硅基材质的射频微系统中的异质集成,弥补了硅基材质的射频微系统与磁性材料异质集成的空缺。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的集成旋磁器件的射频微系统中旋磁器件的结构示意图;
图2是本发明实施例提供的集成旋磁器件的射频微系统中第一窗口内部的结构示意图;
图3是本发明实施例提供的集成旋磁器件的射频微系统的结构示意图;
图4是本发明实施例提供的集成旋磁器件的射频微系统的链路图。
具体实施方式
为了使本技术领域的人员更好地理解本方案,下面将结合本方案实施例中的附图,对本方案实施例中的技术方案进行清楚地描述,显然,所描述的实施例是本方案一部分的实施例,而不是全部的实施例。基于本方案中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本方案保护的范围。
本方案的说明书和权利要求书及上述附图中的术语“包括”以及其他任何变形,是指“包括但不限于”,意图在于覆盖不排他的包含,并不仅限于文中列举的示例。此外,术语“第一”和“第二”等是用于区别不同对象,而非用于描述特定顺序。
以下结合具体附图对本发明的实现进行详细的描述:
图1为本发明实施例提供的集成旋磁器件的射频微系统中旋磁器件的结构示意图。参照图1,该集成旋磁器件的射频微系统包括:硅基载体层1、第一硅基层2、第二硅基层3、第一电路4、第二电路5、旋磁片6和磁钢7;
第一硅基层2和第二硅基层3依次堆叠设置于硅基载体层1上;
第一硅基层2下表面与硅基载体层1上表面之间设置第一电路4;
第一硅基层2上表面与第二硅基层3下表面之间设置第二电路5;
第一硅基层2与第一电路4上设置贯通第一硅基层2上表面和第一电路4下表面的第一通孔;
旋磁片6设置于第一通孔内部,且旋磁片6的上表面与第二电路5接触,旋磁片6的下表面与硅基载体层1上表面接触;
第二硅基层3上设置凹槽,磁钢7设置于凹槽内部,且磁钢7的中心位置与旋磁片6的中心位置位于同一中心轴上;
磁钢7、旋磁片6、对应的第二电路5中的第一预设部分、对应的第二硅基层3中的部分、对应的第一硅基层2中的部分、对应的第一电路4中的部分和对应的硅基载体层1中的部分共同构成旋磁器件8,旋磁器件8的输入端和输出端均设置于第二电路5中第一预设部分的两侧。
其中,磁钢7与旋磁片6配合工作,共同为旋磁器件8提供偏置磁场。通过MEMS工艺结合异质集成技术,将磁钢7以及旋磁片6集成在射频微系统内部并配合第二电路5中第一预设部分上铺设的射频电路、对应的第二硅基层3中的部分、对应的第一硅基层2中的部分、对应的第一电路4中的部分以及对应的硅基载体层1中的部分实现了旋磁器件在硅基材质的射频微系统中的异质集成,弥补了硅基材质的射频微系统与磁性材料异质集成的空缺。
在一种可能的实现方式中,旋磁器件包括:环形器、隔离器或铁氧体移相器。也就是说,上述旋磁器件的集成结构可以实现环行器、隔离器或铁氧体移相器等不同旋磁器件的功能。
需要注意的是,实现不同旋磁器件的功能时,相应地,第二电路5中的射频电路图形也需对应改变。示例性地,若上述旋磁器件为隔离器,相应地,需要在第二电路5上沉积电阻薄膜。
在一种可能的实现方式中,硅基载体层1的材质为表面镀金的铁镍合金。
硅基载体层1使用表面镀金的铁镍合金材质,利于旋磁器件的配磁,同时,还能增加射频微系统的散热性能,便于焊接。
在一种可能的实现方式中,旋磁片6为铁氧体旋磁;磁钢7为钐钴磁钢。
在一种可能的实现方式中,磁钢7通过粘结的方式设置于凹槽内部。
可选的,参见图2,集成旋磁器件的射频微系统还包括:第二通孔9和输出焊盘植球10。
第二通孔9贯穿第一硅基层2的上下表面,第二通孔9的一端连接第二电路5上的旋磁器件输出端,另一端连接第一电路4上的第一预设位置;
第一电路4上的第一预设位置周边设置第一隔离带11,第一隔离带贯穿第一电路4上下表面,使得第一预设位置形成独立的输出焊盘12。
硅基载体层1上,对应于输出焊盘12位置设置第一窗口13;
输出焊盘植球10设置于第一窗口13内部,且与输出焊盘12接触连接。
作为一种优选的实现方式,输出焊盘植球10的底部可以与硅基载体层1的下表面齐平,以便于实现表贴功能。
可选的,参见图3,集成旋磁器件的射频微系统还包括:第三硅基层14、第四硅基层15、硅基盖板层16、第三电路17、第四电路18、第五电路19、第一滤波器20和第二滤波器21。
第三硅基层14、第四硅基层15和硅基盖板层16依次堆叠设置于第二硅基层3上;
第三硅基层14下表面与第二硅基层3上表面之间设置第三电路17;
第三硅基层14上表面与第四硅基层15下表面之间设置第四电路18;
第四硅基层15上表面与硅基盖板层16上表面之间设置第五电路19;
第二电路5中的第二预设部分、对应的第一硅基层2中的部分、对应的第一电路4中的部分、对应的第二硅基层3中的部分和对应的第三电路17中的部分共同构成第一滤波器20;第一滤波器20位于旋磁器件8的输入端一侧;
第一滤波器20的输入端和输出端分别设置在第二电路5中的第二预设部分的两侧;第一滤波器20的输出端通过第二电路5连接旋磁器件8的输入端;
第四电路18中的第三预设部分、对应的第三硅基层14中的部分、对应的第三电路17中的部分、对应的第四硅基层15中的部分和对应的第五电路19中的共同构成第二滤波器21;
第二滤波器21的输入端和输出端分别设置在第四电路18中的第三预设部分的两侧。
在一种可能的实现方式中,第一滤波器20和第二滤波器21可以是带线叉指型滤波器。
可选的,集成旋磁器件的射频微系统还包括:第一射频元器件22、第二射频元器件23、第三射频元器件24、第三通孔25、第四通孔26、第五通孔27、第一输入焊盘植球28和第二输入焊盘植球29。
第四硅基层15内部设置第一贯通空间,第一贯通空间位于第二滤波器21的输入端一侧,且第一贯通空间贯穿第四硅基层15的上下表面以及第五电路19;
第一射频元器件22和第二射频元器件23依次设置于第一贯通空间内部;第一射频元器件22下表面和第二射频元器件23的下表面均与第四电路18上的第二预设位置接触;第四电路18上的第二预设位置周边设置第二隔离带30;第二隔离带30贯穿第四电路18上下表面,用于将第二预设位置与第四电路18上的其他位置隔离开;
第一射频元器件22的输入端连接至第四电路18上的第三预设位置,第一射频元器件22的输出端连接第二射频元器件23的输入端,第二射频元器件23的输出端连接第二滤波器21的输入端;
第三预设位置位于第一射频元器件22的输入端一侧,且第三预设位置的一侧边与第二预设位置间隔第二隔离带30,其余侧边均与第四电路18间隔第三隔离带31;第三隔离带31贯穿第四电路18上下表面,用于配合第三预设位置一侧的第二隔离带30,共同将第三预设位置与第四电路18上的其他位置隔离开,使得第三预设位置形成独立的第一焊盘;
第四硅基层15内部设置第二贯通空间,第二贯通空间位于第二滤波器21的输出端一侧,且第二贯通空间贯穿第四硅基层15的上下表面以及第五电路19;
第三射频元器件24设置于第二贯通空间内部;第三射频元器件24下表面与第四电路18上的第四预设位置接触;第四电路18上的第四预设位置周边设置第四隔离带;第四隔离带贯穿第四电路上下表面,用于将第四预设位置与第四电路18上的其他位置隔离开;
第三射频元器件24的输入端连接第二滤波器21的输出端,第三射频元器件24的输出端连接至第四电路18上的第五预设位置;
第五预设位置位于第三射频元器件24的输出端一侧,且第五预设位置的一侧边与第四预设位置间隔第四隔离带,其余侧边与第四电路间隔第五隔离带;第五隔离带贯穿第四电路18上下表面,用于配合第五预设位置一侧的第四隔离带,共同将第五预设位置与第四电路18上的其他位置隔离开,使得第五预设位置形成独立的第二焊盘;
第三通孔25和第四通孔26均依次贯穿第一硅基层2、第二电路5、第二硅基层3、第三电路17、第三硅基层14;
第三通孔25的一端连接第一焊盘,第三通孔25的另一端连接第一电路4上的第六预设位置;
第一电路4上的第六预设位置周边设置第六隔离带,第六隔离带贯穿第一电路上下表面,使得第六预设位置形成独立的第一输入焊盘32;
第四通孔26的一端连接第二预设位置上,与第一射频元器件22对应的位置,第四通孔26的另一端连接第一电路4上的第七预设位置;
第七预设位置位于第一输入焊盘32的一侧,且第七预设位置的一侧边与第一输入焊盘32间隔第六隔离带,其余侧边与第一电路4间隔第七隔离带;第七隔离带贯穿第一电路4上下表面,用于配合第七预设位置一侧的第六隔离带,共同将第七预设位置与第一电路4上的其他位置隔离开,使得第七预设位置形成独立的第二输入焊盘33;
硅基载体层1上,对应于第一输入焊盘32和第二输入焊盘33位置设置第二窗口34;
第一输入焊盘植球28和第二输入焊盘植球29均设置于第二窗口34内部,且第一输入焊盘植球28和第二输入焊盘植球29分别与第一输入焊盘32和第二输入焊盘33接触连接;
作为一种优选的实现方式,第一输入焊盘植球28和第二输入焊盘植球29的底部可以与硅基载体层1的下表面齐平,以便于实现表贴功能。
第五通孔27依次贯穿第二硅基层3、第三电路17和第三硅基层14;
第五通孔27的一端连接第二焊盘,第五通孔27的另一端连接第一滤波器20的输入端。
可选的,集成旋磁器件的射频微系统还包括:第六通孔35、第七通孔36;
第六通孔35和第七通孔36均依次贯穿第一硅基层2、第二电路5、第二硅基层3、第三电路17、第三硅基层14、第四电路18和第四硅基层15;
第六通孔35的一端连接第五电路19上的第一接地位置,另一端连接第一电路4上的对应位置;
第七通孔36的一端连接第五电路19上的第二接地位置,另一端连接第一电路4上的对应位置;
第六通孔35和第七通孔36共同实现射频微系统的接地。
可选的,集成旋磁器件的射频微系统,还包括:第八通孔37和电源焊盘植球38;
第八通孔37依次贯穿第一硅基层2、第二电路5、第二硅基层3、第三电路17、第三硅基层14;
第八通孔37的一端连接第四电路18上的电源接口位置,另一端连接第一电路4上的第八预设位置;
第一电路上的第八预设位置周边设置第八隔离带,第八隔离带贯穿第一电路上下表面,使得第八预设位置形成独立的电源焊盘39;
硅基载体层上,对应于电源焊盘39位置设置第三窗口40;
电源焊盘植球38设置于第三窗口40内部,且与电源焊盘39接触连接。
作为一种优选的实现方式,电源焊盘植球38的底部可以与硅基载体层1的下表面齐平,以便于实现表贴功能。
第一输入焊盘植球28通过第三通孔25连接至第一射频元器件22输入端,用于实现整个射频微系统的中频输入;第二输入焊盘植球29通过第四通孔26连接至第四电路18上的第二预设位置中与第一射频元器件22对应的位置处,用于实现整个射频微系统的本征输入,电源焊盘植球38通过第八通孔37连接至第四电路18中的电源接口位置,用于实现整个射频微系统的电源输入;
第一射频元器件22输出端连接至第二射频元器件23输入端,第二射频元器件23输出端连接至第二滤波器21输入端,第二滤波器21输出端连接至第三射频元器件24输入端,第三射频元器件24输出端通过第五通孔27连接至第一滤波器20的输入端,第一滤波器20的输出端通过第二电路连接至旋磁器件8的输入端,旋磁器件8的输出端经由第二通孔9连接至输出焊盘植球10,输出焊盘植球10,用于实现整个射频微系统的射频输出。
示例性地,第一射频元器件22可以是变频器,第二射频元器件23可以是一级放大器,第三射频元器件24可以是二级放大器,旋磁器件8可以是隔离器。参见图4,变频器、一级放大器、第二滤波器、二级放大器、第一滤波器和隔离器依次连接,共同构成射频微系统,实现变频、放大、滤波、隔离功能。
在一种可能的实现方式中,第一硅基层2通过金锡烧结的方式设置于硅基载体层1上。第二硅基层3、第三硅基层14、第四硅基层15和硅基盖板层16均通过晶圆级键合的方式依次设置于第一硅基层上2。
在一种可能的实现方式中,第一射频元器件22、第二射频元器件23和第三射频元器件24采用导电胶粘接的方式分别设置在第一贯通空间和第二贯通空间内部。
在一种可能的实现方式中,第一射频元器件22的输入端与第一焊盘之间、第一射频元器件22的输出端与第二射频元器件23的输入端之间、第二射频元器件23的输出端与第二滤波器21的输入端之间、第二滤波器21的输出端与第三射频元器件24的输入端之间、第三射频元器件24的输出端与第二焊盘之间,均通过金丝键合的方式连接
在一种可能的实现方式中,第一射频元器件22、第二射频元器件23和第三射频元器件24可以是不易采用硅基板制作的元器件。例如,砷化镓元器件或氮化镓元器件。
在一种可能的实现方式中,第二通孔、第三通孔、第四通孔、第五通孔、第六通孔、第七通孔和第八通孔均为金属化通孔。
本发明实施例的有益效果如下:
1、本发明采用MEMS工艺结合异质集成技术,将磁钢以及旋磁片集成在射频微系统内部并配合第二电路中的第一预设部分上的射频电路、对应的第二硅基层中的部分、对应的第一硅基层中的部分、对应的第一电路中的部分以及对应的硅基载体层中的部分,共同实现了旋磁器件在硅基材质的射频微系统的集成,弥补了硅基材质的射频微系统在与磁性材料异质集成的空缺,且基于旋磁器件对于射频系统中重要的作用,拓宽了硅基材质的射频微系统在射频通信领域的应用范围。
2、旋磁器件为无源器件,在整个射频通信收发系统中尺寸占比较大,本发明将旋磁器件集成到硅基微系统内部,大大减小了射频通信收发系统的体积,实现了射频通信收发系统的小型化。
3、旋磁器件含环行器、隔离器和环行隔离器等器件,这些器件的集成可有效解决硅基材质的通讯收发射频微系统中天线公用、级间隔离等问题,提升通讯收发射频微系统的稳定性。
以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种集成旋磁器件的射频微系统,其特征在于,包括:硅基载体层、第一硅基层、第二硅基层、第一电路、第二电路、旋磁片和磁钢;
所述第一硅基层和所述第二硅基层依次堆叠设置于所述硅基载体层上;
所述第一硅基层下表面与所述硅基载体层上表面之间设置第一电路;
所述第一硅基层上表面与所述第二硅基层下表面之间设置第二电路;
所述第一硅基层与所述第一电路上设置贯通所述第一硅基层上表面和所述第一电路下表面的第一通孔;
所述旋磁片设置于所述第一通孔内部,且所述旋磁片的上表面与所述第二电路接触,所述旋磁片的下表面与所述硅基载体层上表面接触;
所述第二硅基层上设置凹槽,所述磁钢设置于所述凹槽内部,且磁钢的中心位置与旋磁片的中心位置位于同一中心轴上;
所述磁钢、所述旋磁片、对应的所述第二电路中的第一预设部分、对应的所述第二硅基层中的部分,对应的所述第一硅基层中的部分、对应的所述第一电路中的部分、对应的所述硅基载体层中的部分共同构成旋磁器件;所述旋磁器件的输入端和输出端均设置于所述第二电路中的第一预设部分的两侧。
2.如权利要求1所述的集成旋磁器件的射频微系统,其特征在于,所述射频微系统还包括:第二通孔和输出焊盘植球;
所述第二通孔贯穿所述第一硅基层的上下表面,所述第二通孔的一端连接所述第二电路上的旋磁器件输出端,另一端连接所述第一电路上的第一预设位置;
所述第一电路上的第一预设位置周边设置第一隔离带,所述第一隔离带贯穿所述第一电路上下表面,使得所述第一预设位置形成独立的输出焊盘;
所述硅基载体层上,对应于所述输出焊盘位置设置第一窗口;
所述输出焊盘植球设置于所述第一窗口内部,且与所述输出焊盘接触连接。
3.如权利要求1所述的集成旋磁器件的射频微系统,其特征在于,所述射频微系统还包括:第三硅基层、第四硅基层、硅基盖板层、第三电路、第四电路、第五电路、第一滤波器和第二滤波器;
所述第三硅基层、所述第四硅基层和所述硅基盖板层依次堆叠设置于所述第二硅基层上;
所述第三硅基层下表面与所述第二硅基层上表面之间设置第三电路;
所述第三硅基层上表面与所述第四硅基层下表面之间设置第四电路;
所述第四硅基层上表面与所述硅基盖板层上表面之间设置第五电路;
所述第二电路中的第二预设部分、对应的所述第一硅基层中的部分、对应的所述第一电路中的部分、对应的所述第二硅基层中的部分和对应的所述第三电路中的部分共同构成所述第一滤波器;所述第一滤波器位于所述旋磁器件的输入端一侧;
所述第一滤波器的输入端和输出端分别设置在所述第二电路中的第二预设部分的两侧;所述第一滤波器的输出端通过所述第二电路连接所述旋磁器件的输入端;
所述第四电路中的第三预设部分、对应的所述第三硅基层中的部分、对应的所述第三电路中的部分、对应的所述第四硅基层中的部分和对应的所述第五电路中的共同构成所述第二滤波器;
所述第二滤波器的输入端和输出端分别设置在所述第四电路中的第三预设部分的两侧。
4.如权利要求3所述的集成旋磁器件的射频微系统,其特征在于,所述射频微系统还包括:第一射频元器件、第二射频元器件、第三射频元器件、第三通孔、第四通孔、第五通孔、第一输入焊盘植球和第二输入焊盘植球;
所述第四硅基层内部设置第一贯通空间,所述第一贯通空间位于所述第二滤波器的输入端一侧,且所述第一贯通空间贯穿所述第四硅基层的上下表面以及所述第五电路;
所述第一射频元器件和所述第二射频元器件依次设置于所述第一贯通空间内部;所述第一射频元器件下表面和所述第二射频元器件的下表面均与所述第四电路上的第二预设位置接触;所述第四电路上的所述第二预设位置周边设置第二隔离带;所述第二隔离带贯穿所述第四电路上下表面,用于将所述第二预设位置与所述第四电路上的其他位置隔离开;
所述第一射频元器件的输入端连接至所述第四电路上的第三预设位置,所述第一射频元器件的输出端连接所述第二射频元器件的输入端,所述第二射频元器件的输出端连接所述第二滤波器的输入端;
所述第三预设位置位于所述第一射频元器件的输入端一侧,且所述第三预设位置的一侧边与所述第二预设位置间隔所述第二隔离带,其余侧边均与所述第四电路间隔第三隔离带;所述第三隔离带贯穿所述第四电路上下表面,用于配合所述第三预设位置一侧的第二隔离带,共同将所述第三预设位置与所述第四电路上的其他位置隔离开,使得所述第三预设位置形成独立的第一焊盘;
所述第四硅基层内部设置第二贯通空间,所述第二贯通空间位于所述第二滤波器的输出端一侧,且所述第二贯通空间贯穿所述第四硅基层的上下表面以及所述第五电路;
所述第三射频元器件设置于所述第二贯通空间内部;所述第三射频元器件下表面与所述第四电路上的第四预设位置接触;所述第四电路上的所述第四预设位置周边设置第四隔离带;所述第四隔离带贯穿所述第四电路上下表面,用于将所述第四预设位置与所述第四电路上的其他位置隔离开;
所述第三射频元器件的输入端连接所述第二滤波器的输出端,所述第三射频元器件的输出端连接至所述第四电路上的第五预设位置;
所述第五预设位置位于所述第三射频元器件的输出端一侧,且所述第五预设位置的一侧边与所述第四预设位置间隔所述第四隔离带,其余侧边均与所述第四电路间隔第五隔离带;所述第五隔离带贯穿所述第四电路上下表面,用于配合所述第五预设位置一侧的第四隔离带,共同将所述第五预设位置与所述第四电路上的其他位置隔离开,使得所述第五预设位置形成独立的第二焊盘;
所述第三通孔和所述第四通孔均依次贯穿所述第一硅基层、第二电路、第二硅基层、第三电路、第三硅基层;
所述第三通孔的一端连接所述第一焊盘,所述第三通孔的另一端连接所述第一电路上的第六预设位置;
所述第一电路上的第六预设位置周边设置第六隔离带,所述第六隔离带贯穿所述第一电路上下表面,使得所述第六预设位置形成独立的第一输入焊盘;
所述第四通孔的一端连接所述第二预设位置上,与所述第一射频元器件对应的位置,所述第四通孔的另一端连接所述第一电路上的第七预设位置;
所述第七预设位置位于所述第一输入焊盘的一侧,且所述第七预设位置的一侧边与所述第一输入焊盘间隔所述第六隔离带,其余侧边均与所述第一电路间隔第七隔离带;所述第七隔离带贯穿所述第一电路上下表面,用于配合所述第七预设位置一侧的第六隔离带,共同将所述第七预设位置与所述第一电路上的其他位置隔离开,使得所述第七预设位置形成独立的第二输入焊盘;
所述硅基载体层上,对应于所述第一输入焊盘和所述第二输入焊盘位置设置第二窗口;
所述第一输入焊盘植球和所述第二输入焊盘植球均设置于所述第二窗口内部,且所述第一输入焊盘植球和所述第二输入焊盘植球分别与所述第一输入焊盘和所述第二输入焊盘接触连接;
所述第五通孔依次贯穿所述第二硅基层、所述第三电路和所述第三硅基层;
所述第五通孔的一端连接所述第二焊盘,所述第五通孔的另一端连接所述第一滤波器的输入端。
5.如权利要求3或4所述的集成旋磁器件的射频微系统,其特征在于,所述射频微系统,还包括:第六通孔、第七通孔;
所述第六通孔和所述第七通孔均依次贯穿所述第一硅基层、所述第二电路、所述第二硅基层、所述第三电路、所述第三硅基层、所述第四电路和所述第四硅基层;
所述第六通孔的一端连接第五电路上的第一接地位置,另一端连接所述第一电路上的对应位置;
所述第七通孔的一端连接第五电路上的第二接地位置,另一端连接所述第一电路上的对应位置;
所述第六通孔和所述第七通孔共同实现所述射频微系统的接地。
6.如权利要求5所述的集成旋磁器件的射频微系统,其特征在于,所述射频微系统,还包括:第八通孔和电源焊盘植球;
所述第八通孔依次贯穿所述第一硅基层、第二电路、第二硅基层、第三电路、第三硅基层;所述第八通孔的一端连接所述第四电路上的电源接口位置,另一端连接所述第一电路上的第八预设位置;
所述第一电路上的第八预设位置周边设置第八隔离带,所述第八隔离带贯穿所述第一电路上下表面,使得所述第八预设位置形成独立的电源焊盘;
所述硅基载体层上,对应于所述电源焊盘位置设置第三窗口;
所述电源焊盘植球设置于所述第三窗口内部,且与所述电源焊盘接触连接。
7.如权利要求1所述的集成旋磁器件的射频微系统,其特征在于,所述旋磁器件包括:环形器、隔离器或铁氧体移相器。
8.如权利要求1所述的集成旋磁器件的射频微系统,其特征在于,所述硅基载体层的材质为表面镀金的铁镍合金。
9.如权利要求1所述的集成旋磁器件的射频微系统,其特征在于,所述旋磁片为铁氧体旋磁;所述磁钢为钐钴磁钢。
10.如权利要求1或9所述的集成旋磁器件的射频微系统,其特征在于,所述磁钢通过粘结的方式设置于所述凹槽内部。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211118358.5A CN115224010B (zh) | 2022-09-15 | 2022-09-15 | 集成旋磁器件的射频微系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211118358.5A CN115224010B (zh) | 2022-09-15 | 2022-09-15 | 集成旋磁器件的射频微系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115224010A CN115224010A (zh) | 2022-10-21 |
CN115224010B true CN115224010B (zh) | 2022-12-02 |
Family
ID=83617906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211118358.5A Active CN115224010B (zh) | 2022-09-15 | 2022-09-15 | 集成旋磁器件的射频微系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115224010B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495210A (en) * | 1993-03-18 | 1996-02-27 | Tekelec Airtronic | Miniaturized electronic device in particular with a gyromagnetic effect |
CN106455298A (zh) * | 2016-10-31 | 2017-02-22 | 成都八九九科技有限公司 | 一种内置有磁片的微波电路复合基板 |
CN107359156A (zh) * | 2017-05-31 | 2017-11-17 | 中国电子科技集团公司第十三研究所 | 异质集成的硅基射频微系统结构及其制作方法 |
CN112234330A (zh) * | 2020-12-16 | 2021-01-15 | 中国电子科技集团公司第九研究所 | 硅-旋磁铁氧体嵌套结构及其制作方法 |
CN114204238A (zh) * | 2021-12-07 | 2022-03-18 | 中国航天时代电子有限公司 | 一种高可靠大功率的微波隔离器 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018062119A1 (ja) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | 高周波フロントエンド回路、高周波信号処理回路、通信装置 |
-
2022
- 2022-09-15 CN CN202211118358.5A patent/CN115224010B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495210A (en) * | 1993-03-18 | 1996-02-27 | Tekelec Airtronic | Miniaturized electronic device in particular with a gyromagnetic effect |
CN106455298A (zh) * | 2016-10-31 | 2017-02-22 | 成都八九九科技有限公司 | 一种内置有磁片的微波电路复合基板 |
CN107359156A (zh) * | 2017-05-31 | 2017-11-17 | 中国电子科技集团公司第十三研究所 | 异质集成的硅基射频微系统结构及其制作方法 |
CN112234330A (zh) * | 2020-12-16 | 2021-01-15 | 中国电子科技集团公司第九研究所 | 硅-旋磁铁氧体嵌套结构及其制作方法 |
CN114204238A (zh) * | 2021-12-07 | 2022-03-18 | 中国航天时代电子有限公司 | 一种高可靠大功率的微波隔离器 |
Also Published As
Publication number | Publication date |
---|---|
CN115224010A (zh) | 2022-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9543258B2 (en) | Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield | |
KR101647852B1 (ko) | 반도체 소자 및 그 제조방법 | |
Lee et al. | A V-band front-end with 3-D integrated cavity filters/duplexers and antenna in LTCC technologies | |
Heyen et al. | Novel LTCC/BGA modules for highly integrated millimeter-wave transceivers | |
US7199679B2 (en) | Baluns for multiple band operation | |
CN105846841B (zh) | 硅基三维立体集成接收前端 | |
CN111146190B (zh) | 一种硅基三维集成微波变频组件 | |
EP2002508A1 (en) | Antenna device and rf communication equipment | |
CN111048500A (zh) | 一体化封装射频微系统组件 | |
US20050023558A1 (en) | Near hermetic packaging of gallium arsenide semiconductor devices and manufacturing method therefor | |
KR20040081638A (ko) | 저가형 능동 스마트 안테나 시스템 및 그 제조 방법 | |
US11152677B2 (en) | Integration of self-biased magnetic circulators with microwave devices | |
SG182895A1 (en) | Duplexer | |
CN115224010B (zh) | 集成旋磁器件的射频微系统 | |
US10340570B2 (en) | Microelectronic RF substrate with an integral isolator/circulator | |
CN112491385B (zh) | 基于硅siw隔离腔的微封装mems开关滤波器组及其制造方法 | |
US7279642B2 (en) | Component with ultra-high frequency connections in a substrate | |
CN107359156B (zh) | 异质集成的硅基射频微系统结构及其制作方法 | |
CN108364948B (zh) | 射频前端微系统模块及其制造方法 | |
CN114839598A (zh) | 硅基三维集成变频通道 | |
CN112886160B (zh) | 一种基于硅基mems工艺的紧凑型基片集成波导滤波器 | |
CN115776763B (zh) | 一种厚薄膜电路基板平衡式限幅场放 | |
US10615130B1 (en) | Devices and methods for isolating signals in semiconductor devices | |
KR101349504B1 (ko) | 고주파 모듈과 그 제조방법 | |
CN113552540A (zh) | 三维集成微组装雷达前端模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |