WO2018062119A1 - 高周波フロントエンド回路、高周波信号処理回路、通信装置 - Google Patents

Abstract

簡素な構成で小型の高周波フロントエンド回路を実現する。高周波フロントエンド回路（１０Ｃ）は、入力端子（Ｐ１０）と、出力端子（Ｐ２１、Ｐ２３）と、フィルタ（３１）、および、フィルタ（４１）と、整合用インダクタ（５１）と、を備える。フィルタ（３１）は、入力端子（Ｐ１０）と出力端子（Ｐ２１）との間に接続され、ローバンドの第１通信信号を通過させる。フィルタ（３１）は、弾性波フィルタからなる。フィルタ（４１）は、入力端子（Ｐ１０）と出力端子（Ｐ２３）との間に接続され、ハイバンドの第３通信信号を通過させる。フィルタ（４１）は、インダクタ（４１３）およびキャパシタ（４１１、４１２、４１４）によって構成されるハイパスフィルタからなる。整合用インダクタ（５１）は、フィルタ（３１）と入力端子（Ｐ１０）との間に接続されている。

Description

高周波フロントエンド回路、高周波信号処理回路、通信装置

　本発明は、複数の通信バンドの高周波信号を、これらの通信バンドに共通のアンテナで通信するための高周波フロントエンド回路に関する。

　特許文献１には、３種類の通信バンドの高周波信号を分波する分波回路が記載されている。特許文献１に記載の分波回路は、通信バンド毎のフィルタを備える。第１フィルタは、入力端子と第１出力端子との間に接続されており、第２フィルタは、入力端子と第２出力端子との間に接続されており、第３フィルタは、入力端子と第３出力端子との間に接続されている。第１フィルタ、第２フィルタ、および、第３フィルタは、ＳＡＷフィルタによって構成されている。

　第１フィルタの入力端側と第２フィルタの入力端側とには、それぞれキャパシタが共通接続されている。この接続点と、入力端子との間には、第１整合回路が接続されている。第１整合回路は、複数のインダクタとキャパシタとによって構成されている。

　第３フィルタと入力端子との間には、第２整合回路が接続されている。第２整合回路は、複数のキャパシタとインダクタとによって構成されている。

特開２０１３－９８７８５号公報

　しかしながら、特許文献１の構成では、第１、第２フィルタおよび第３フィルタのインピーダンス整合、および、第１、第２フィルタ側と第３フィルタ側とのアイソレーションの確保のために、多くのインダクタおよびキャパシタ等の回路素子を備えなければならない。したがって、高周波フロントエンド回路の小型化が容易でなくなり、回路素子数に応じて損失も増加してしまう。

　したがって、本発明の目的は、簡素な構成で小型且つ挿入損失に優れた高周波フロントエンド回路を提供することにある。

　この発明の高周波フロントエンド回路は、入力端子と、第１出力端子、および、第３出力端子と、第１フィルタ、および、第３フィルタと、インダクタと、を備える。第１フィルタは、入力端子と第１出力端子との間に接続され、第１通信信号を通過させる。第１フィルタは、弾性波フィルタからなる。第３フィルタは、入力端子と第３出力端子との間に接続され、第１通信信号の通過帯域よりも高い周波数帯域を通過帯域として有する第３通信信号を通過させる。第３フィルタは、インダクタおよびキャパシタによって構成されるハイパスフィルタからなる。インダクタは、第１フィルタと入力端子との間に接続されている。

　この構成では、弾性波フィルタの個数が通信バンドの個数よりも少なくなり、且つ、整合用の回路も簡素化される。

　また、この発明の高周波フロントエンド回路では、次の構成であってもよい。高周波フロントエンド回路は、第２出力端子と第２フィルタとをさらに備える。第２フィルタは、入力端子と第２出力端子との間に接続されている。第２フィルタは、第１通信信号の通過帯域とは異なり第３通信信号の通過帯域よりも低い周波数帯域を通過帯域として有する第２通信信号を通過させる。第２フィルタは、弾性波フィルタからなる。インダクタは、第１フィルタと第２フィルタとの接続点と入力端子との間に接続されている。

　この構成では、出力端子およびフィルタが３個の場合を示しており、この場合であっても、弾性波フィルタの個数が通信バンドの個数よりも少なくなり、且つ、整合用の回路も簡素化される。

　また、この発明の高周波フロントエンド回路では、次の構成であることが好ましい。高周波フロントエンド回路は、所定の導体パターンが形成された積層体を備える。第１フィルタと、第２フィルタと、第３フィルタを構成するインダクタおよびキャパシタの少なくとも一部とは、それぞれに、積層体に実装された実装型電子部品である。整合用インダクタは、実装型電子部品、積層体に形成された導体パターン、またはその両方によって形成されている。

　この構成では、インダクタを高周波フロントエンド回路の形状に応じて適宜形成でき、例えばインダクタの一部が積層体内に形成される場合、インダクタの全部を実装型電子部品で形成するよりも、実装型電子部品の形状が小さくなる。

　また、この発明の高周波フロントエンド回路では、インダクタを形成する導体パターンは、積層体内に形成されたグランド導体に容量結合していることが好ましい。

　この構成では、整合用インダクタと、容量性結合によるキャパシタと、を有するローパスフィルタが実現される。このローパスフィルタは、ローバンドの通信信号の通過帯域よりも高周波数側に大きな減衰を得る特性となる。したがって、ローバンド側の回路とハイバンド側の回路との間のアイソレーションが高くなり、ハイバンド側のフィルタ特性が向上する。また、ローパスフィルタを構成するためのキャパシタを個別に形成していないので、高周波フロントエンド回路は、より簡素な構成になる。

　また、この発明の高周波フロントエンド回路では、次の構成であってもよい。実装型電子部品は、積層体の表面に実装されている。積層体の表面には、シールド導体を備える。シールド導体は、インダクタを構成する実装型電子部品を少なくとも覆い、グランド導体に接続されている。インダクタを構成する実装型電子部品とシールド導体とは、容量結合している。

　この構成では、高周波フロントエンド回路と外部（外部回路等）との間の高周波結合を抑制しながら、インダクタに接続するキャパシタのキャパシタンスが大きくなる。言い換えれば、所望のキャパシタを得るための上述の容量結合する部分の大きさを小さくできる。

　また、この発明の高周波信号処理回路は、上述のいずれかに記載の高周波フロントエンド回路と、第１出力端子および第３出力端子を少なくとも含む複数の出力端子を選択するスイッチ回路と、該スイッチ回路に接続された増幅器と、を備える。

　この構成では、簡素な回路構成で小型の高周波処理回路が実現される。

　また、この発明の通信装置は、上述の高周波信号処理回路と、該高周波信号処理回路に接続されたＲＦＩＣと、を備える。

　この構成では、簡素な回路構成で小型の通信装置が実現される。

　この発明によれば、簡素な構成で小型かつ挿入損失に優れた高周波フロントエンド回路を実現できる。

本発明の実施形態に係る高周波フロントエンド回路の回路図である。 本発明の第１の実施形態に係る高周波フロントエンド回路の構造を示す側面断面図である。 本発明の第１の実施形態に係る高周波フロントエンド回路の分解平面図である。 本発明の第２の実施形態に係る高周波フロントエンド回路の構造を示す側面断面図である。 本発明の第３の実施形態に係る高周波フロントエンド回路の構造を示す側面断面図である。 ローバンドとハイバンドでともに通信信号が１種類の場合の高周波フロントエンド回路の回路図である。 本発明の実施形態に係る高周波フロントエンド回路を含む通信装置の機能ブロック図である。

　本発明の第１の実施形態に係る高周波フロントエンド回路について、図を参照して説明する。図１は、本発明の実施形態に係る高周波フロントエンド回路の回路図である。

　なお、本実施形態においてローバンドとハイバンドとは、相対的な周波数の高低によって設定されている。例えば、本実施形態の高周波フロントエンド回路１０では、約１．５～約１．８ＧＨｚ以下の周波数がローバンドの周波数であり、約２．０ＧＨｚ以上の周波数がハイバンドの周波数に設定されている。ローバンドとハイバンドとの設定はこれに限らず、高周波フロントエンド回路１０が適用される通信システムに応じて適宜設定できる。

　図１に示すように、高周波フロントエンド回路１０は、入力端子Ｐ１０、出力端子Ｐ２１、Ｐ２２、Ｐ２３を備える。出力端子Ｐ２１は、本発明の「第１出力端子」に対応し、出力端子Ｐ２２は、本発明の「第２出力端子」に対応し、出力端子Ｐ２３は、本発明の「第３出力端子」に対応する。

　高周波フロントエンド回路１０は、フィルタ３１、フィルタ３２、フィルタ４１、および、整合用インダクタ５１を備える。また、高周波フロントエンド回路１０は、寄生容量からなるキャパシタ６１を備える。フィルタ３１は、本発明の「第１フィルタ」に対応し、フィルタ３２は、本発明の「第２フィルタ」に対応し、フィルタ４１は、本発明の「第３フィルタ」に対応する。

　フィルタ３１は、帯域通過フィルタである。フィルタ３１は、第２通信信号の通過帯域とは異なり、かつ第３通信信号の通過帯域よりも低い周波数帯域を通過帯域として有する、ローバンドの第１通信信号の周波数帯域が通過帯域内に設定されている。さらに、フィルタ３１は、第２通信信号および第３通信信号の周波数帯域が減衰域内となるように設定されている。

　フィルタ３２は、帯域通過フィルタである。フィルタ３２は、第１通信信号の通過帯域とは異なり、かつ第３通信信号の通過帯域よりも低い周波数帯域を通過帯域として有する、ローバンドの第２通信信号の周波数帯域が通過帯域内に設定されている。さらに、フィルタ３２は、第１通信信号および第３通信信号の周波数帯域が減衰域内となるように設定されている。

　フィルタ４１は、高域通過フィルタである。フィルタ４１は、ハイバンドの第３通信信号の周波数帯域が通過帯域内に設定されている。さらに、フィルタ４１は、第１通信信号および第２通信信号の周波数帯域が減衰域内となるように設定されている。

　フィルタ３１およびフィルタ３２は、弾性波フィルタからなり、具体的には、例えば、ＳＡＷフィルタからなる。フィルタ３１は、入力端子Ｐ１０と出力端子Ｐ２１との間に接続されている。フィルタ３２は、入力端子Ｐ１０と出力端子Ｐ２２との間に接続されている。

　弾性波フィルタは、ＳＡＷ（Ｓｕｒｆａｃｅ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタやＢＡＷ（Ｂｕｌｋ　Ａｃｏｕｓｔｉｃ　Ｗａｖｅ）フィルタであってもよい。ＳＡＷフィルタの場合、基板とＩＤＴ（Ｉｎｔｅｒｄｉｇｉｔａｌｔｒａｎｓｄｕｃｅｒ）電極とを備えている。基板は、少なくとも表面に圧電性を有する基板である。例えば、表面に圧電薄膜を備え、当該圧電薄膜と音速の異なる膜、および支持基板などの積層体で構成されていてもよい。また、基板は、基板全体に圧電性を有していても良い。この場合、基板は、圧電体層一層からなる圧電基板である。

　整合用インダクタ５１は、フィルタ３１とフィルタ３２との接続点と、入力端子Ｐ１０との間に接続されている。キャパシタ６１は、整合用インダクタ５１におけるフィルタ３１、３２側の端部とグランドとの間に接続されている。これら、整合用インダクタ５１とキャパシタ６１とによって、ローバンド側の整合回路を構成する。このローバンド側の整合回路は、ローパスフィルタとして機能する。

　フィルタ４１は、入力端子Ｐ１０と出力端子Ｐ２３との間に接続されている。より具体的には、フィルタ４１の一方端は、入力端子Ｐ１０と整合用インダクタ５１とを接続するラインに接続されている。フィルタ４１の他方端は、出力端子Ｐ２３に接続されている。

　フィルタ４１は、キャパシタ４１１、４１２、４１４、および、インダクタ４１３を備える。キャパシタ４１１とキャパシタ４１２とは、入力端子Ｐ１０と出力端子Ｐ２３との間に直列接続されている。インダクタ４１３とキャパシタ４１４とは、キャパシタ４１１とキャパシタ４１２との接続点と、グランドとの間に直列接続されている。より具体的には、インダクタ４１３の一方端は、キャパシタ４１１とキャパシタ４１２との接続点に接続されている。インダクタ４１３の他方端は、キャパシタ４１４の一方端に接続され、キャパシタ４１４の他方端は、グランドに接続されている。このように、フィルタ４１は、所謂ＬＣフィルタからなり、高域通過フィルタ（ハイパスフィルタ）である。フィルタ４１は、上述のように、第３通信信号を通過させ、第１通信信号および第２通信信号を減衰させるとともに、ローバンドの通過帯域に対して高いインピーダンスに設定されている。

　このような回路構成とすることによって、高周波フロントエンド回路１０では、次に示すように、第１通信信号、第２通信信号、および、第３通信信号を濾波する。

　第１通信信号は、入力端子Ｐ１０に入力されると、整合用インダクタ５１およびキャパシタ６１からなるローバンド側の整合回路を低損失で伝送され、フィルタ３１で濾波されて、出力端子Ｐ２１から出力される。この際、フィルタ４１は、第１通信信号の周波数において開放に近いインピーダンスとなるので、第１通信信号は、出力端子Ｐ２３側に伝送されない。したがって、第１通信信号は、入力端子Ｐ１０から出力端子Ｐ２１に、低損失で伝送される。

　第２通信信号は、入力端子Ｐ１０に入力されると、整合用インダクタ５１およびキャパシタ６１を備えるローバンド側の整合回路を低損失で伝送され、フィルタ３２で濾波されて、出力端子Ｐ２２から出力される。この際、フィルタ４１は、第２通信信号の周波数において開放に近いインピーダンスとなるので、第２通信信号は、出力端子Ｐ２３側に伝送されない。したがって、第２通信信号は、入力端子Ｐ１０から出力端子Ｐ２１に、低損失で伝送される。

　第３通信信号は、入力端子Ｐ１０に入力されると、フィルタ４１で濾波されて、出力端子Ｐ２３から出力される。この際、整合用インダクタ５１およびキャパシタ６１からなるローバンド側の整合回路は、第３通信信号の周波数において開放に近いインピーダンスとなるので、第３通信信号は、フィルタ３１、３２側に伝送されない。したがって、第３通信信号は、入力端子Ｐ１０から出力端子Ｐ２３に、低損失で伝送される。

　このように、本実施形態の高周波フロントエンド回路１０は、簡素な回路構成において、３種類の通信信号を分波でき、且つ、各通信信号の伝送損失を抑制できる。また、回路構成が簡素なことによって、高周波フロントエンド回路１０を小型化できる。

　特に、キャパシタ６１を備えることによって、ローバンド側の整合回路は、通過帯域の高周波数側に大きな減衰を得る周波数帯域を実現できる。したがって、この周波数帯域と、第３通信信号の周波数帯域とを、少なくとも部分的に一致される、または、近接させることによって、第３通信信号に対するインピーダンスをより確実に開放に近づけることができる。したがって、第３通信信号の伝送損失は、さらに抑制される。

　なお、従来の高周波フロントエンド回路では、上述の従来技術では記載していないが、ローバンド側の整合回路を簡素な構成で実現しようとした場合、信号ラインに直列接続されたインダクタ（シリーズインダクタ）を用いず、伝送ラインとグランドとの間に接続されたインダクタ（シャントインダクタ）を用いることが一般的であった。高周波フロントエンド回路を積層体を用いて実現する場合、信号ラインとグランドとの間に若干なりとも寄生キャパシタが発生し、このシャントキャパシタとして機能してしまう。ローバンドを通過させるローバンド側フィルタと、ハイバンドを通過させるハイバンド側フィルタとを備える高周波フロントエンド回路において、ローバンド側のフィルタを弾性波フィルタのみで実現すると、次の問題が生じることがあった。

　弾性波フィルタ（特にＳＡＷフィルタ）はそのフィルタの通過帯域外では容量性を示し、アンテナ共通端子側から視るとインピーダンスが短絡にみえる。つまり、ハイバンドの通信信号の周波数帯域において、ローバンド側フィルタは短絡にみえ、通信信号がグランドに漏洩する。さらに、高周波フロントエンド回路を積層体を用いて実現する場合、信号ラインとグランドとの間に発生した寄生キャパシタを介して通信信号がグランドに漏洩するため、ハイバンドの通信信号の伝送損失が増加してしまうという問題があった。なお、伝送ラインとグランドとの間に接続されたインダクタ（シャントインダクタ）では、特性改善できなかった。後述するように、高周波フロントエンド回路を、誘電体層の積層体によって実現する場合、グランド導体に対する寄生容量を無くすことが容易ではない。したがって、シャントキャパシタを無くすことは容易ではない。

　しかしながら、本実施形態の高周波フロントエンド回路１０では、シリーズインダクタである整合用インダクタ５１を備えることによって、ハイバンドの通信信号（第３通信信号）のシャントキャパシタによるグランドへの漏洩を抑制でき、寄生容量によるシャントキャパシタがある場合に生じる上述の問題を解消できる。さらに、高周波フロントエンド回路１０は、寄生容量によるシャントキャパシタを利用することによって、当該シャントインダクタと整合用インダクタ５１からなるローバンド側の整合回路を形成し、ハイバンドの通信信号（第３通信信号）の周波数帯域に対するアイソレーションをより高くしている。そして、シャントキャパシタを寄生容量で実現することで、シャントキャパシタを別途個別の実装型電子部品で実現するよりも、高周波フロントエンド回路１０の形状を小型にできる。

　このような高周波フロントエンド回路１０は、次に示す構造によって実現されている。図２は、本発明の第１の実施形態に係る高周波フロントエンド回路の構造を示す側面断面図である。なお、図２は、高周波フロントエンド回路１０の構造的特徴を明確にするために、縦横の寸法を適宜調整しており、各回路要素（実装型電子部品および導体パターン等）の位置関係も適宜調整している。図３は、本発明の第１の実施形態に係る高周波フロントエンド回路の分解平面図である。図３は、第１層から第１４層までは表面を図示し、第１５層は裏面を図示している。図３は、高周波フロントエンド回路１０の構造的特徴が明確な部分のみを抽出して図示しており、単にビアホールのみ等が形成される層に関しては図示を省略している。

　図２、図３に示すように、高周波フロントエンド回路１０は、積層体１１０、フィルタ部品３０、実装型インダクタ５１０、４１３０、および、実装型キャパシタ４１１０、４１２０を備える。

　積層体１１０は、誘電体層Ｌｙ１０１－Ｌｙ１１５（図３において、誘電体層Ｌｙ１０４－Ｌｙ１１２の図示は省略している。）を備える。誘電体層Ｌｙ１０１－Ｌｙ１１５は、積層体１１０の表面から裏面に向かって、この順で積層されている。なお、積層体１１０を構成する誘電体層の層数はこれに限るものはなく、適宜設定できる。

　誘電体層Ｌｙ１０１の表面、すなわち積層体１１０の表面には、各部品用の実装用ランド導体が形成されている。フィルタ部品３０、実装型インダクタ５１０、４１３０、および、実装型キャパシタ４１１０、４１２０は、それぞれの実装用ランド導体を用いて、積層体１１０の表面に実装されている。実装型インダクタ５１０、４１３０、および、実装型キャパシタ４１１０、４１２０は、積層体１１０の積層方向に直交する第１方向に沿って配列されている。具体的には、第１方向の一方端から他方端に向かって、実装型インダクタ５１０、実装型キャパシタ４１１０、実装型インダクタ４１３０、および、実装型キャパシタ４１２０の順に配列されている。この際、実装型インダクタ５１０、４１３０、および、実装型キャパシタ４１１０、４１２０は、それぞれの外部接続導体が第２方向に平行になるように配置されている。フィルタ部品３０は、実装型インダクタ５１０、４１３０、および、実装型キャパシタ４１１０、４１２０群に対して、第２方向に所定の間隔を空けて配置されている。

　誘電体層Ｌｙ１０２の表面には、インダクタ用導体パターン５２１およびグランド導体パターン９５１が形成されている。インダクタ用導体パターン５２１は、巻回形である。インダクタ用導体パターン５２１の一方端を含む一部は、積層体１１０を平面視して、実装型インダクタ５１０に重なっている。インダクタ用導体パターン５２１の一方端は、層間接続導体ＶＨを介して、実装型インダクタ５１０の一方の外部接続導体に接続されている。グランド導体パターン９５１は、積層体１１０を平面視して、フィルタ部品３０に重なっている。

　誘電体層Ｌｙ１０３の表面には、インダクタ用導体パターン５２２が形成されている。インダクタ用導体パターン５２２の一部は、巻回形である。インダクタ用導体パターン５２２の巻回形の部分の略全体は、積層体１１０を平面視して、インダクタ用導体パターン５２１に重なっている。インダクタ用導体パターン５２２の一方端は、層間接続導体ＶＨを介して、インダクタ用導体パターン５２１の他方端に接続されている。インダクタ用導体パターン５２２の他方端は、積層体１１０を平面視して、フィルタ部品３０と重なっており、層間接続導体ＶＨを介して、フィルタ部品３０に接続されている。このような構成によって、インダクタ用導体パターン５２１とインダクタ用導体パターン５２２とによって、積層体１１０に内蔵された導体パターンからなる内蔵型インダクタが実現される。そして、この内蔵型のインダクタと実装型インダクタ５１０とによって、上述の整合用インダクタ５１は、実現される。

　誘電体層Ｌｙ１１３の表面には、キャパシタ用導体４１４１が形成されている。キャパシタ用導体４１４１は、略矩形である。キャパシタ用導体４１４１は、層間接続導体を介して、実装型インダクタ４１３０の一方の外部接続導体に接続されている。

　誘電体層Ｌｙ１１４の表面には、グランド導体９００が形成されている。グランド導体９００は、誘電体層Ｌｙ１１４の４箇所の角部を除いた略全面に亘って形成されている。グランド導体９００は、積層体１１０を平面視して、キャパシタ用導体４１４１に重なっている。容量結合が実現され、このキャパシタ用導体４１４１とグランド導体９００と、これらに挟まれた誘電体層Ｌｙ１１３とによって、上述のキャパシタ４１４が実現される。

　グランド導体９００は、積層体１１０を平面視して、インダクタ用導体パターン５２２に重なっている。この構成によって、インダクタ用導体パターン５２２とグランド導体９００とが容量性結合し、寄生容量からなるキャパシタ６１が実現される。

　また、グランド導体９００は、図示しない複数の層間接続導体を介して、グランド導体パターン９５１に接続されている。そして、グランド導体パターン９５１とインダクタ用導体パターン５２１とが同層で近接していることによって、寄生容量からなるキャパシタ６１の一部が実現される。

　誘電体層Ｌｙ１１５の裏面には、外部接続導体９１１、９２１、９２２、９２３、および、複数のグランド用外部接続導体９１０が形成されている。外部接続導体９１１は、上述の入力端子Ｐ１０として機能する。外部接続導体９２１は、上述の第１出力端子である出力端子Ｐ２１として機能し、外部接続導体９２２は、上述の第２出力端子である出力端子Ｐ２２として機能し、外部接続導体９２３は、上述の第３出力端子である出力端子Ｐ２３として機能する。

　外部接続導体９１１は、積層体１１０を平面視した第１方向の一方端且つ第２方向の一方端の角に配置されている。外部接続導体９１１は、層間接続導体ＶＨを介して、実装型インダクタ５１０の他方の外部接続導体に接続されている。外部接続導体９２３は、積層体１１０を平面視した第１方向の他方端且つ第２方向の一方端の角に配置されている。外部接続導体９２３は、層間接続導体ＶＨを介して、実装型キャパシタ４１２０の一方の外部接続導体に接続されている。外部接続導体９２１は、積層体１１０を平面視した第１方向の一方端且つ第２方向の他方端の角に配置されている。外部接続導体９２１は、図示していない導体パターンおよび層間接続導体を介して、フィルタ部品３０のフィルタ３１に接続されている。外部接続導体９２２は、積層体１１０を平面視した第１方向の他方端且つ第２方向の他方端の角に配置されている。外部接続導体９２２は、図示していない導体パターンおよび層間接続導体を介して、フィルタ部品３０のフィルタ３２に接続されている。

　以上のように、本実施形態の構成を用いることによって、高周波フロントエンド回路１０を簡素な構成で小型に実現できる。また、本実施形態の高周波フロントエンド回路１０では、グランド導体９００に近いインダクタ用導体パターン５２２がインダクタ用導体パターン５２１よりも長い。これにより、積層体１１０の形状を大きくすることなく、寄生容量を大きくでき、キャパシタ６１のキャパシタンスを大きくできる。

　なお、キャパシタ６１は、高周波フロントエンド回路１０の特性に影響を及ぼさない程度に、キャパシタンスを小さくすることが可能である。このような構成では、上述のハイバンド側に対するアイソレーションが若干低下するものの、高周波フロントエンド回路１０として要求される分波特性を満足できる程度であれば、キャパシタ６１の省略は可能である。これにより、高周波フロントエンド回路１０の回路構成をさらに簡素化できる。

　次に、本発明の第２の実施形態に係る高周波フロントエンド回路について、図を参照して説明する。図４は、本発明の第２の実施形態に係る高周波フロントエンド回路の構造を示す側面断面図である。なお、図４は、高周波フロントエンド回路の構造的特徴を明確にするために、縦横の寸法を適宜調整しており、各回路要素（実装型電子部品および導体パターン等）の位置関係も適宜調整している。

　図４に示すように、本実施形態に係る高周波フロントエンド回路１０Ａは、第１の実施形態に係る高周波フロントエンド回路１０に対して、インダクタ用導体パターン５２１Ａの形状、グランド導体９０１において異なる。高周波フロントエンド回路１０Ａの他の構成は、高周波フロントエンド回路１０と同様であり、同様の箇所の説明は、省略する。

　インダクタ用導体パターン５２１Ａは、線状導体であり、積層体１１０の積層方向の途中位置に配置されている。

　グランド導体９０１は、略矩形の導体パターンであり、積層体１１０の積層方向の途中位置に配置されている。グランド導体９０１は、図示しない層間接続導体を介して、グランド導体９００に接続されている。グランド導体９０１は、積層方向において、インダクタ用導体パターン５２１Ａよりも表面側に配置されている。

　グランド導体９０１は、積層体１１０を平面視して、インダクタ用導体パターン５２１Ａの少なくとも一部に重なっている。この構成により、インダクタ用導体パターン５２１Ａとグランド導体９０１と、これらに挟まれた誘電体層とによって、キャパシタ６１２Ａが実現される。また、上述の実施形態と同様に、インダクタ用導体パターン５２１Ａとグランド導体９００と、これらに挟まれた誘電体層とによって、キャパシタ６１１Ａが実現される。また、本実施形態の構成では、フィルタ部品３０の内部配線導体３００とグランド導体９０１とによって、キャパシタ６１３Ａが実現される。このため、高周波フロントエンド回路１０Ａでは、キャパシタ６１１Ａ、６１２Ａ、６１３Ａによって、図１のキャパシタ６１が実現される。

　したがって、積層体１１０の平面形状を大きくすることなく、寄生容量を大きくでき、キャパシタ６１のキャパシタンスを大きくできる。すなわち、所望の特性を得られる周波数範囲を広くできる。

　次に、本発明の第３の実施形態に係る高周波フロントエンド回路について、図を参照して説明する。図５は、本発明の第３の実施形態に係る高周波フロントエンド回路の構造を示す側面断面図である。なお、図５は、高周波フロントエンド回路の構造的特徴を明確にするために、縦横の寸法を適宜調整しており、各回路要素（実装型電子部品および導体パターン等）の位置関係も適宜調整している。

　図５に示すように、本実施形態に係る高周波フロントエンド回路１０Ｂは、第２の実施形態に係る高周波フロントエンド回路１０Ａに対して、モールド樹脂９３０、および、シールド導体９４０を追加した点で異なる。高周波フロントエンド回路１０Ｂの他の構成は、高周波フロントエンド回路１０Ａと同様であり、同様の箇所の説明を省略する。

　高周波フロントエンド回路１０Ｂは、積層体１１０、モールド樹脂９３０、シールド導体９４０を備える。モールド樹脂９３０は、積層体１１０の表面に形成されている。モールド樹脂９３０は、積層体１１０の表面の全面を覆っており、全ての実装型電子部品を覆っている。シールド導体９４０は、モールド樹脂９３０の外面を覆っている。シールド導体９４０は、図示していないが、積層体１１０のグランド導体９００、９０１に接続されている。

　このような構成では、フィルタ部品３０の内部配線導体３００とシールド導体９４０とによって、キャパシタ６１４Ａが実現される。また、実装型インダクタ５１０用の実装用ランド導体とシールド導体９４０とによって、キャパシタ６１５Ａが実現される。さらに、実装型インダクタ５１０の外部接続導体とシールド導体９４０とによってキャパシタが生じ、これらのキャパシタも、図１のキャパシタ６１に利用できる。したがって、積層体１１０に実装された各実装型電子部品と外部（外部回路等）との高周波結合を抑制しながら、キャパシタ６１のキャパシタンスを大きくできる。すなわち、所望の特性を得られる周波数範囲を広くできる。

　なお、上述の説明では、ローバンドの２種類の通信信号とハイバンドの１種類の通信信号とを分波する高周波フロントエンド回路を示した。しかしながら、ローバンドの通信信号が３種類以上であっても、１種類であってもよい。

　図６は、ローバンドとハイバンドでともに通信信号が１種類の場合の高周波フロントエンド回路の回路図である。

　図６に示すように、高周波フロントエンド回路１０Ｃは、第１の実施形態に係る高周波フロントエンド回路１０に対して、フィルタ３２および出力端子Ｐ２２を省略した点で異なる。高周波フロントエンド回路１０Ｃの他の構成は、高周波フロントエンド回路１０と同様であり、具体的な回路構成の説明は省略する。

　このような構成であっても、整合用インダクタ５１のインダクタンスを適宜調整することによって、高周波フロントエンド回路１０Ｃは、上述の高周波フロントエンド回路１０と同様の作用効果を得られる。

　また、上述の各高周波フロントエンド回路は、次に示す通信装置に適用できる。図７は、本発明の実施形態に係る高周波フロントエンド回路を含む通信装置の機能ブロック図である。

　通信装置９０は、受信側回路９１、ＲＦＩＣ９２、送信側回路９３、送受切替回路９４を備える。受信側回路９１は、高周波フロントエンド回路１０、スイッチ回路９９１、増幅器９９２を備える。この受信側回路９１が、本発明の「高周波信号処理回路」に対応する。

　スイッチ回路９９１の各被選択端子は、高周波フロントエンド回路１０の出力端子Ｐ２１、Ｐ２２、Ｐ２３にそれぞれ接続されている。スイッチ回路９９１の共通端子は、増幅器９９２の入力端に接続されている。スイッチ回路９９１は、各被選択端子を共通端子に対して選択的に接続する。これにより、選択された通信信号（受信信号）が増幅器９９２に出力される。

　増幅器９９２の出力端は、ＲＦＩＣ９２に接続されている。増幅器９９２は、所謂ローノイズアンプ（ＬＮＡ）であり、通信信号（受信信号）を増幅し、ＲＦＩＣ９２に出力する。

　送信側回路９３は、ＲＦＩＣ９２と送受切替回路９４との間に接続されている。送信側回路９３は、ＲＦＩＣ９２から出力された通信信号（送信信号）に対して、増幅処理、フィルタ処理等を行い、送受切替回路９４に出力する。送受切替回路９４は、アンテナＡＮＴ、送信側回路９３、および、高周波フロントエンド回路１０の入力端子Ｐ１０に接続されている。送受切替回路９４は、送信側回路９３または受信側回路９１における高周波フロントエンド回路１０の入力端子Ｐ１０を、アンテナＡＮＴに選択的に接続する。

　このような構成を用いることによって、各通信信号（受信信号）を確実に分波し、且つ、小型の通信装置を実現できる。

　なお、図７では、高周波フロントエンド回路１０の出力端子Ｐ２１、Ｐ２２、Ｐ２３に対してスイッチ回路９９１、増幅器９９２の順に接続される態様を示した。しかしながら、出力端子Ｐ２１、Ｐ２２、Ｐ２３毎に増幅器を接続し、各増幅器の出力をスイッチ回路を介してＲＦＩＣ９２に接続してもよい。

１０、１０Ａ、１０Ｂ、１０Ｃ：高周波フロントエンド回路
３０：フィルタ部品
３１、３２、４１：フィルタ
５１：整合用インダクタ
６１：キャパシタ
９０：通信装置
９１：受信側回路
９２：ＲＦＩＣ
９３：送信側回路
９４：送受切替回路
１１０：積層体
４１１、４１２、４１３、４１４：キャパシタ
５１０：実装型インダクタ
５２１、５２１Ａ、５２２：インダクタ用導体パターン
６１１Ａ、６１２Ａ、６１３Ａ、６１４Ａ、６１５Ａ：キャパシタ（寄生容量）
９００、９０１：グランド導体
９１０：グランド用外部接続導体
９１１、９２１、９２２、９２３：外部接続導体
９３０：モールド樹脂
９４０：シールド導体
９５１：グランド導体パターン
９９１：スイッチ回路
９９２：増幅器
４１１０、４１２０、４１３０：実装型インダクタ
４１４１：キャパシタ用導体
Ｌｙ１０１、Ｌｙ１０２、Ｌｙ１０３、Ｌｙ１０４、Ｌｙ１１３、Ｌｙ１１４、Ｌｙ１１５：誘電体層
Ｐ１０：入力端子
Ｐ２１、Ｐ２２、Ｐ２３：出力端子
ＶＨ：層間接続導体

Claims (7)

1. 　入力端子と、
   　第１出力端子、および、第３出力端子と、
   　前記入力端子と前記第１出力端子との間に接続され、第１通信信号を通過させる、弾性波フィルタからなる第１フィルタと、
   　前記入力端子と前記第３出力端子との間に接続され、前記第１通信信号の通過帯域よりも高い周波数帯域を通過帯域として有する第３通信信号を通過させる、インダクタおよびキャパシタによって構成されるハイパスフィルタからなる第３フィルタと、
   　前記第１フィルタと前記入力端子との間に直列に接続されたインダクタと、
   　を備える、高周波フロントエンド回路。
2. 　第２出力端子と、
   　前記入力端子と前記第２出力端子との間に接続され、前記第１通信信号の通過帯域とは異なり、前記第３通信信号の通過帯域よりも低い周波数帯域を通過帯域として有する第２通信信号を通過させる、弾性波フィルタからなる第２フィルタと、をさらに備え、
   　前記インダクタは、
   　前記第１フィルタと前記第２フィルタとの接続点と前記入力端子との間に接続されている、
   　請求項１に記載の高周波フロントエンド回路。
3. 　所定の導体パターンが形成された積層体を備え、
   　前記第１フィルタと、前記第２フィルタと、前記第３フィルタを構成する前記インダクタおよび前記キャパシタの少なくとも一部は、それぞれ、前記積層体に実装された実装型電子部品であり、
   　前記インダクタは、実装型電子部品、前記積層体に形成された導体パターン、またはその両方によって形成されている、
   　請求項２に記載の高周波フロントエンド回路。
4. 　前記インダクタを形成する導体パターンは、前記積層体の内部に形成されたグランド導体に容量結合している、
   　請求項３に記載の高周波フロントエンド回路。
5. 　前記実装型電子部品は、前記積層体の表面に実装されており、
   　前記積層体の表面には、前記インダクタを構成する実装型電子部品を少なくとも覆い、前記グランド導体に接続するシールド導体を備え、
   　前記インダクタを構成する実装型電子部品と前記シールド導体とは、容量結合している、請求項４に記載の高周波フロントエンド回路。
6. 　請求項１乃至請求項５のいずれかに記載の高周波フロントエンド回路と、
   　前記第１出力端子および前記第３出力端子を少なくとも含む複数の出力端子を選択するスイッチ回路と、
   　該スイッチ回路に接続された増幅器と、
   　を備える、高周波信号処理回路。
7. 　請求項６に記載の高周波信号処理回路と、
   　該高周波信号処理回路に接続されたＲＦＩＣと、
   　を備える、通信装置。

Images