JP2003008383A - 積層高周波フィルタ - Google Patents
積層高周波フィルタInfo
- Publication number
- JP2003008383A JP2003008383A JP2001183682A JP2001183682A JP2003008383A JP 2003008383 A JP2003008383 A JP 2003008383A JP 2001183682 A JP2001183682 A JP 2001183682A JP 2001183682 A JP2001183682 A JP 2001183682A JP 2003008383 A JP2003008383 A JP 2003008383A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- ground
- circuit
- capacitor
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Abstract
適用可能な積層高周波フィルタを得る。 【解決手段】 ローパスフィルタ特性を有する回路の並
列のコンデンサに対応する導体パターン6a,6b,7
a,7bを、その他の素子に対応する導体パターン8,
9と2つのグランド導体5a,5bとの間に配置した。
その他の導体パターン間にグランド導体を設ける必要が
なくなり、積層高周波フィルタ全体を小型に構成するこ
とができると共に、その他の素子に対応する導体パター
ンの寄生容量は、グランド導体との間ではなく、並列の
コンデンサに対応する導体パターンとの間に発生するの
で、偶数次のローパスフィルタにも適用することができ
る。
Description
成された小型で高性能な積層高周波フィルタに関するも
のである。
号公報に示された従来の多層基板ローパスフィルタを示
す斜視図、図14はその断面図であり、図において、5
01はストリップ導体、502〜504はコンデンサ導
体、505〜509はグランド導体、510はビア、5
11〜520は誘電体層である。ここで、ストリップ導
体501はインダクタの役割を果たしている。
体501は、グランド導体507,508との間の寄生
容量を含むπ型の等価回路として表すことができる。図
15は従来の多層基板ローパスフィルタの等価回路を示
す回路図であり、521〜523はコンデンサ、524
はインダクタ、525,526は寄生容量である。この
回路において、寄生容量525,526が計算できれ
ば、3次のローパスフィルタ特性を持つ回路を容易に設
計することができる。
ルタは以上のように構成されているので、各素子間によ
る寄生容量の発生を回避するために、各々の素子の間に
グランド導体506〜508を設けており、高さ方向に
大型化してしまう。また、寄生容量525,526がグ
ランド導体507,508との間に発生してしまうた
め、ローパスフィルタのようにコンデンサが信号線とグ
ランドとの間に並列に配置される回路にしか適用するこ
とができない。さらに、発生する寄生容量525,52
6は、設計時のコンデンサ521,522の容量に比べ
て小さいので、それのみでは設計時の所望の容量を得る
ことはできず、他のコンデンサと組にして設計しなけれ
ばならない。そのため、偶数次のローパスフィルタのよ
うに、初段か最終段がインダクタとなる回路では、不要
の容量がインダクタの前後に発生し、所望の特性が得ら
れないなどの課題があった。
めになされたもので、小型でローパスフィルタの他のフ
ィルタにも適用可能な積層高周波フィルタを得ることを
目的とする。
波フィルタは、導体パターンのうちのグランド導体との
間に容量を形成する導体パターンを、その他の導体パタ
ーンとそのグランド導体との間に配置するようにしたも
のである。
ーパスフィルタ特性を有する回路の並列のコンデンサに
対応する導体パターンを、回路のその他の素子に対応す
る導体パターンの全体あるいは一部とグランド導体との
間に配置するようにしたものである。
ーパスフィルタ特性を有する導体パターンのうちのグラ
ンド導体との間に容量を形成する導体パターンを、その
他の導体パターンの全体あるいは一部と2つのグランド
導体との間に配置するようにしたものである。
ーパスフィルタ特性を有する回路の並列のコンデンサに
対応する導体パターンを、回路のその他の素子に対応す
る導体パターンの全体あるいは一部と2つのグランド導
体との間に配置するようにしたものである。
極ローパスフィルタ特性を有する回路の信号線路とグラ
ンド間のコンデンサに対応する導体パターンを、回路の
その他の素子に対応する導体パターンの全体あるいは一
部とグランド導体との間に配置するようにしたものであ
る。
極ローパスフィルタ特性を有する回路の信号線路とグラ
ンド間のコンデンサに対応する導体パターンを、回路の
その他の素子に対応する導体パターンの全体あるいは一
部と2つのグランド導体との間に配置するようにしたも
のである。
イパスフィルタ特性を有する回路の並列のインダクタに
さらに並列にコンデンサを設け、運用周波数ではそれら
インダクタおよびコンデンサにより所望のインダクタン
ス値になるようにし、そのコンデンサに対応する導体パ
ターンを、回路のその他の素子に対応する導体パターン
の全体あるいは一部とグランド導体との間に配置するよ
うにしたものである。
イパスフィルタ特性を有する回路の並列のインダクタに
さらに並列にコンデンサを設け、運用周波数ではそれら
インダクタおよびコンデンサにより所望のインダクタン
ス値になるようにし、そのコンデンサに対応する導体パ
ターンを、回路のその他の素子に対応する導体パターン
の全体あるいは一部と2つのグランド導体との間に配置
するようにしたものである。
求項2から請求項6のうちのいずれか1項記載の積層高
周波フィルタと、請求項7または請求項8記載の積層高
周波フィルタとを組み合せるようにしたものである。
説明する。 実施の形態1.図1はこの発明の実施の形態1による積
層高周波フィルタを示す斜視図、図2はその断面図、図
3はその平面図、図4はその等価回路を示す回路図であ
り、図において、1は第1層の誘電体、2は第2層の誘
電体、3は第3層の誘電体、4は第4層の誘電体であ
る。5aは第1層の誘電体1の外側に設けられた第1の
グランド導体、5bは第4層の誘電体4の外側に設けら
れた第2のグランド導体である。6aは第2層の誘電体
2に設けられた第1のコンデンサの一部、6bは第4層
の誘電体4に設けられた第1のコンデンサの一部、7a
は第2層の誘電体2に設けられた第2のコンデンサの一
部、7bは第4層の誘電体4に設けられた第2のコンデ
ンサの一部である。8は第3層の誘電体3に設けられた
第1のインダクタ、9は第3層の誘電体3に設けられた
第2のインダクタである。10は異なる層の導体を接続
する導体ビア、11は第1の入出力端子、12は第2の
入出力端子である。また、図4において、13は第1の
コンデンサ、14は第2のコンデンサ、15は第1のイ
ンダクタ、16は第2のインダクタ、17は第1のコン
デンサ6a,6bと第1のインダクタ8との間に発生さ
れる寄生容量、18は第2のコンデンサ7a,7bと第
2のインダクタ9との間に発生される寄生容量である。
導体ビア10により接続されている。第2のコンデンサ
7a,7bは、それぞれ導体ビア10により接続されて
いる。また、この第2のコンデンサ7a,7bは、第2
の入出力端子12と導体ビア10により接続されてい
る。第1のインダクタ8の一端は、第1の入出力端子1
1であり、もう一端は、導体ビア10により第1のコン
デンサ6aに接続されている。第2のインダクタ9の一
端は、導体ビア10により第1のコンデンサ6aに接続
され、もう一端は、導体ビア10により第2のコンデン
サ7aに接続されている。また、第1のインダクタ8
は、第1のコンデンサ6a,6bに挟まれるように配置
され、第2のインダクタ9は、第2のコンデンサ7a,
7bに挟まれるように配置されている。このように、2
つのコンデンサと、2つのインダクタが構成されている
ので、グランド導体とインダクタとの間には寄生容量が
発生せず、第1のコンデンサ6a,6bと第1のインダ
クタ8との間と、第2のコンデンサ7a,7bと第2の
インダクタ9との間にだけ寄生容量が発生する。したが
って、等価回路は、図4に示したようになる。
回路は、低い周波数では、インダクタは低抵抗、コンデ
ンサは高抵抗として振る舞うため、ローパスフィルタと
して働く。また、このような回路構成のローパスフィル
タは、例えば、Matthaei他著の“Microw
ave filters,impedance−mat
ching networks,and coupli
ng structures”にあるような方法により
容易に設計できる。寄生容量17,18は、構造が決ま
れば計算できるので、予め設計に盛り込むことができ、
得られた回路の特性は、等価回路により計算されたもの
とほぼ等しくなる。このため設計が容易になる。
ば、第1のインダクタ8は、第1のコンデンサ6a,6
bに、また、第2のインダクタ9は、第2のコンデンサ
7a,7bに挟まれるように配置されているので、第1
および第2のグランド導体5a,5bと第1および第2
のインダクタ8,9との間には寄生容量が発生せず、第
1のインダクタ8と第1のコンデンサ6a,6bとの間
と、第2のインダクタ9と第2のコンデンサ7a,7b
との間にだけ寄生容量17,18が発生するので、第1
および第2のインダクタ8,9をグランド導体で挟まな
くても良く、積層高周波フィルタ全体を小型化できる。
その結果、偶数次のローパスフィルタにも適用すること
ができる。また、ローパスフィルタ以外にも、寄生容量
17,18を等価回路に置き換えた場合に所望の特性が
得られるような回路にも適用することができる。
よび第2のグランド導体5a,5bに挟まれた構造の積
層高周波フィルタについて説明したが、第2のグランド
導体5bだけを削除したり、第2のグランド導体5b、
第1および第2のコンデンサ5b,7b、そよび第1お
よび第2のコンデンサ5b,7bを接続する導体ビア1
0を削除しても同様な効果を奏する。
態2による積層高周波フィルタを示す斜視図、図6はそ
の断面図、図7はその平面図、図8はその等価回路を示
す回路図であり、図において、101は第1層の誘電
体、102は第2層の誘電体、103は第3層の誘電
体、104は第4層の誘電体である。105aは第1層
の誘電体101の外側に設けられた第1のグランド導
体、105bは第4層の誘電体104の外側に設けられ
た第2のグランド導体である。106aは第2層の誘電
体102に設けられた第1のコンデンサの一部、106
bは第4層の誘電体104に設けられた第1のコンデン
サの一部、107aは第2層の誘電体102に設けられ
た第2のコンデンサの一部、107bは第4層の誘電体
104に設けられた第2のコンデンサの一部である。1
08は第3層の誘電体103に設けられた第1のインダ
クタ、109は第3層の誘電体103に設けられた第2
のインダクタである。110は異なる層の導体を接続す
る導体ビア、111は第1の入出力端子、112は第2
の入出力端子である。121は第1の入出力端子111
と第1のインダクタ108との間に設けられた第3のコ
ンデンサ、122は第2のインダクタ109の一端に設
けられた第4のコンデンサである。また、図8におい
て、113は第1のコンデンサ、114は第2のコンデ
ンサ、115は第1のインダクタ、116は第2のイン
ダクタ、117は第1のコンデンサ106a,106b
と第1のインダクタ108との間に発生される寄生容
量、118は第2のコンデンサ107a,107bと第
2のインダクタ109との間に発生される寄生容量、1
19は第3のコンデンサ、120は第4のコンデンサで
ある。
それぞれ導体ビア110により接続されている。第2の
コンデンサ107a,107bは、それぞれ導体ビア1
10により接続されている。また、この第2のコンデン
サ107a,107bは、第2の入出力端子112と導
体ビア110により接続されている。第1のインダクタ
108の一端は、第3のコンデンサ121を介して第1
の入出力端子111と接続されており、もう一端は、導
体ビア110により第1のコンデンサ106aに接続さ
れている。第2のインダクタ109の一端は、第4のコ
ンデンサ122を介して導体ビア110により第1のコ
ンデンサ106aに接続され、もう一端は、導体ビア1
10により第2のコンデンサ107aに接続されてい
る。また、第1のインダクタ108と第3のコンデンサ
121は、第1のコンデンサ106a,106bに挟ま
れるように配置され、第2のインダクタ109と第4の
コンデンサ122は、第2のコンデンサ107a,10
7bに挟まれるように配置されている。このように、4
つのコンデンサと、2つのインダクタが構成されている
ので、グランド導体とインダクタとの間には寄生容量が
発生せず、また、第3のコンデンサ121と第4のコン
デンサ122もグランド導体との間には寄生容量が発生
しない。そのため、第1のコンデンサ106a,106
bと第1のインダクタ108との間と、第2のコンデン
サ107a,107bと第2のインダクタ109との間
にだけ寄生容量が発生する。したがって、等価回路は、
図8に示したようになる。
回路は、低い周波数では、インダクタは低抵抗、コンデ
ンサは高抵抗として振る舞うため、ローパスフィルタと
して働く。第3のコンデンサ119と第1のインダクタ
115の値を上手に選ぶことにより、通過帯域では減衰
せずに通過し、減衰させたい周波数帯域では第3のコン
デンサ119と第1のインダクタ115が共振し、開放
状態となることで減衰極を持つ(有極)ローパスフィル
タが実現できる。これらの特性は、第4のコンデンサ1
20と第2のインダクタ116によっても実現可能であ
り、場合によっては両方を用いることができる。また、
このような回路構成のローパスフィルタは、例えば、前
掲の引用文献にあるような方法により容易に設計でき
る。寄生容量117,118は、構造が決まれば計算で
きるので、予め設計に盛り込むことができ、得られた回
路の特性は、等価回路により計算されたものとほぼ等し
くなる。このため設計が容易になる。
ば、第1のインダクタ108および第3のコンデンサ1
21は、第1のコンデンサ106a,106bに、ま
た、第2のインダクタ109および第4のコンデンサ1
22は、第2のコンデンサ107a,107bに挟まれ
るように配置されているので、第1および第2のグラン
ド導体105a,105bと第1および第2のインダク
タ108,109との間、第1および第2のグランド導
体105a,105bと第3および第4のコンデンサ1
21,122との間には寄生容量が発生せず、第1のイ
ンダクタ108と第1のコンデンサ106a,106b
との間と、第2のインダクタ109と第2のコンデンサ
107a,107bとの間にだけ寄生容量117,11
8が発生するので、第1および第2のインダクタ10
8,109、および第3および第4のコンデンサ12
1,122をグランド導体で挟まなくても良く、積層高
周波フィルタ全体を小型化できる。その結果、偶数次の
有極ローパスフィルタにも適用することができる。ま
た、有極ローパスフィルタ以外にも、寄生容量117,
118を等価回路に置き換えた場合に所望の特性が得ら
れるような回路にも適用することができる。
よび第2のグランド導体105a,105bに挟まれた
構造の積層高周波フィルタについて説明したが、第2の
グランド導体105bだけを削除したり、第2のグラン
ド導体105b、第1および第2のコンデンサ105
b,107b、および第1および第2のコンデンサ10
5b,107bを接続する導体ビア110を削除しても
同様な効果を奏する。
態3による積層高周波フィルタを示す斜視図、図10は
その断面図、図11はその平面図、図12はその等価回
路を示す回路図であり、図において、200は第1層の
誘電体、201は第2層の誘電体、202は第3層の誘
電体、203は第4層の誘電体、204は第5層の誘電
体である。205aは第1層の誘電体200の外側に設
けられた第1のグランド導体、205bは第5層の誘電
体204の外側に設けられた第2のグランド導体であ
る。206aは第2層の誘電体201に設けられた第1
のコンデンサの一部、206bは第5層の誘電体204
に設けられた第1のコンデンサの一部、207aは第2
層の誘電体201に設けられた第2のコンデンサの一
部、207bは第5層の誘電体204に設けられた第2
のコンデンサの一部である。208は第4層の誘電体2
03に設けられた第1のインダクタ、209は第3層の
誘電体202に設けられた第2のインダクタである。2
10は異なる層の導体を接続する導体ビア、211は第
1の入出力端子、212は第2の入出力端子である。2
21aは第3層の誘電体202に設けられた第3のコン
デンサの一部、221bは第4層の誘電体203に設け
られた第3のコンデンサの一部、222aは第3層の誘
電体202に設けられた第4のコンデンサの一部、22
2bは第4層の誘電体203に設けられた第4のコンデ
ンサの一部である。また、図12において、234は第
1のコンデンサ、235は第2のコンデンサ、232は
第1のインダクタ、233は第2のインダクタ、230
は第3のコンデンサ、231は第4のコンデンサ、23
6は第1のコンデンサ206a,206bと第3のコン
デンサ221a,221bとの間に発生される寄生容
量、237は第2のコンデンサ207a,207bと第
4のコンデンサ222a,222bとの間に発生される
寄生容量、238は第1のインダクタ208と第1およ
び第2のグランド導体205a,205bとの間に発生
される寄生容量、239は第2のインダクタ209と第
1および第2のグランド導体205a,205bとの間
に発生される寄生容量である。
それぞれ導体ビア210により接続されている。第2の
コンデンサ207a,207bは、それぞれ導体ビア2
10により接続されている。第3のコンデンサ221
a,221bは、第1のコンデンサ206a,206b
に挟まれるように配置され、第4のコンデンサ222
a,222bは、第2のコンデンサ207a,207b
に挟まれるように配置されている。第3のコンデンサ2
21aは、入出力端子211に接続されている。第4の
コンデンサ222aは、入出力端子212に接続され、
その途中で第2のインダクタ209の一端と接続され、
さらに、導体ビア210により第2のコンデンサ207
aに接続されている。第3のコンデンサ221bは、第
4のコンデンサ222bに接続され、その途中で第1の
インダクタ208の一端と接続され、さらに、導体ビア
210により第1のコンデンサ206aに接続されてい
る。さらに、第1のインダクタ208および第2のイン
ダクタ209のもう一端は、導体ビア210により第2
のグランド導体205bに接続されている。このよう
に、4つのコンデンサと、2つのインダクタが構成され
ているので、第3のコンデンサ221a,221bと第
4のコンデンサ222a,222bは、グランド導体2
05a,205bとの間に寄生容量が発生しない。その
ため、第1のコンデンサ206a,206bと第3のコ
ンデンサ221a,221bとの間と、第2のコンデン
サ207a,207bと第4のコンデンサ222a,2
22bとの間と、第1のインダクタ208と第1および
第2のグランド導体205a,205bとの間と、第2
のインダクタ209と第1および第2のグランド導体2
05a,205bとの間とにだけ寄生容量が発生する。
したがって、等価回路は、図12に示したようになる。
た回路は、低い周波数では、インダクタは低抵抗、コン
デンサは高抵抗として振る舞うため、ハイパスフィルタ
として働く。また、このような回路構成のハイパスフィ
ルタは、例えば、前掲の引用文献にあるような方法によ
り容易に設計できる。ただし、第1のコンデンサ234
と第1のインダクタ232の値は、運用周波数におい
て、その合成した値が所望のインダクタンス値になるよ
うにする。また、第2のコンデンサ235と第2のイン
ダクタ233の値は、運用周波数において、その合成し
た値が所望のインダクタンス値になるようにする。寄生
容量236〜239は、構造が決まれば計算できるの
で、予め設計に盛り込むことができ、得られた回路の特
性は、等価回路により計算されたものとほぼ等しくな
る。このため設計が容易になる。
ば、第3のコンデンサ221a,221bは、第1のコ
ンデンサ206a,206bに挟まれるように配置さ
れ、第4のコンデンサ222a,222bは、第2のコ
ンデンサ207a,207bに挟まれるように配置され
ているので、第1および第2のグランド導体205a,
205bと第3のコンデンサ221a,221bとの
間、第1および第2のグランド導体205a,205b
と第4のコンデンサ222a,222bとの間には寄生
容量が発生せず、第1のコンデンサ206a,206b
と第3のコンデンサ221a,221bとの間と、第2
のコンデンサ207a,207bと第4のコンデンサ2
22a,222bとの間と、第1のインダクタ208と
第1および第2のグランド導体205a,205bとの
間と、第2のインダクタ209と第1および第2のグラ
ンド導体205a,205bとの間にだけ寄生容量23
6〜239が発生するので、第1および第2のインダク
タ208,209、第3のコンデンサ221a,221
b、および第4のコンデンサ222a,222bをグラ
ンド導体で挟まなくても良く、積層高周波フィルタ全体
を小型化できる。その結果、寄生容量236〜239
は、フィルタの入力側のグランドとの間に発生すること
はないので、ハイパスフィルタにも適用することができ
る。
よび第2のグランド導体205a,205bに挟まれた
構造の積層高周波フィルタについて説明したが、第2の
グランド導体205bだけを削除したり、第2のグラン
ド導体205b、第1および第2のコンデンサ206
b,207b、そよび第1および第2のコンデンサ20
6b,207bを接続する導体ビア210を削除しても
同様な効果を奏する。また、この実施の形態3によれ
ば、第1および第2のインダクタ208,209を、第
1のコンデンサ206a,206bおよび第2のコンデ
ンサ207a,207bに挟まれないように配置した
が、挟まれるように配置しても良く、同様な効果を奏す
る。
た積層高周波フィルタと、この実施の形態3に示した積
層高周波フィルタとを組み合せても良い。
パターンのうちのグランド導体との間に容量を形成する
導体パターンを、その他の導体パターンとそのグランド
導体との間に配置するように構成したので、その他の導
体パターン間にグランド導体を設ける必要がなくなり、
積層高周波フィルタ全体を小型に構成することができ
る。また、その他の導体パターンの寄生容量は、グラン
ド導体との間ではなく、容量を形成する導体パターンと
の間に発生するので、ローパスフィルタの他のフィルタ
にも適用することができる効果がある。
を有する回路の並列のコンデンサに対応する導体パター
ンを、回路のその他の素子に対応する導体パターンの全
体あるいは一部とグランド導体との間に配置するように
構成したので、その他の素子に対応する導体パターン間
にグランド導体を設ける必要がなくなり、積層高周波フ
ィルタ全体を小型に構成することができる。また、その
他の素子に対応する導体パターンの寄生容量は、グラン
ド導体との間ではなく、並列のコンデンサに対応する導
体パターンとの間に発生するので、偶数次のローパスフ
ィルタにも適用することができる効果がある。
を有する導体パターンのうちのグランド導体との間に容
量を形成する導体パターンを、その他の導体パターンの
全体あるいは一部と2つのグランド導体との間に配置す
るように構成したので、その他の導体パターン間にグラ
ンド導体を設ける必要がなくなり、積層高周波フィルタ
全体を小型に構成することができる。また、その他の導
体パターンの寄生容量は、グランド導体との間ではな
く、容量を形成する導体パターンとの間に発生するの
で、ローパスフィルタの他のフィルタにも適用すること
ができる効果がある。
を有する回路の並列のコンデンサに対応する導体パター
ンを、回路のその他の素子に対応する導体パターンの全
体あるいは一部と2つのグランド導体との間に配置する
ように構成したので、その他の素子に対応する導体パタ
ーン間にグランド導体を設ける必要がなくなり、積層高
周波フィルタ全体を小型に構成することができる。ま
た、その他の素子に対応する導体パターンの寄生容量
は、グランド導体との間ではなく、並列のコンデンサに
対応する導体パターンとの間に発生するので、偶数次の
ローパスフィルタにも適用することができる効果があ
る。
特性を有する回路の信号線路とグランド間のコンデンサ
に対応する導体パターンを、回路のその他の素子に対応
する導体パターンの全体あるいは一部とグランド導体と
の間に配置するように構成したので、その他の素子に対
応する導体パターン間にグランド導体を設ける必要がな
くなり、積層高周波フィルタ全体を小型に構成すること
ができる。また、その他の素子に対応する導体パターン
の寄生容量は、グランド導体との間ではなく、コンデン
サに対応する導体パターンとの間に発生するので、偶数
次の有極ローパスフィルタにも適用することができる効
果がある。
特性を有する回路の信号線路とグランド間のコンデンサ
に対応する導体パターンを、回路のその他の素子に対応
する導体パターンの全体あるいは一部と2つのグランド
導体との間に配置するように構成したので、その他の素
子に対応する導体パターン間にグランド導体を設ける必
要がなくなり、積層高周波フィルタ全体を小型に構成す
ることができる。また、その他の素子に対応する導体パ
ターンの寄生容量は、グランド導体との間ではなく、コ
ンデンサに対応する導体パターンとの間に発生するの
で、偶数次の有極ローパスフィルタにも適用することが
できる効果がある。
を有する回路の並列のインダクタにさらに並列にコンデ
ンサを設け、運用周波数ではそれらインダクタおよびコ
ンデンサにより所望のインダクタンス値になるように
し、そのコンデンサに対応する導体パターンを、回路の
その他の素子に対応する導体パターンの全体あるいは一
部とグランド導体との間に配置するように構成したの
で、その他の素子に対応する導体パターン間にグランド
導体を設ける必要がなくなり、積層高周波フィルタ全体
を小型に構成することができる。また、その他の素子に
対応する導体パターンの寄生容量は、フィルタの入力側
のグランド導体との間に発生することはないので、ハイ
パスフィルタを構成することができる効果がある。
を有する回路の並列のインダクタにさらに並列にコンデ
ンサを設け、運用周波数ではそれらインダクタおよびコ
ンデンサにより所望のインダクタンス値になるように
し、そのコンデンサに対応する導体パターンを、回路の
その他の素子に対応する導体パターンの全体あるいは一
部と2つのグランド導体との間に配置するように構成し
たので、その他の素子に対応する導体パターン間にグラ
ンド導体を設ける必要がなくなり、積層高周波フィルタ
全体を小型に構成することができる。また、その他の素
子に対応する導体パターンの寄生容量は、フィルタの入
力側のグランド導体との間に発生することはないので、
ハイパスフィルタを構成することができる効果がある。
のうちのいずれか1項記載の積層高周波フィルタと、請
求項7または請求項8記載の積層高周波フィルタとを組
み合せるように構成したので、小型で所望の特性を有す
るローパスフィルタおよびハイパスフィルタの直列回路
を得ることができる効果がある。
ィルタを示す斜視図である。
ィルタを示す断面図である。
ィルタを示す平面図である。
ィルタの等価回路を示す回路図である。
ィルタを示す斜視図である。
ィルタを示す断面図である。
ィルタを示す平面図である。
ィルタの等価回路を示す回路図である。
ィルタを示す斜視図である。
フィルタを示す断面図である。
フィルタを示す平面図である。
フィルタの等価回路を示す回路図である。
視図である。
面図である。
路を示す回路図である。
01 第2層の誘電体、3,103,202 第3層の
誘電体、4,104,203 第4層の誘電体、5a,
105a,205a 第1のグランド導体、5b,10
5b,205b第2のグランド導体、6a,6b,1
3,106a,106b,113,206a,206
b,234 第1のコンデンサ、7a,7b,14,1
07a,107b,114,207a,207b,23
5 第2のコンデンサ、8,15,108,115,2
08,232 第1のインダクタ、9,16,109,
116,209,233 第2のインダクタ、10,1
10,210 導体ビア、11,111,211 第1
の入出力端子、12,112,212 第2の入出力端
子、17,18,117,118,236〜239 寄
生容量、119,121,221a,221b,230
第3のコンデンサ、120,122,222a,22
2b,231 第4のコンデンサ、204 第5層の誘
電体。
Claims (9)
- 【請求項1】 積層基板内のグランド導体と、上記グラ
ンド導体の近傍に配置され、フィルタ特性を有する導体
パターンとを備え、上記導体パターンのうちの上記グラ
ンド導体との間に容量を形成する導体パターンを、その
他の導体パターンとそのグランド導体との間に配置した
ことを特徴とする積層高周波フィルタ。 - 【請求項2】 積層基板内のグランド導体と、上記グラ
ンド導体の近傍に配置され、ローパスフィルタ特性を有
する回路に相当する導体パターンとを備え、上記ローパ
スフィルタ特性を有する回路の並列のコンデンサに対応
する導体パターンを、上記回路のその他の素子に対応す
る導体パターンの全体あるいは一部と上記グランド導体
との間に配置したことを特徴とする積層高周波フィル
タ。 - 【請求項3】 積層基板内の異なる層に形成された2つ
のグランド導体と、上記2つのグランド導体に挟まれた
層に配置され、ローパスフィルタ特性を有する回路に相
当する導体パターンとを備え、上記ローパスフィルタ特
性を有する導体パターンのうちの上記グランド導体との
間に容量を形成する導体パターンを、その他の導体パタ
ーンの全体あるいは一部と上記2つのグランド導体との
間に配置したことを特徴とする積層高周波フィルタ。 - 【請求項4】 積層基板内の異なる層に形成された2つ
のグランド導体と、上記2つのグランド導体に挟まれた
層に配置され、ローパスフィルタ特性を有する回路に相
当する導体パターンとを備え、上記ローパスフィルタ特
性を有する回路の並列のコンデンサに対応する導体パタ
ーンを、上記回路のその他の素子に対応する導体パター
ンの全体あるいは一部と上記2つのグランド導体との間
に配置したことを特徴とする積層高周波フィルタ。 - 【請求項5】 積層基板内のグランド導体と、上記グラ
ンド導体の近傍に配置され、有極ローパスフィルタ特性
を有する回路に相当する導体パターンとを備え、上記有
極ローパスフィルタ特性を有する回路の信号線路とグラ
ンド間のコンデンサに対応する導体パターンを、上記回
路のその他の素子に対応する導体パターンの全体あるい
は一部と上記グランド導体との間に配置したことを特徴
とする積層高周波フィルタ。 - 【請求項6】 積層基板内の異なる層に形成された2つ
のグランド導体と、上記2つのグランド導体に挟まれた
層に配置され、有極ローパスフィルタ特性を有する回路
に相当する導体パターンとを備え、上記有極ローパスフ
ィルタ特性を有する回路の信号線路とグランド間のコン
デンサに対応する導体パターンを、上記回路のその他の
素子に対応する導体パターンの全体あるいは一部と上記
2つのグランド導体との間に配置したことを特徴とする
積層高周波フィルタ。 - 【請求項7】 積層基板内のグランド導体と、上記グラ
ンド導体の近傍に配置され、ハイパスフィルタ特性を有
する回路に相当する導体パターンとを備え、上記ハイパ
スフィルタ特性を有する回路の並列のインダクタにさら
に並列にコンデンサを設け、運用周波数ではそれらイン
ダクタおよびコンデンサにより所望のインダクタンス値
になるようにし、そのコンデンサに対応する導体パター
ンを、上記回路のその他の素子に対応する導体パターン
の全体あるいは一部と上記グランド導体との間に配置し
たことを特徴とする積層高周波フィルタ。 - 【請求項8】 積層基板内の異なる層に形成された2つ
のグランド導体と、上記2つのグランド導体に挟まれた
層に配置され、ハイパスフィルタ特性を有する回路に相
当する導体パターンとを備え、上記ハイパスフィルタ特
性を有する回路の並列のインダクタにさらに並列にコン
デンサを設け、運用周波数ではそれらインダクタおよび
コンデンサにより所望のインダクタンス値になるように
し、そのコンデンサに対応する導体パターンを、上記回
路のその他の素子に対応する導体パターンの全体あるい
は一部と上記2つのグランド導体との間に配置したこと
を特徴とする積層高周波フィルタ。 - 【請求項9】 請求項2から請求項6のうちのいずれか
1項記載の積層高周波フィルタと、請求項7または請求
項8記載の積層高周波フィルタとを組み合せたことを特
徴とする積層高周波フィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001183682A JP4846127B2 (ja) | 2001-06-18 | 2001-06-18 | 積層高周波フィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001183682A JP4846127B2 (ja) | 2001-06-18 | 2001-06-18 | 積層高周波フィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008383A true JP2003008383A (ja) | 2003-01-10 |
JP4846127B2 JP4846127B2 (ja) | 2011-12-28 |
Family
ID=19023593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001183682A Expired - Fee Related JP4846127B2 (ja) | 2001-06-18 | 2001-06-18 | 積層高周波フィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4846127B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018062119A1 (ja) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | 高周波フロントエンド回路、高周波信号処理回路、通信装置 |
-
2001
- 2001-06-18 JP JP2001183682A patent/JP4846127B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018062119A1 (ja) * | 2016-09-30 | 2018-04-05 | 株式会社村田製作所 | 高周波フロントエンド回路、高周波信号処理回路、通信装置 |
US10679114B2 (en) | 2016-09-30 | 2020-06-09 | Murata Manufacturing Co., Ltd. | Radio-frequency front end circuit, high-frequency signal processing circuit, and communication device |
Also Published As
Publication number | Publication date |
---|---|
JP4846127B2 (ja) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100687076B1 (ko) | 필터 회로 | |
JP3127792B2 (ja) | Lc共振器およびlcフィルタ | |
US8680950B2 (en) | Multilayer bandpass filter | |
JP4821910B2 (ja) | 積層帯域通過フィルタ | |
JP6578719B2 (ja) | コイルとコンデンサを含む積層複合電子部品 | |
JP2007243208A (ja) | バラン変成器 | |
JP2007180183A (ja) | コンデンサブロック及び積層基板 | |
US6903628B2 (en) | Lowpass filter formed in multi-layer ceramic | |
JP3126155B2 (ja) | 高周波フィルタ | |
JPH04284606A (ja) | フィルタ素子 | |
JP2003008383A (ja) | 積層高周波フィルタ | |
JPH1197963A (ja) | Lcバンドパスフィルタ | |
JP2003298377A (ja) | 積層型lcフィルタ | |
JP3955212B2 (ja) | 積層型誘電体フィルタ | |
JPH04284703A (ja) | 多層基板による誘電体フィルタ | |
KR100961500B1 (ko) | 노이즈 필터 | |
JPH06163321A (ja) | 高周波lc複合部品 | |
JP3197249B2 (ja) | 積層lcハイパスフィルタ | |
JP3823406B2 (ja) | 積層フィルタとこれを用いた携帯電話機 | |
JP3176859B2 (ja) | 誘電体フィルタ | |
JP4256317B2 (ja) | 積層型帯域阻止フィルタ | |
JPH05275960A (ja) | チップディレーライン | |
JPH09121134A (ja) | 積層型ローパスフィルタ | |
JPH0731604Y2 (ja) | 誘電体フィルタ | |
JP2002344274A (ja) | バランス型lcフィルタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071106 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071106 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080523 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |