JP7516230B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7516230B2
JP7516230B2 JP2020201155A JP2020201155A JP7516230B2 JP 7516230 B2 JP7516230 B2 JP 7516230B2 JP 2020201155 A JP2020201155 A JP 2020201155A JP 2020201155 A JP2020201155 A JP 2020201155A JP 7516230 B2 JP7516230 B2 JP 7516230B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
substrate
protective insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020201155A
Other languages
English (en)
Other versions
JP2022088990A (ja
Inventor
隆司 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2020201155A priority Critical patent/JP7516230B2/ja
Priority to US17/537,792 priority patent/US11869863B2/en
Publication of JP2022088990A publication Critical patent/JP2022088990A/ja
Application granted granted Critical
Publication of JP7516230B2 publication Critical patent/JP7516230B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/141—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being on at least the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/08—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs
    • H10W70/09—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers by depositing layers on the chip or wafer, e.g. "chip-first" RDLs extending onto an encapsulation that laterally surrounds the chip or wafer, e.g. fan-out wafer level package [FOWLP] RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/652—Cross-sectional shapes
    • H10W70/6528—Cross-sectional shapes of the portions that connect to chips, wafers or package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/341—Dispositions of die-attach connectors, e.g. layouts
    • H10W72/347—Dispositions of multiple die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
従来、半導体装置として、ポリイミド等の樹脂フィルムに接着層を介して半導体素子が貼り付けられ、樹脂フィルムの接着層とは反対側の面に配線層が形成されたものが知られている（例えば、特許文献１参照）。
米国特許第８０４９３３８号明細書
ところが、従来の半導体装置では、接着層に半導体素子を貼り付ける際に、接着層と半導体素子との間に異物が混入する場合がある。すると、接着層と半導体素子との間に隙間が生じるため、その隙間に配線層を形成する際のめっき液が染み込み、そのめっき液によって製品の品質が低下するおそれがある。
本発明の一観点によれば、基板と、前記基板の下面に形成された接着層と、前記接着層の下面に接着された半導体素子と、前記基板及び前記接着層を貫通し、前記半導体素子の上面に設けられた第１電極を露出する貫通孔と、前記貫通孔内に形成されたビア配線と、前記ビア配線を介して前記第１電極と電気的に接続されるとともに、前記基板の上面に積層された配線層と、前記接着層の下面に積層されるとともに、前記半導体素子の側面全面及び前記半導体素子の下面の外周縁を被覆し、前記半導体素子の下面の中央部を露出する保護絶縁層と、を有し、前記ビア配線は、前記貫通孔の内側面と前記貫通孔の底部に露出する前記第１電極の上面とを連続して被覆するシード層と、前記シード層よりも内側の前記貫通孔を充填する電解めっき金属層とを有する。
本発明の一観点によれば、品質低下を抑制できるという効果を奏する。
一実施形態の半導体装置を示す概略断面図（図２における１－１線断面図）である。 一実施形態の半導体装置を示す概略平面図である。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図である。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図である。 一実施形態の半導体装置の製造方法を示す概略断面図である。 変更例の半導体装置を示す概略断面図である。 変更例の半導体装置を示す概略断面図である。 変更例の半導体装置を示す概略断面図である。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率については各図面で異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。なお、本明細書において、「平面視」とは、対象物を図１等の鉛直方向（図中上下方向）から視ることを言い、「平面形状」とは、対象物を図１等の鉛直方向から視た形状のことを言う。また、本明細書における「上下方向」及び「左右方向」は、各図面において各部材を示す符号が正しく読める向きを正位置とした場合の方向である。
まず、図１に従って、半導体装置１０の構造について説明する。
半導体装置１０は、基板２０と、基板２０の下面に形成された接着層３０と、接着層３０の下面に搭載された１つ又は複数の半導体素子４０とを有している。半導体装置１０は、半導体素子４０と電気的に接続され、基板２０の上面に設けられた配線層５０と、接着層３０の下面に設けられ、半導体素子４０の側面全面及び下面を被覆する保護絶縁層６０とを有している。
各半導体素子４０としては、例えば、シリコン（Ｓｉ）やシリコンカーバイド（ＳｉＣ）を用いたデバイスを用いることができる。各半導体素子４０としては、例えば、窒化ガリウム（ＧａＮ）やガリウム砒素（ＧａＡｓ）などを用いたデバイスを用いることもできる。例えば、半導体素子４０としては、能動素子としての半導体素子（例えば、ＣＰＵ等のシリコンチップ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）やダイオード等を用いることができる。本実施形態の半導体素子４０は、表裏面に電極が設けられた半導体素子である。半導体素子４０の平面形状は、任意の形状及び任意の大きさとすることができる。半導体素子４０の平面形状は、例えば、矩形状に形成されている。半導体素子４０の厚さは、例えば、５０μｍ～５００μｍ程度とすることができる。
半導体素子４０は、例えば、電極４１と、電極４２と、電極４３とを有している。電極４１，４２は、例えば、半導体素子４０の上面に形成されている。電極４１，４２は、半導体素子４０の上面において互いに離れて設けられている。電極４３は、例えば、半導体素子４０の下面に形成されている。なお、本実施形態において、電極４１，４２は第１電極の一例であり、電極４３は第２電極の一例である。
電極４１，４２，４３の材料としては、例えば、アルミニウム（Ａｌ）や銅（Ｃｕ）などの金属、又はこれら金属から選択される少なくとも一種の金属を含む合金を用いることができる。なお、必要に応じて、電極４１，４２，４３の表面に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。これらＡｕ層、Ｎｉ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。
基板２０としては、例えば、テープ状基板やフレキシブル基板などを用いることができる。基板２０としては、例えば、樹脂フィルム等を用いることができる。樹脂フィルムの材料としては、ポリイミド系樹脂、ポリエチレン系樹脂やエポキシ系樹脂などの絶縁性樹脂を用いることができる。基板２０は、例えば、可撓性を有している。ここで、可撓性とは、曲げや撓みを持たせることができる性質をいう。基板２０の平面形状は、任意の形状及び任意の大きさとすることができる。基板２０の平面形状は、例えば、矩形状に形成されている。基板２０の厚さは、例えば、５０μｍ～１００μｍ程度とすることができる。
接着層３０は、基板２０の下面を被覆するように形成されている。接着層３０は、例えば、基板２０の下面全面を被覆すように形成されている。接着層３０は、基板２０と半導体素子４０とを接着する機能を有している。接着層３０は、基板２０の下面に接着するとともに、半導体素子４０の上面に接着している。換言すると、半導体素子４０は、接着層３０により基板２０の下面に搭載されている。半導体素子４０は、接着層３０の下面に接着されている。
接着層３０の材料としては、例えば、エポキシ系、ポリイミド系やシリコーン系などの接着剤を用いることができる。接着層３０の厚さとしては、例えば、２０μｍ～４０μｍ程度とすることができる。
基板２０及び接着層３０には、それら基板２０及び接着層３０を厚さ方向に貫通する貫通孔２１が形成されている。貫通孔２１は、電極４１，４２の上面の一部を露出するように形成されている。本例の貫通孔２１は、図１において上側（基板２０の上面側）から下側（接着層３０の下面側）に向かうに連れて開口幅（開口径）が小さくなるテーパ状に形成されている。
配線層５０は、基板２０の上面に形成されている。配線層５０は、貫通孔２１内に形成されたビア配線Ｖ１を介して電極４１又は電極４２と電気的に接続されている。配線層５０は、例えば、ビア配線Ｖ１と一体に形成されている。ビア配線Ｖ１は、例えば、貫通孔２１を充填するように形成されている。ビア配線Ｖ１は、基板２０及び接着層３０を厚さ方向に貫通して形成されている。
配線層５０及びビア配線Ｖ１は、例えば、基板２０の上面と貫通孔２１の内面とを被覆するシード層５１を有している。本例のシード層５１は、基板２０の上面と、貫通孔２１の内側面と、貫通孔２１の底部に露出された電極４１，４２の上面とを連続して被覆するように形成されている。シード層５１としては、スパッタ法により形成された金属膜（スパッタ膜）を用いることができる。スパッタ法により形成されたシード層５１としては、例えば、基板２０の上面及び貫通孔２１の内面に、チタン（Ｔｉ）からなるＴｉ層と、銅（Ｃｕ）からなるＣｕ層とが順に積層された２層構造の金属膜を用いることができる。この場合には、Ｔｉ層の厚さは例えば１０ｎｍ～３００ｎｍ程度とすることができ、Ｃｕ層の厚さは例えば１００ｎｍ～１０００ｎｍ程度とすることができる。なお、Ｔｉ層は、基板２０及び電極４１，４２等とシード層５１との密着性を向上させる密着層として機能する。また、Ｔｉ層は、Ｃｕ層等から基板２０等に銅が拡散することを抑制する金属バリア層として機能する。このような密着層及び金属バリア層として機能する金属膜の材料としては、Ｔｉの他に、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）等を用いることができる。
ビア配線Ｖ１は、シード層５１よりも内側の貫通孔２１を充填する金属層５２を有している。金属層５２の材料としては、例えば、銅や銅合金を用いることができる。金属層５２としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。
ビア配線Ｖ１は、貫通孔２１内に形成されたシード層５１と金属層５２とによって構成されている。
配線層５０は、基板２０の上面に形成されたシード層５１上及びビア配線Ｖ１（金属層５２）上に形成された金属層５３を有している。金属層５３は、例えば、金属層５２と一体に形成されている。金属層５３の材料としては、例えば、銅や銅合金を用いることができる。金属層５３としては、例えば、電解めっき法により形成された電解めっき金属層を用いることができる。
配線層５０は、基板２０の上面に形成されたシード層５１と金属層５３とによって構成されている。
保護絶縁層６０は、接着層３０の下面を被覆するように形成されている。保護絶縁層６０は、接着層３０の下面に密着している。保護絶縁層６０は、半導体素子４０の側面全面を接触した状態で被覆するように形成されている。保護絶縁層６０は、半導体素子４０の側面全面に密着している。保護絶縁層６０は、例えば、半導体素子４０の下面の一部を被覆するように形成されている。保護絶縁層６０は、半導体素子４０の下面に密着している。保護絶縁層６０は、半導体素子４０の下面の外周縁を覆うように形成されている。
図２に示すように、保護絶縁層６０は、半導体素子４０の下面の外周縁を全周にわたって連続して被覆するように形成されている。保護絶縁層６０は、半導体素子４０の下面の中央部を露出するように形成されている。換言すると、保護絶縁層６０には、半導体素子４０の下面の一部を露出する開口部６１が設けられている。開口部６１は、例えば、半導体素子４０の下面に設けられた電極４３の下面を露出するように形成されている。開口部６１の平面形状は、任意の形状及び任意の大きさとすることができる。開口部６１の平面形状は、例えば、矩形状に形成されている。開口部６１の平面形状は、半導体素子４０の平面形状よりも小さく形成されている。なお、半導体素子４０の下面（電極４３の下面）から保護絶縁層６０の下面までの厚さは、例えば、５μｍ～５０μｍ程度とすることができる。なお、図２は、図１に示した半導体装置１０を下方から見た平面図である。
保護絶縁層６０の平面形状は、半導体素子４０の平面形状よりも大きく形成されている。保護絶縁層６０の平面形状は、例えば、接着層３０の平面形状よりも小さく形成されている。本例の保護絶縁層６０の平面形状は、接着層３０の平面形状よりも一回り小さく形成されている。すなわち、本例の保護絶縁層６０は、接着層３０の下面の一部を被覆するとともに、接着層３０の下面の外周縁を全周にわたって連続して露出するように形成されている。
図１に示すように、保護絶縁層６０の外側面は、接着層３０の外側面よりも内側に設けられている。換言すると、接着層３０は、保護絶縁層６０の外側面よりも外方に突出するように形成されている。このため、半導体装置１０では、保護絶縁層６０の外側面と、保護絶縁層６０から露出する接着層３０の下面と、接着層３０の外側面とによって段差が形成されている。また、基板２０は、保護絶縁層６０の外側面よりも外方に突出するように形成されている。ここで、接着層３０の外側面は、例えば、基板２０の外側面と面一に形成されている。例えば、接着層３０の外側面と基板２０の外側面とは切断面である。
保護絶縁層６０としては、例えば、ソルダーレジスト層を用いることができる。保護絶縁層６０の材料としては、例えば、フェノール樹脂やエポキシ樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。保護絶縁層６０は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。また、保護絶縁層６０の材料としては、感光性樹脂を主成分とする絶縁性樹脂に限らず、例えば、熱硬化性樹脂等の非感光性樹脂を主成分とする絶縁性樹脂を用いてもよい。
（半導体装置１０の製造方法）
次に、図３～図６に従って、半導体装置１０の製造方法について説明する。以下の説明では、半導体装置１０となる部分を一括して製作した後に、個片化して多数の半導体装置１０を製造する、いわゆる多数個取りの製造方法について説明する。なお、説明の便宜上、最終的に半導体装置１０の各構成要素となる部分には、最終的な構成要素の符号を付して説明する。
まず、図３（ａ）に示す工程では、大判の基板２０を準備する。大判の基板２０は、例えば、半導体装置１０が形成される個別領域Ａ１がマトリクス状に複数個連設されている。ここで、個別領域Ａ１は、最終的に切断線Ａ２に沿って切断させて個片化され、各々個別の半導体装置１０となる領域である。なお、大判の基板２０が有する個別領域Ａ１の数は特に限定されない。
図３（ａ）に示すように、基板２０の下面には、基板２０の下面全面を被覆する接着層３０が形成されている。
次に、図３（ｂ）に示す工程では、基板２０及び接着層３０の所要箇所に、基板２０及び接着層３０を厚さ方向に貫通する貫通孔２１を形成する。貫通孔２１は、例えば、ＣＯ２レーザやＵＶ－ＹＡＧレーザ等によるレーザ加工法又はパンチング法によって形成することができる。
続いて、図４（ａ）に示す工程では、基板２０に半導体素子４０を搭載する。接着層３０の下面に半導体素子４０を接着させる。このとき、半導体素子４０の電極４１，４２が平面視において貫通孔２１と重なるように位置合わせして、半導体素子４０を接着層３０の下面に接着する。
次いで、図４（ｂ）に示す工程では、基板２０の上面全面と貫通孔２１の内面全面とを被覆するようにシード層５１を形成する。シード層５１は、例えば、スパッタ法や無電解めっき法により形成することができる。例えば、スパッタ法によりシード層５１を形成する場合には、まず、基板２０の上面と貫通孔２１の内面とを被覆するように、それら基板２０の上面及び貫通孔２１の内面にチタンをスパッタリングにより堆積させてＴｉ層を形成する。その後、Ｔｉ層上に銅をスパッタリングにより堆積させてＣｕ層を形成する。これにより、２層構造（Ｔｉ層／Ｃｕ層）のシード層５１を形成することができる。また、無電解めっき法によりシード層５１を形成する場合には、例えば、無電解銅めっき法によりＣｕ層（１層構造）からなるシード層５１を形成することができる。
次に、図５（ａ）に示す工程では、接着層３０の下面に、半導体素子４０の側面全面及び下面を被覆する保護絶縁層６０を形成する。保護絶縁層６０は、半導体素子４０の側面全面に密着した状態で半導体素子４０の側面全面を被覆するように形成される。保護絶縁層６０は、半導体素子４０の下面の一部に密着した状態で半導体素子４０の下面の一部を被覆するように形成される。保護絶縁層６０には、半導体素子４０の下面の中央部を露出する開口部６１が形成されている。保護絶縁層６０は、例えば、各個別領域Ａ１に個別に形成される。すなわち、隣接する２つの個別領域Ａ１に設けられた２つの保護絶縁層６０は、互いに離れて形成されている。換言すると、隣接する２つの保護絶縁層６０の間には、接着層３０の下面を露出する貫通孔６２が形成されている。貫通孔６２は、切断線Ａ２及び切断線Ａ２の周辺領域に設けられている。このため、本例では、切断線Ａ２及び切断線Ａ２の周辺領域に保護絶縁層６０が形成されていない。保護絶縁層６０は、例えば、保護絶縁層６０となる液状樹脂やペースト状樹脂をディスペンサ等により接着層３０の下面に塗布することにより形成することができる。また、保護絶縁層６０は、例えば、感光性のソルダーレジストフィルムをラミネートし、又は液状のソルダーレジストを塗布し、当該レジストをフォトリソグラフィ法により所要の形状にパターニングすることにより形成することができる。
続いて、図５（ｂ）に示す工程では、保護絶縁層６０の下面に保護フィルム７０を形成する。例えば、保護絶縁層６０の下面に、その保護絶縁層６０の下面全面を覆う保護フィルム７０を貼り付ける。保護フィルム７０は、保護絶縁層６０の開口部６１の開口を塞ぐように形成されている。保護フィルム７０は、例えば、後工程の電解めっき処理において、めっき液が半導体素子４０の表面に接触することを抑制するために設けられている。保護フィルム７０は、例えば、平板状に形成されている。例えば、複数の個別領域Ａ１に対して１枚の保護フィルム７０が共通して設けられている。保護フィルム７０は、例えば、ポリイミド、ポリカーボネート、ポリエステルやＰＥＴ（ポリエチレンテレフタレート）のフィルムの表面に離型剤又は制電コーティングを施したフィルムを用いることができる。離型剤としては、例えば、シリコーン系離型剤やフッ素系離型剤を用いることができる。なお、保護フィルム７０の離型剤の施された面が保護絶縁層６０の下面に接着される。
本工程において、例えば保護絶縁層６０が形成されていない場合には、半導体素子４０を囲むために、保護フィルム７０の上面に半導体素子４０を収容可能な凹部を形成する必要がある。この場合には、個別領域Ａ１内の半導体素子４０の数や配置に合わせて凹部を形成する必要があるため、保護フィルム７０の形成に工数がかかり、保護フィルム７０の製造コストが増大する。これに対し、本実施形態では、半導体素子４０の側面全面及び下面を覆う保護絶縁層６０を設けるようにした。このため、保護絶縁層６０の開口部６１を塞ぐように保護フィルム７０を形成することにより、半導体素子４０をめっき液から保護することができる。したがって、保護フィルム７０の上面に凹部を設ける必要がないため、保護フィルム７０を容易に形成することができ、保護フィルム７０の製造コストが増大することを抑制できる。
次いで、図６（ａ）に示す工程では、貫通孔２１内にビア配線Ｖ１を形成するとともに、そのビア配線Ｖ１を介して電極４１又は電極４２と電気的に接続される配線層５０を基板２０の上面に積層する。ビア配線Ｖ１及び配線層５０は、例えば、サブトラクティブ法やセミアディティブ法などの各種の配線形成方法を用いて形成することができる。以下に、一例としてサブトラクティブ法を用いてビア配線Ｖ１及び配線層５０を形成する方法を簡単に説明する。
まず、保護フィルム７０をマスクとし、シード層５１を給電層とする電解めっき法（例えば、電解銅めっき法）により、シード層５１よりも内側の貫通孔２１を充填する金属層５２を形成するとともに、シード層５１の上面全面を覆う金属層５３を形成する。続いて、金属層５３の上面に配線層５０に対応する位置の金属層５３を覆うレジスト層（図示略）を形成する。次いで、そのレジスト層をマスクにして、レジスト層に覆われていない部分の金属層５３及びシード層５１をエッチングにより除去する。その後、レジスト層を除去する。これにより、シード層５１と金属層５２とから構成されるビア配線Ｖ１が形成されるとともに、シード層５１と金属層５３とから構成される配線層５０が形成される。
ここで、図４（ａ）に示した工程、つまり接着層３０の下面に半導体素子４０を接着する工程では、接着層３０と半導体素子４０との間に異物が混入する場合がある。接着層３０と半導体素子４０との間に異物が混入した場合には、接着層３０と半導体素子４０との間に隙間が生じる。このような状態の構造体に対して電解めっき処理を施すと、めっき液が接着層３０と半導体素子４０との間の隙間に染み込む。このとき、保護絶縁層６０が形成されていない場合には、接着層３０と半導体素子４０との間の隙間に染み込んだめっき液が半導体素子４０の側面を通じて半導体素子４０の下面まで流れる。すると、電極４３の下面にめっき液が接触するため、半導体装置１０の品質が低下する。これに対し、本実施形態では、半導体素子４０の側面及び下面を接触した状態で被覆する保護絶縁層６０を形成した。これにより、半導体素子４０の側面と保護絶縁層６０との間に隙間が無くなる。このため、半導体素子４０と接着層３０との間に隙間が生じた場合であっても、半導体素子４０の側面と保護絶縁層６０との間にめっき液が染み込むことを抑制できる。したがって、半導体素子４０の下面に設けられた電極４３にめっき液が接触することを抑制できる。
次に、図６（ａ）に示した保護フィルム７０を除去する。例えば、保護絶縁層６０の下面から保護フィルム７０を剥離する。これにより、図６（ｂ）に示すように、保護絶縁層６０の下面が外部に露出される。
以上の製造工程により、各個別領域Ａ１に半導体装置１０に対応する構造体を製造することができる。
その後、図６（ｂ）に示す構造体を切断線Ａ２に沿ってダイシングブレード等によって切断する。本例では、切断線Ａ２上の基板２０及び接着層３０を切断する。これにより、図７に示すように、半導体装置１０が個片化され、複数の半導体装置１０が製造される。このとき、図６（ｂ）に示した構造体では、切断線Ａ２上に基板２０及び接着層３０のみを設けるようにしたため、それら基板２０及び接着層３０のみがダイシングブレード等によって切断される。このため、個片化後の半導体装置１０の切断面には、基板２０の外側面及び接着層３０の外側面のみが露出される。これら基板２０の外側面及び接着層３０の外側面が切断面となるとともに、基板２０の外側面と接着層３０の外側面とが面一に形成される。換言すると、切断線Ａ２上に保護絶縁層６０を設けないようにしたため、本工程において保護絶縁層６０が切断されない。このため、接着層３０と保護絶縁層６０との間で剥離が生じることを未然に防止できる。
なお、個片化後の半導体装置１０は、天地逆の状態で用いることができ、又は任意の角度で配置することができる。
次に、本実施形態の作用効果を説明する。
（１）接着層３０の下面に、半導体素子４０の側面全面及び下面を被覆する保護絶縁層６０を形成するようにした。この構成によれば、半導体素子４０の側面と保護絶縁層６０との間の隙間を無くすことができる。このため、異物の混入等に起因して半導体素子４０と接着層３０との間に隙間が生じた場合であっても、半導体素子４０の側面と保護絶縁層６０との間にめっき液が染み込むことを抑制できる。したがって、半導体素子４０の下面に設けられた電極４３にめっき液が接触することを抑制できる。これにより、半導体装置１０の品質が低下することを好適に抑制できる。
（２）また、保護絶縁層６０を設けたことにより、製造工程の途中で使用する保護フィルム７０を平板状態で使用することができる。したがって、保護フィルム７０の上面に凹部を設ける必要がないため、保護フィルム７０を容易に形成することができ、保護フィルム７０の製造コストが増大することを抑制できる。ひいては、半導体装置１０の製造コストが増大することを抑制できる。
（３）切断線Ａ２上に保護絶縁層６０を設けないようにした。このため、半導体装置１０を個片化する際に、保護絶縁層６０が切断されない。このため、接着層３０と保護絶縁層６０との間で剥離が生じることを未然に防止できる。
（他の実施形態）
上記実施形態は、以下のように変更して実施することができる。上記実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・図８に示すように、半導体装置１０は、配線基板８０を更に有してもよい。本変更例の半導体素子４０は、例えば、配線基板８０に実装される。配線基板８０の構造は特に限定されない。配線基板８０は、例えば、基板本体８１と、基板本体８１の上面に形成された配線層８２とを有している。
基板本体８１は、例えば、平板状に形成されている。基板本体８１は、例えば、酸化物系セラミックスや非酸化物系セラミックス等のセラミックスからなるセラミックス基板である。酸化物系セラミックスとしては、例えば、酸化アルミニウム（Ａｌ２Ｏ３）、ジルコニア（ＺｒＯ２）などを挙げることができる。非酸化物系セラミックスとしては、例えば、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（Ｓｉ３Ｎ４）などを挙げることができる。なお、基板本体８１は、単層構造に限定されない。例えば、基板本体８１を、１層又は複数層の配線層と複数層の絶縁層とを積層した積層構造に具体化してもよい。配線層８２の材料としては、例えば、銅や銅合金を用いることができる。
半導体素子４０は、例えば、配線基板８０の上面に実装されている。半導体素子４０の電極４３は、例えば、導電性を有する接続部材８５を介して配線基板８０の配線層８２と電気的に接続されている。接続部材８５は、保護絶縁層６０の開口部６１内に設けられている。接続部材８５は、例えば、開口部６１を充填するように形成されている。
接続部材８５の材料としては、例えば、はんだ、銀ペースト等の導電性ペーストや金属ろう材を用いることができる。接続部材８５の材料としては、例えば、金属の焼結材料を用いることもできる。焼結材料としては、例えば、銀（Ａｇ）粒子を主成分とする焼結材料（銀シンタリング材料）や銅粒子を主成分とする焼結材料（銅シンタリング材料）を用いることができる。
本変更例の半導体装置１０では、保護絶縁層６０の開口部６１の内側面を、接続部材８５の流れ出しを抑制するダム部材として機能させることができる。このため、保護絶縁層６０とは別にダム部材を設ける必要がない。
・図９に示すように、半導体装置１０は、放熱部材９０を更に有してもよい。放熱部材９０は、例えば、配線基板８０の下面に搭載されている。放熱部材９０は、例えば、接着剤９５により基板本体８１の下面に接着されている。
放熱部材９０は、例えば、平板状に形成されている。放熱部材９０は、例えば、半導体素子４０で生じた熱を放熱する機能を有している。放熱部材９０の材料としては、例えば、熱伝導率が２０Ｗ／ｍＫ以上である材料であることが好ましい。放熱部材９０の材料としては、例えば、窒化アルミニウム、炭化ケイ素やアルミナ等の熱伝導性に優れたセラミックスを用いることができる。また、放熱部材９０の材料としては、例えば、熱伝導性に優れた金属材料を用いることができる。放熱部材９０の材料としては、例えば、銅やアルミニウムなどの熱伝導性に優れた金属又はこれらの金属を少なくとも一つ以上含む合金を用いることができる。放熱部材９０の材料として銅やアルミニウムを用いる場合には、例えば、放熱部材９０の表面に、その表面の酸化等を抑制するための表面処理層を形成してもよい。表面処理層としては、例えば、Ａｕ層、Ｎｉ層／Ａｕ層、Ｎｉ層／Ｐｄ層／Ａｕ層などのめっき層を挙げることができる。また、放熱部材９０の材料としてアルミニウムを用いる場合には、例えば、放熱部材９０の表面にジンケート処理を施した後に表面処理層を形成するようにしてもよい、
接着剤９５は、例えば、配線基板８０の基板本体８１の下面全面を覆うように形成されている。接着剤９５としては、例えば、エポキシ系、ポリイミド系、シリコーン系等の接着剤を用いることができる。接着剤９５としては、例えば、合成ゴムをベースとした接着剤を用いることができる。また、接着剤９５としては、熱伝導部材（ＴＩＭ：Thermal Interface Material）等の高熱伝導性を有するものを用いることもできる。熱伝導部材の材料としては、例えば、インジウム（Ｉｎ）、銀等の軟質金属、シリコンゲル又は金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いることができる。接着剤９５を熱伝導率の高い材料で構成することにより、半導体素子４０で生じた熱を放熱部材９０に効率良く伝導することができる。
・図１０に示すように、放熱部材９０を、保護絶縁層６０の下面に設けるようにしてもよい。放熱部材９０は、例えば、接着剤９５により半導体素子４０の下面に接着されている。接着剤９５は、保護絶縁層６０の開口部６１内に設けられている。接着剤９５は、例えば、開口部６１を充填するように設けられている。この場合には、例えば、半導体素子４０の下面に設けられた電極４３（図１参照）を省略してもよい。
・上記実施形態では、基板２０の上面に１層の配線層５０を設けるようにしたが、これに限定されない。例えば、基板２０の上面に、複数層の配線層と複数層の絶縁層とを交互に積層した構造体を設けるようにしてもよい。
・上記実施形態では、シード層５１を形成した後に、接着層３０の下面に保護絶縁層６０を形成するようにしたが、製造工程の順序はこれに限定されない。例えば、接着層３０の下面に保護絶縁層６０を形成した後に、基板２０の上面及び貫通孔２１の内面を覆うシード層５１を形成するようにしてもよい。
・上記実施形態では、基板２０の外側面と接着層３０の外側面とを面一に形成したが、基板２０の外側面と接着層３０の外側面とは面一でなくてもよい。
・上記実施形態において、保護絶縁層６０の外側面を、基板２０の外側面及び接着層３０の外側面と面一になるように形成してもよい。この場合には、例えば、切断線Ａ２上に保護絶縁層６０が形成される。
・上記実施形態では、３つの電極４１，４２，４３を有する半導体素子４０に具体化したが、電極４１，４２，４３の数は特に限定されない。例えば図１０に示すように、２つの電極４１，４２を有する半導体素子４０に具体化してもよい。
・半導体装置１０としては、基板２０と、接着層３０と、接着層３０に接着された半導体素子４０と、半導体素子４０の側面全面及び下面を被覆する保護絶縁層６０とを有していれば、その他の構造や機能等は特に限定されない。
１０ 半導体装置
２０ 基板
２１ 貫通孔
３０ 接着層
４０ 半導体素子
４１，４２ 電極
４３ 電極
５０ 配線層
５１ シード層
５２ 金属層
５３ 金属層
６０ 保護絶縁層
６１ 開口部
８０ 配線基板
８５ 接続部材
９０ 放熱部材
９５ 接着剤
Ｖ１ ビア配線

Claims (9)

  1. 基板と、
    前記基板の下面に形成された接着層と、
    前記接着層の下面に接着された半導体素子と、
    前記基板及び前記接着層を貫通し、前記半導体素子の上面に設けられた第１電極を露出する貫通孔と、
    前記貫通孔内に形成されたビア配線と、
    前記ビア配線を介して前記第１電極と電気的に接続されるとともに、前記基板の上面に積層された配線層と、
    前記接着層の下面に積層されるとともに、前記半導体素子の側面全面及び前記半導体素子の下面の外周縁を被覆し、前記半導体素子の下面の中央部を露出する保護絶縁層と、を有し、
    前記ビア配線は、前記貫通孔の内側面と前記貫通孔の底部に露出する前記第１電極の上面とを連続して被覆するシード層と、前記シード層よりも内側の前記貫通孔を充填する電解めっき金属層とを有する半導体装置。
  2. 前記基板は、前記保護絶縁層の外側面よりも外方に突出して形成されている請求項１に記載の半導体装置。
  3. 前記基板の外側面は、前記接着層の外側面と面一に形成されている請求項２に記載の半導体装置。
  4. 前記半導体素子が実装される配線基板を更に有し、
    前記保護絶縁層は、前記半導体素子の下面に設けられた第２電極を露出する開口部を有し、
    前記第２電極は、前記開口部内に形成された接続部材を介して前記配線基板の配線パターンに電気的に接続されている請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 前記接続部材は、前記開口部を充填するように形成されている請求項４に記載の半導体装置。
  6. 前記配線基板の下面に設けられた放熱部材を更に有する請求項４又は請求項５に記載の半導体装置。
  7. 前記保護絶縁層の下面に設けられた放熱部材を更に有し、
    前記保護絶縁層は、前記半導体素子の下面の中央部を露出する開口部を有し、
    前記開口部に露出する前記半導体素子の下面は、前記開口部内に形成された接着剤を介して前記放熱部材に接続されている請求項１から請求項３のいずれか一項に記載の半導体装置。
  8. 前記接着剤は、前記開口部を充填するように形成されている請求項７に記載の半導体装置。
  9. 基板と、前記基板の下面に形成された接着層とを有する構造体を準備する工程と、
    前記基板及び前記接着層を厚さ方向に貫通する貫通孔を形成する工程と、
    前記接着層の下面に半導体素子を搭載する工程と、
    前記接着層の下面に、前記半導体素子の側面全面及び下面の外周縁を被覆し、前記半導体素子の下面の中央部を露出する保護絶縁層を形成する工程と、
    前記貫通孔内にビア配線を形成するとともに、前記ビア配線を介して前記半導体素子の上面に設けられた第１電極と電気的に接続される配線層を前記基板の上面に形成する工程と、を有し、
    前記ビア配線は、前記貫通孔の内側面と前記貫通孔の底部に露出する前記第１電極の上面とを連続して被覆するシード層と、前記シード層よりも内側の前記貫通孔を充填する電解めっき金属層とを有する半導体装置の製造方法。
JP2020201155A 2020-12-03 2020-12-03 半導体装置及び半導体装置の製造方法 Active JP7516230B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020201155A JP7516230B2 (ja) 2020-12-03 2020-12-03 半導体装置及び半導体装置の製造方法
US17/537,792 US11869863B2 (en) 2020-12-03 2021-11-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020201155A JP7516230B2 (ja) 2020-12-03 2020-12-03 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2022088990A JP2022088990A (ja) 2022-06-15
JP7516230B2 true JP7516230B2 (ja) 2024-07-16

Family

ID=81849252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020201155A Active JP7516230B2 (ja) 2020-12-03 2020-12-03 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11869863B2 (ja)
JP (1) JP7516230B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240266270A1 (en) * 2023-02-08 2024-08-08 General Electric Company Power overlay package for a semiconductor device
CN119364634B (zh) * 2023-07-24 2025-10-21 庆鼎精密电子（淮安）有限公司 电路板及其制造方法
JP2025179592A (ja) * 2024-05-28 2025-12-10 新光電気工業株式会社 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044092A (ja) 2007-08-10 2009-02-26 Sanyo Electric Co Ltd 回路装置及びその製造方法、携帯機器
JP2010087309A (ja) 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2012142572A (ja) 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2015005681A (ja) 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
JP2019083234A (ja) 2017-10-27 2019-05-30 新光電気工業株式会社 半導体装置及びその製造方法
US20200135710A1 (en) 2018-10-24 2020-04-30 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
MY112145A (en) * 1994-07-11 2001-04-30 Ibm Direct attachment of heat sink attached directly to flip chip using flexible epoxy
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
TW574750B (en) * 2001-06-04 2004-02-01 Siliconware Precision Industries Co Ltd Semiconductor packaging member having heat dissipation plate
US6506632B1 (en) * 2002-02-15 2003-01-14 Unimicron Technology Corp. Method of forming IC package having downward-facing chip cavity
US8049338B2 (en) 2006-04-07 2011-11-01 General Electric Company Power semiconductor module and fabrication method
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US9245804B2 (en) * 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
US8980691B2 (en) * 2013-06-28 2015-03-17 Stats Chippac, Ltd. Semiconductor device and method of forming low profile 3D fan-out package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044092A (ja) 2007-08-10 2009-02-26 Sanyo Electric Co Ltd 回路装置及びその製造方法、携帯機器
JP2010087309A (ja) 2008-09-30 2010-04-15 Sanyo Electric Co Ltd 半導体モジュールおよび半導体モジュールを備える携帯機器
JP2012142572A (ja) 2010-12-31 2012-07-26 Samsung Electronics Co Ltd 半導体パッケージ及びその製造方法
JP2015005681A (ja) 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
JP2019083234A (ja) 2017-10-27 2019-05-30 新光電気工業株式会社 半導体装置及びその製造方法
US20200135710A1 (en) 2018-10-24 2020-04-30 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing semiconductor package

Also Published As

Publication number Publication date
US20220181287A1 (en) 2022-06-09
JP2022088990A (ja) 2022-06-15
US11869863B2 (en) 2024-01-09

Similar Documents

Publication Publication Date Title
KR100510154B1 (ko) 반도체 장치 및 그 제조방법
CN107210241B (zh) 功率半导体装置
KR100551173B1 (ko) 플립칩형 반도체장치 및 그 제조방법
JP4895054B2 (ja) 電子部品の実装方法
JP7516230B2 (ja) 半導体装置及び半導体装置の製造方法
JP5413707B2 (ja) 金属−セラミック複合基板及びその製造方法
US9373762B2 (en) Electronic part package
JP6335619B2 (ja) 配線基板及び半導体パッケージ
WO2011122228A1 (ja) 半導体内蔵基板
US20090001570A1 (en) Electronic device and method of manufacturing the same
US20080122071A1 (en) Heat dissipating semiconductor package and fabrication method therefor
TW200919661A (en) Package substrate and method for fabricating the same
CN104756267A (zh) 发光装置及其制造方法以及发光装置安装体
JP2021093454A (ja) 半導体装置
US11769717B2 (en) Semiconductor device for reducing concentration of thermal stress acting on bonding layers
JP3520764B2 (ja) 半導体装置およびその製造方法
US11869844B2 (en) Semiconductor device
JP7666781B2 (ja) 半導体装置
US11152286B2 (en) Power semiconductor module device
JP4513973B2 (ja) 半導体装置の製造方法
CN101667564A (zh) 半导体装置及其制造方法
JP2018117043A (ja) リードフレーム基板およびその製造方法、ならびに半導体装置およびその製造方法
JP5555400B2 (ja) 半導体装置及びその製造方法
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP2007300139A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240703

R150 Certificate of patent or registration of utility model

Ref document number: 7516230

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150