TWI514524B - 雙面電路板結構 - Google Patents

雙面電路板結構 Download PDF

Info

Publication number
TWI514524B
TWI514524B TW100125765A TW100125765A TWI514524B TW I514524 B TWI514524 B TW I514524B TW 100125765 A TW100125765 A TW 100125765A TW 100125765 A TW100125765 A TW 100125765A TW I514524 B TWI514524 B TW I514524B
Authority
TW
Taiwan
Prior art keywords
wafer
multilayer structure
circuit board
electrode pad
layer
Prior art date
Application number
TW100125765A
Other languages
English (en)
Other versions
TW201306186A (zh
Inventor
kai wen Wu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW100125765A priority Critical patent/TWI514524B/zh
Priority to US13/239,287 priority patent/US8780574B2/en
Publication of TW201306186A publication Critical patent/TW201306186A/zh
Application granted granted Critical
Publication of TWI514524B publication Critical patent/TWI514524B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

雙面電路板結構
本發明涉及一種雙面電路板結構。
目前，計算機技術的發展要求電子裝置的運算/處理速度、電子裝置之間的資料傳輸速度越來越快及/或電子裝置集成的功能越來越多。更快的運算/處理速度、傳輸速度及更多的功能必然會要求電子裝置集成更多電子元件。惟，集成更多的電子元件會導致承載這些電子元件的電路板寬度增大，不符合當前電子裝置小型化的趨勢。
有鑒於此，有必要提供一種可在提高電子元件集成度的同時未增加電路板寬度的雙面電路板結構，以利於電子裝置的小型化。
一種雙面電路板結構，其包括電路板、第一晶片組及第二晶片組，該電路板包括間隔層、第一多層結構及第二多層結構，該間隔層包括第一面及與該第一面相背的第二面，該第一多層結構形成在該第一面上，該第二多層結構形成在該第二面上，每個多層結構包括形成在該第一面或該第二面上的第一線路層，形成在該第一線路層上的中間層及形成在該中間層上的第二線路層，該第二線路層包括導電線路部及接地部，該第一晶片組設置於該第一多層結構的該接地部上且與該第一多層結構的該導電線路部電連接，該第二晶片組設置於該第二多層結構的該接地部上且與該第二多層結構的該導電線路部電連接。
本發明提供的上述雙面電路板結構，通過在間隔層兩相對表面上分別放置晶片組，使電路板結構集成更多的電子元件同時未增加電路板的寬度，有利於該雙面電路板結構的小型化及使用該雙面電路板結構的電子裝置的小型化。
一種雙面電路板結構，其包括電路板、第一晶片組及第二晶片組，該電路板包括間隔層、第一多層結構及第二多層結構，該間隔層包括第一面及與該第一面相背的第二面。該第一多層結構形成在該第一面上，該第二多層結構形成在該第二面上。每個多層結構包括形成在該第一面或該第二面上的第一線路層，形成在該第一線路層上的中間層及形成在該中間層上的第二線路層，該第一線路層包括接地部，該第二線路層包括導電線路部，該第一多層結構開設有貫穿該第二線路層及該中間層的第一通孔以暴露該接地部，該第二多層結構開設有貫穿該第二線路層及該中間層的第二通孔以暴露該接地部，該第一晶片組置於該第一通孔內且位於該第一多層結構的該接地部上且與該第一多層結構的該導電線路部通過導線連接，該第二晶片組置於該第二通孔內且位於該第二多層結構的該接地部上且與該第二多層結構的該導電線路部通過導線連接。
本發明提供的上述雙面電路板結構，通過在間隔層兩相對表面上分別放置晶片組，使電路板結構集成更多的電子元件同時未增加電路板的寬度，有利於該雙面電路板結構的小型化及使用該雙面電路板結構的電子裝置的小型化。進一步地，將晶片組置於該通孔內使晶片組相對於導電線路部的高度降低，進而使得連接晶片與導電線路部的導線變短，因此可降低導線的等效電感值而降低導線的電感效應而使得電路阻抗容易匹配並減少訊號損耗，同時也可以減少導線的使用，節約成本。
下面將結合圖式對本發明作進一步詳細說明。
請參閱圖1至圖2，本發明第一實施方式提供的一種雙面電路板結構700包括電路板70、第一晶片組71、第二晶片組72、第一保護層73、第二保護層74、第一封裝玻璃75及第二封裝玻璃76。
該電路板70包括間隔層901、第一多層結構701及第二多層結構702。該間隔層901包括第一面704及與該第一面704相背的第二面705。第一多層結構701形成在該第一面704上，該第二多層結構702形成在該第二面705上。
該第一多層結構701包括形成在該第一面704上的第一線路層706，形成在該第一線路層706上的第一中間層707及形成在該第一中間層707上的第二線路層708。該第二線路層708包括導電線路部709及接地部710。該第一中間層707可為一層絕緣層或可為包含如金屬層與絕緣層交替堆疊的多層結構層。
本實施方式中，該間隔層901的材料為陶瓷。接地部710用於連接地端。本實施方式中，請參圖2，（圖2為去掉第一封裝玻璃75及第一保護層73的雙面電路板結構700的俯視圖）該導電線路部709包括4個第一連接墊711。
本實施方式中，第一晶片組71包括一第一晶片71a，該第一晶片71a設置於該第一多層結構701的該接地部710上。接地部710的材料為金屬，金屬接地部710有利於第一晶片71a的散熱從而提升雙面電路板結構700的散熱性能，而接地部710也可以濾除掉來自第一晶片71a附近電路産生的電磁波干擾及濾除掉第一晶片71a在工作時産生的電磁波干擾，避免了第一晶片71a與該附近電路的互相干擾。該附近電路可包括該雙面電路板結構700包含的其它電路、電子元件（如第二晶片組72）及/或該雙面電路板結構700應用至其它電子裝置時，該電子裝置包含的電路。第一晶片71a的背面可通過絕緣黏膠黏著在接地部710上而使得該第一晶片71a與該接地部710相互絕緣。
第一晶片71a與該第一多層結構701的該導電線路部709電連接。具體地，第一晶片71a包括第一頂面712及位於第一頂面712上的4個第一晶片電極墊713。該4個第一晶片電極墊713分別通過4個第一導線714連接該4個第一連接墊711。第一導線714可通過如打線接合(wire bonding)的方法而連接該第一晶片電極墊713及該第一連接墊711。第一導線714可為金線，鋁線或銅線等適用於作為導電線的金屬線。
第一保護層73的材料為熱固化樹脂，如聚醯亞胺樹脂(polyimide resin)、環氧樹脂(epoxy resin)、有機矽樹脂(silicone resin)及類似物。當然，第一保護層73的材料也不限於上述所列舉，凡發明所屬技術領域內的保護層材料也可用於本發明。本實施方式中，該第一保護層73覆蓋該第一導線714、第一晶片電極墊713、該第一導線714與該第一晶片電極墊713的連接處及該第一導線714與該第一連接墊711的連接處。第一保護層73可加強第一導線714分別與導電線路部709及第一晶片71a的連接強度同時還可增加第一導線714、第一晶片電極墊713及第一連接墊711的抗氧化性以延長雙面電路板結構700的使用壽命。本實施方式中，該第一晶片71a為發光晶片，如雷射二極體(laser diode)，第一晶片71a的第一頂面712包括未被第一保護層73覆蓋的暴露區域715，該暴露區域715對應為第一晶片71a的發光部。這種結構有利於提升第一晶片71a的出光效率。可以理解，第一保護層73還可覆蓋第一晶片71a除暴露區域715外的其它部分。
第一封裝玻璃75黏合於第一保護層73上，以將第一晶片71a封裝在雙面電路板結構700中以保護第一晶片71a免受水汽及灰塵的侵蝕及密封該暴露區域715。例如，第一保護層73黏合於第一封裝玻璃75的周邊緣以形成封閉空間密封該暴露區域715。在其它實施方式中，根據對出光效率的進一步提升及/或對體積減少等的需要，可以將第一封裝玻璃75移除。
該第二多層結構702包括形成在該第二面705上的第一線路層716（為了與第一多層結構701中的第一線路層706作名稱上的區別，下稱第三線路層716），形成在該第三線路層716上的第一中間層717（為了與第一多層結構701中的第一中間層707作名稱上的區別，下稱第二中間層717）及形成在該第二中間層717上的第二線路層718（為了與第一多層結構701中的第二線路層708作名稱上的區別，下稱第四線路層718）。該第四線路層718包括導電線路部719及接地部720。該第二中間層717可為一層絕緣層或可為包含如金屬層與絕緣層交替堆疊的多層結構層。
接地部720用於連接地端。該導電線路部719包括4個第二連接墊721（第二連接墊721的分佈方式可參考圖2的第一連接墊711的分佈方式）。
本實施方式中，第二晶片組72包括一第二晶片72a，該第二晶片72a設置於該第二多層結構702的該接地部720上。接地部720的材料為金屬，金屬的接地部720有利於第二晶片72a的散熱從而提升雙面電路板結構700的散熱性能，而接地部720也可以濾除掉來自第二晶片72a附近電路産生的電磁波干擾及濾除掉第二晶片72a在工作時産生的電磁波干擾，避免了第二晶片72a與該附近電路的互相干擾。該附近電路可包括該雙面電路板結構700包含的其它電路、電子元件（如第一晶片組71）及/或該雙面電路板結構700應用至其它電子裝置時，該電子裝置包含的電路。第二晶片72a的背面可通過絕緣黏膠黏著在接地部720上而使得該第二晶片72a與該接地部720相互絕緣。
第二晶片72a與該第二多層結構702的該導電線路部719電連接。具體地，第二晶片72a包括第二頂面722及位於第二頂面722上的4個第二晶片電極墊723。該4個第二晶片電極墊723分別通過4個第二導線724連接該4個第二連接墊721。第二導線724可通過如打線接合(wire bonding)的方法而連接該第二晶片電極墊723及該第二連接墊721。第二導線724可為金線，鋁線或銅線等適用於作為導電線的金屬線。
第二保護層74的材料為熱固化樹脂，如聚醯亞胺樹脂(polyimide resin)、環氧樹脂(epoxy resin)、有機矽樹脂(silicone resin)及類似物。當然，第二保護層74的材料也不限於上述所列舉，凡發明所屬技術領域內的保護層材料也可用於本發明。本實施方式中，該第二保護層74覆蓋該第二導線724、該第二晶片電極墊723、該第二導線724與該第二晶片電極墊723的連接處及該第二導線724與該第二連接墊721的連接處。第二保護層74可加強第二導線724分別與導電線路部719及第二晶片72a的連接強度同時還可增加第二導線724、第二晶片電極墊723及第二連接墊721的抗氧化性以延長雙面電路板結構700的使用壽命。本實施方式中，該第二晶片72a為光電二極體晶片，如光電二極體(photo diode)，第二晶片72a的第二頂面722包括未被第二保護層74覆蓋的暴露區域725，該暴露區域725對應為該第二晶片72a的感光部。這種結構有利於提升第二晶片72a的收光效率。可以理解，第二保護層74還可覆蓋第二晶片72a除暴露區域725外的其它部分。
第二封裝玻璃76黏合於第二保護層74上，以將第二晶片72a封裝在雙面電路板結構700中以保護第二晶片72a免受水汽及灰塵的侵蝕及密封該暴露區域725。例如，第二保護層74黏合於第二封裝玻璃76的周邊緣以形成封閉空間密封該暴露區域725。在其它實施方式中，根據對收光效率的進一步提升及/或對體積減少等的需要，可以將第二封裝玻璃76移除。
本發明提供的雙面電路板結構700，通過在間隔層901兩相對表面704、705上分別放置晶片組71、72，使電路板結構700集成更多的電子元件同時未增加電路板70的寬度，有利於該雙面電路板結構700的小型化及使用該雙面電路板結構700的電子裝置的小型化。另外，上述實施方式中的雙面電路板結構700適用於光通訊/傳輸領域，其具備光訊號發射及接收的功能。進一步地，電路板結構700厚度（高度）的增加幅度相對於電路板結構700寬度增加幅度要小得多，因此，電路板結構700厚度（高度）的增加對電路板結構700的小型化帶來的影響也較少，例如，雙面電路板結構的厚度增加幅度為幾毫米，而單面電路板結構的寬度增加幅度為1-2cm來設置2個晶片組。
請參閱圖3，本發明第二實施方式提供的一種雙面電路板結構800。該雙面電路板結構800與第一實施方式的雙面電路板結構700不同之處在於：第一保護層83覆蓋第一晶片組81，第二保護層84覆蓋第二晶片組82，而省略了第一封裝玻璃及第二封裝玻璃。
請參閱圖4，本發明第三實施方式提供的一種雙面電路板結構801。該雙面電路板結構801與第一實施方式的雙面電路板結構700不同之處在於：第二保護層86覆蓋第二晶片組85，而省略了第二封裝玻璃。
請參閱圖5至圖6，本發明第四實施方式提供的一種雙面電路板結構100。該雙面電路板結構100與第一實施方式的雙面電路板結構700不同之處在於：第一多層結構102的第一線路層106包括接地部110，該第二線路層108包括導電線路部109，該第一多層結構102開設有貫穿該第二線路層108及第一中間層107的第一通孔101以暴露該接地部110。第一晶片組11置於該第一通孔101內且位於該第一多層結構102的該接地部110上且與該第一多層結構102的該導電線路部109電連接。第一保護層40填充第一通孔101。
第二多層結構202的第三線路層206包括接地部210，該第四線路層208包括導電線路部209，該第二多層結構202開設有貫穿該第四線路層208及第二中間層207的第二通孔201以暴露該接地部210。第二晶片組12置於該第二通孔201內且位於該第二多層結構202的該接地部210上且與該第二多層結構202的該導電線路部209電連接。第二保護層41填充第二通孔201。
該第一晶片組11包括一第一晶片11a，該第一晶片11a包括第一頂面111，該第二晶片組12包括一第二晶片12a，該第二晶片12a包括第二頂面121，該第一多層結構102的該導電線路部109包括第三頂面119，該第二多層結構202的該導電線路部209包括第四頂面219。本實施方式中，該第一頂面111與該第三頂面119處於同一水平面，該第二頂面121與該第四頂面219處於同一水平面。
除具有與上述實施方式的雙面電路板結構相同的優點外，本實施方式的雙面電路板結構100將晶片組11、12置於該通孔101、201內且位於該接地部110、210上，使晶片組11、12相對於導電線路部109、209的高度降低，進而使得連接晶片組11、12與導電線路部109、209的導線（圖未標號）變短，因此可降低導線的等效電感值而降低導線的電感效應，同時也可以減少導線的使用，節約成本。
請參閱圖6，本發明第五實施方式提供的一種雙面電路板結構200。該雙面電路板結構200與第四實施方式的雙面電路板結構100不同之處在於：第一保護層23覆蓋第一晶片組21，第二保護層24覆蓋第二晶片組22，而省略了第一封裝玻璃及第二封裝玻璃。
請參閱圖7，本發明第六實施方式提供的一種雙面電路板結構300。該雙面電路板結構300與第四實施方式的雙面電路板結構100不同之處在於：第二保護層34覆蓋第二晶片組32，而省略了第二封裝玻璃。
請參閱圖8，本發明第七實施方式提供的一種雙面電路板結構400。該雙面電路板結構400與第一實施方式的雙面電路板結構700不同之處在於：第一晶片組51包括複數第一晶片51a，第二晶片組52包括複數第二晶片52a，第一晶片51a的數量與第二晶片52a的數量相同。第一晶片51a為發光晶片，如雷射二極體(laser diode)，第二晶片52a為光電二極體晶片，如光電二極體(photo diode)。
在這個實施方式中，晶片組設置於接地部上，可以理解為接地部包括複數子接地部，每個晶片設置於對應的子接地部上。
請參閱圖9，本發明第八實施方式提供的一種雙面電路板結構500。該雙面電路板結構500與第四實施方式的雙面電路板結構100不同之處在於：第一晶片組61包括複數第一晶片61a，第二晶片組62包括複數第二晶片62a，第一晶片61a的數量與第二晶片62a的數量相同。第一晶片61a為發光晶片，如雷射二極體(laser diode)，第二晶片62a為光電二極體晶片，如光電二極體(photo diode)。
在這個實施方式中，晶片組設置於接地部上，可以理解為接地部包括複數子接地部，每個晶片設置於對應的子接地部上。晶片組設置於通孔內，可以理解為通孔包括複數子通孔，每個晶片設置於對應的子通孔內。
請參閱圖10，本發明第九實施方式提供的一種雙面電路板結構600。該雙面電路板結構600與第七實施方式的雙面電路板結構400不同之處在於：第一晶片組63包括複數第一晶片對64，每個第一晶片對64包括一第一晶片64a及一第二晶片64b，第一晶片64a的數量與第二晶片64b的數量相同。第一晶片64a為發光晶片，如雷射二極體(laser diode)，第二晶片62b為光電二極體晶片，如光電二極體(photo diode)。第二晶片組65包括複數第二晶片對66，每個第二晶片對66包括一第一晶片66a及一第二晶片66b，第一晶片66a的數量與第二晶片66b的數量相同。第一晶片66a為發光晶片，如雷射二極體(laser diode)，第二晶片66b為光電二極體晶片，如光電二極體(photo diode)。
請參閱圖11，本發明第十實施方式提供的一種雙面電路板結構601。該雙面電路板結構601與第八實施方式的雙面電路板結構500不同之處在於：第一晶片組67包括複數第一晶片對68，每個第一晶片對68包括一第一晶片68a及一第二晶片68b，第一晶片68a的數量與第二晶片68b的數量相同。第一晶片68a為發光晶片，如雷射二極體(laser diode)，第二晶片68b為光電二極體晶片，如光電二極體(photo diode)。第二晶片組69包括複數第二晶片對69c，每個第二晶片對69c包括一第一晶片69a及一第二晶片69b，第一晶片69a的數量與第二晶片69b的數量相同。第一晶片69a為發光晶片，如雷射二極體(laser diode)，第二晶片69b為光電二極體晶片，如光電二極體(photo diode)。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，如在其他實施方式中，1）該第一頂面與該第三頂面處於同一水平面，及該第二頂面與該第四頂面處於不同水平面；或2）該第一頂面與該第三頂面處於不同水平面，及該第二頂面與該第四頂面處於同一水平面；或3）該第一頂面與該第三頂面處於不同水平面，及該第二頂面與該第四頂面處於不同水平面。
700，800，801，100，200，300，400，500，600，601．．．雙面電路板結構
70．．．電路板
701，102．．．第一多層結構
702，202．．．第二多層結構
71，72，81，82，85，11，12，21，22，32，51，52，61，62，63，65，67，69．．．晶片組
714，724．．．導線
73，74，83，84，86，40，41，23，34．．．保護層
75，76．．．封裝玻璃
901．．．間隔層
710，720，110，210．．．接地部
706，708，716，718，106，108，206，208．．．線路層
707，717，107，207．．．中間層
709，719，109，209．．．導電線路部
711，721．．．連接墊
101，201．．．通孔
712，111．．．第一頂面
713，723．．．晶片電極墊
715，725．．．暴露區域
722，121．．．第二頂面
119．．．第三頂面
219．．．第四頂面
704．．．第一面
705．．．第二面
71a，72a，11a，12a，51a，52a，61a，62a，64a，64b，66a，66b，68a，68b，69a，69b．．．晶片
64，66，68，69c．．．晶片對
圖1為本發明第一實施方式提供的一種具有封裝玻璃的雙面電路板結構的截面示意圖。
圖2為圖1的雙面電路板結構未安裝該封裝玻璃時的俯視圖。
圖3為本發明第二實施方式提供的一種雙面電路板結構的截面示意圖。
圖4為本發明第三實施方式提供的一種雙面電路板結構的截面示意圖。
圖5為本發明第四實施方式提供的一種雙面電路板結構的截面示意圖。
圖6為本發明第五實施方式提供的一種雙面電路板結構的截面示意圖。
圖7為本發明第六實施方式提供的一種雙面電路板結構的截面示意圖。
圖8為本發明第七實施方式提供的一種雙面電路板結構的截面示意圖。
圖9為本發明第八實施方式提供的一種雙面電路板結構的截面示意圖。
圖10為本發明第九實施方式提供的一種雙面電路板結構的截面示意圖。
圖11為本發明第十實施方式提供的一種雙面電路板結構的截面示意圖。
700．．．雙面電路板結構
70．．．電路板
701．．．第一多層結構
702．．．第二多層結構
71a，72a．．．晶片
714，724．．．導線
73，74．．．保護層
75，76．．．封裝玻璃
901．．．間隔層
710，720．．．接地部
706，708，716，718．．．線路層
707，717．．．中間層
709，719．．．導電線路部
711，721．．．連接墊
712．．．第一頂面
713，723．．．晶片電極墊
715，725．．．暴露區域
722．．．第二頂面
704．．．第一面
705．．．第二面
71，72．．．晶片組

Claims (10)

  1. 一種雙面電路板結構，其包括電路板、第一晶片組及第二晶片組，該電路板包括間隔層、第一多層結構及第二多層結構，該間隔層包括第一面及與該第一面相背的第二面，該第一多層結構形成在該第一面上，該第二多層結構形成在該第二面上，每個多層結構包括形成在該第一面或該第二面上的第一線路層，形成在該第一線路層上的中間層及形成在該中間層上的第二線路層，該第二線路層包括導電線路部及接地部，該第一晶片組設置於該第一多層結構的該接地部上且與該第一多層結構的該導電線路部電連接，該第二晶片組設置於該第二多層結構的該接地部上且與該第二多層結構的該導電線路部電連接。
  2. 如申請專利範圍第1項所述的雙面電路板結構，其中，該第一晶片組包括一發光晶片，該發光晶片包括第一晶片電極墊，該第一多層結構的該導電線路部包括第一連接墊，該第一晶片電極墊通過導線連接該第一連接墊，該第二晶片組包括一光電二極體晶片，該光電二極體晶片包括第二晶片電極墊，該第二多層結構的該導電線路部包括第二連接墊，該第二晶片電極墊通過導線連接該第二連接墊。
  3. 如申請專利範圍第2項所述的雙面電路板結構，其中，該雙面電路板結構還包括保護層，該保護層覆蓋該導線、該第一晶片電極墊、該第二晶片電極墊、該導線分別與該第一晶片電極墊及該第二晶片電極墊的連接處及該導線與該第一連接墊及該第二連接墊的連接處。
  4. 如申請專利範圍第1項所述的雙面電路板結構，其中，該第一晶片組包括複數發光晶片，每個發光晶片包括第一晶片電極墊，該第一多層結構的該導電線路部包括第一連接墊，該第一晶片電極墊通過導線連接該第一連接墊，該第二晶片組包括複數光電二極體晶片，每個光電二極體晶片包括第二晶片電極墊，該第二多層結構的該導電線路部包括第二連接墊，該第二晶片電極墊通過導線連接該第二連接墊。
  5. 如申請專利範圍第1項所述的雙面電路板結構，其中，該第一晶片組包括複數第一晶片對，每個第一晶片對包括一發光晶片及一光電二極體晶片，該第一晶片對的每個發光晶片及每個光電二極體晶片均包括第一晶片電極墊，該第一多層結構的該導電線路部包括第一連接墊，該第一晶片電極墊通過導線連接該第一連接墊，該第二晶片組包括複數第二晶片對，每個第二晶片對包括一發光晶片及一光電二極體晶片，該第二晶片對的每個發光晶片及每個光電二極體晶片均包括第二晶片電極墊，該第二多層結構的該導電線路部包括第二連接墊，該第二晶片電極墊通過導線連接該第二連接墊。
  6. 一種雙面電路板結構，其包括電路板、第一晶片組及第二晶片組，該電路板包括間隔層、第一多層結構及第二多層結構，該間隔層包括第一面及與該第一面相背的第二面，該第一多層結構形成在該第一面上，該第二多層結構形成在該第二面上，每個多層結構包括形成在該第一面或該第二面上的第一線路層，形成在該第一線路層上的中間層及形成在該中間層上的第二線路層，該第一線路層包括接地部，該第二線路層包括導電線路部，該第一多層結構開設有貫穿該第二線路層及該中間層的第一通孔以暴露該接地部，該第二多層結構開設有貫穿該第二線路層及該中間層的第二通孔以暴露該接地部，該第一晶片組置於該第一通孔內且位於該第一多層結構的該接地部上且與該第一多層結構的該導電線路部通過導線連接，該第二晶片組置於該第二通孔內且位於該第二多層結構的該接地部上且與該第二多層結構的該導電線路部通過導線連接。
  7. 如申請專利範圍第6項所述的雙面電路板結構，其中，該第一晶片組包括一發光晶片，該發光晶片包括第一晶片電極墊，該第一多層結構的該導電線路部包括第一連接墊，該第一晶片電極墊通過導線連接該第一連接墊，該第二晶片組包括一光電二極體晶片，該光電二極體晶片包括第二晶片電極墊，該第二多層結構的該導電線路部包括第二連接墊，該第二晶片電極墊通過導線連接該第二連接墊。
  8. 如申請專利範圍第6項所述的雙面電路板結構，其中，該第一晶片組包括複數發光晶片，每個發光晶片包括第一晶片電極墊，該第一多層結構的該導電線路部包括第一連接墊，該第一晶片電極墊通過導線連接該第一連接墊，該第二晶片組包括複數光電二極體晶片，每個光電二極體晶片包括第二晶片電極墊，該第二多層結構的該導電線路部包括第二連接墊，該第二晶片電極墊通過導線連接該第二連接墊。
  9. 如申請專利範圍第6項所述的雙面電路板結構，其中，該第一晶片組包括複數第一晶片對，每個第一晶片對包括一發光晶片及一光電二極體晶片，該第一晶片對的每個發光晶片及每個光電二極體晶片均包括第一晶片電極墊，該第一多層結構的該導電線路部包括第一連接墊，該第一晶片電極墊通過導線連接該第一連接墊，該第二晶片組包括複數第二晶片對，每個第二晶片對包括一發光晶片及一光電二極體晶片，該第二晶片對的每個發光晶片及每個光電二極體晶片均包括第二晶片電極墊，該第二多層結構的該導電線路部包括第二連接墊，該第二晶片電極墊通過導線連接該第二連接墊。
  10. 如申請專利範圍第6項所述的雙面電路板結構，其中，該第一晶片組包括一發光晶片，該發光晶片包括第一頂面，該第二晶片組包括一光電二極體晶片，該光電二極體晶片包括第二頂面，該第一多層結構的該導電線路部包括第三頂面，該第二多層結構的該導電線路部包括第四頂面，該第一頂面與該第三頂面處於同一水平面或處於不同水平面，及該第二頂面與該第四頂面處於同一水平面或處於不同水平面。
TW100125765A 2011-07-21 2011-07-21 雙面電路板結構 TWI514524B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100125765A TWI514524B (zh) 2011-07-21 2011-07-21 雙面電路板結構
US13/239,287 US8780574B2 (en) 2011-07-21 2011-09-21 Double-sided printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100125765A TWI514524B (zh) 2011-07-21 2011-07-21 雙面電路板結構

Publications (2)

Publication Number Publication Date
TW201306186A TW201306186A (zh) 2013-02-01
TWI514524B true TWI514524B (zh) 2015-12-21

Family

ID=47555630

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100125765A TWI514524B (zh) 2011-07-21 2011-07-21 雙面電路板結構

Country Status (2)

Country Link
US (1) US8780574B2 (zh)
TW (1) TWI514524B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201121108A (en) * 2009-07-03 2011-06-16 Seoul Semiconductor Co Ltd Light emitting diode package
TWM406259U (en) * 2011-01-18 2011-06-21 Galaxy Pcb Co Ltd Package substrate of light emitting diode having a double-sided DLC film

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60208886A (ja) * 1984-03-31 1985-10-21 株式会社東芝 電子部品の製造方法
US5386342A (en) * 1992-01-30 1995-01-31 Lsi Logic Corporation Rigid backplane formed from a moisture resistant insulative material used to protect a semiconductor device
US6545227B2 (en) * 2001-07-11 2003-04-08 Mce/Kdi Corporation Pocket mounted chip having microstrip line
US7102240B2 (en) * 2004-06-11 2006-09-05 Samsung Electro-Mechanics Co., Ltd. Embedded integrated circuit packaging structure
US20120037935A1 (en) * 2010-08-13 2012-02-16 Wen-Kun Yang Substrate Structure of LED (light emitting diode) Packaging and Method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201121108A (en) * 2009-07-03 2011-06-16 Seoul Semiconductor Co Ltd Light emitting diode package
TWM406259U (en) * 2011-01-18 2011-06-21 Galaxy Pcb Co Ltd Package substrate of light emitting diode having a double-sided DLC film

Also Published As

Publication number Publication date
US8780574B2 (en) 2014-07-15
US20130021767A1 (en) 2013-01-24
TW201306186A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
JP5470510B2 (ja) 埋め込まれた導電性ポストを備える半導体パッケージ
US6218731B1 (en) Tiny ball grid array package
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
KR20140057979A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US7436680B2 (en) Multi-chip build-up package of optoelectronic chip
TW200637017A (en) Image sensor module package
TW200409334A (en) Chip to eliminate noise and manufacturing method thereof
TWI284402B (en) Build-up package and method of an optoelectronic chip
TWI569404B (zh) 晶片封裝體
TWI594382B (zh) 電子封裝件及其製法
US20170057808A1 (en) Mems chip package and method for manufacturing the same
KR20130089473A (ko) 반도체 패키지
KR20200017240A (ko) 반도체 패키지 및 이의 제조 방법
TWI559464B (zh) 封裝模組及其基板結構
KR101391089B1 (ko) 반도체 패키지 및 그 제조방법
US10426035B2 (en) SGS or GSGSG pattern for signal transmitting channel, and PCB assembly, chip package using such SGS or GSGSG pattern
WO2019007412A1 (zh) 一种影像传感芯片的封装结构及其封装方法
TW201606947A (zh) 晶片之正、背面間電性連接結構及其製造方法
TWI514524B (zh) 雙面電路板結構
JP6142800B2 (ja) 半導体装置及びその製造方法
TWI574363B (zh) 晶片封裝體
US7705445B2 (en) Semiconductor package with low and high-speed signal paths
KR20140006586A (ko) 반도체 장치 및 그 제조 방법
CN203435068U (zh) 影像感测模块
KR20120126365A (ko) 유닛 패키지 및 이를 갖는 스택 패키지

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees