DE2553763C3 - Verfahren zur Herstellung einer elektronischen Schaltung - Google Patents
Verfahren zur Herstellung einer elektronischen SchaltungInfo
- Publication number
- DE2553763C3 DE2553763C3 DE19752553763 DE2553763A DE2553763C3 DE 2553763 C3 DE2553763 C3 DE 2553763C3 DE 19752553763 DE19752553763 DE 19752553763 DE 2553763 A DE2553763 A DE 2553763A DE 2553763 C3 DE2553763 C3 DE 2553763C3
- Authority
- DE
- Germany
- Prior art keywords
- resistors
- conductor tracks
- ceramic substrate
- components
- film technology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Description
35
Die Erfindung betrifft ein Verfahren zur Herstellung einer elektronischen Schaltung mit passiven Bauelementen, die auf einem Keramiksubstrat aufgebracht
sind und die miteinander sowie gegebenenfalls mit aktiven Bauelelementen über Leiterbahnen entsprechend der Schaltungsstruktur verbunden sind.
Der Trend zur Miniaturisierung elektronischer Schaltkreise hat im wesentlichen zu zwei Lösungen
geführt, welche unter den Bezeichnungen Filmschaltkreise und monolithische Schaltkreise bekanntgeworden sind. Beide haben ihre Vorteile, die sich aus der
Technologie ergeben, Filmschaltkreise bestehen aus einem Trägerkörper, d.h. einem Substrat, auf dem so
passive Bauelemente, wie etwa Widerstände oder Kondensatoren oder auch Leiterbahnen in einer dünnen
Schicht in Form eines Films aufgebracht sind.
Man unterscheidet weiterhin zwischen Dick- und Dünnfilmschaltkreisen.
Bei der Dickfilmtechnik wird ein keramisches Substrat als Träger verwendet Die passiven Bauelemente sowie die Leiterbahnen werden im Siebdruckverfahren auf die Oberfläche des Substrats aufgetragen und
bei höheren Temperaturen eingebrannt Die hierbei zur Anwendung kommenden Siebdruckpasten enthalten
Glasanteile, welche beim Einbrennvorgang mit dem keramischen Material reagieren, wodurch eine haftfeste
Verbindung zwischen passiven Bauelementen, bzw. Leiterbahnen und Substrat hergestellt wird. Wegen des
Glasanteiles in den Pasten kann jedoch beispielsweise der ohmsche Widerstand in den Leiterbahnen nicht auf
das wünschenswerte Maß reduziert werden, was
zwangsläufig eine Verringerung der Kreisgüten zur
Folge hat Die durch das Glas bedingte Körnigkeit des Materials verhindert weiterhin eine hinreichende hohe
Kantenschärfe, wie sie beispielsweise bei Leiterbahnen in der Mikrowellentechnik erforderlich ist
Eine hohe Konturenschärfe ist dagegen in Dünnfilmtechnik ohne Schwierigkeiten realisierbar. Die Widerstände oder die Leiterbahnen werden hierbei üblicherweise aufgedampft und gegebenenfalls galvanisch
verstärkt Zur Erzeugung der Leiterbahnen wird zunächst eine Haftschicht, beispielsweise aus Chrom, auf
dem Substrat aufgebracht und hierauf eine Schicht aus Gold galvanisch abgeschieden. Die Strukturierung kann
auch mit Hilfe der Fotolacktechnik erfolgen. Widerstände werden in ähnlicher Weise, jedoch unter Verwendung von Widerstandsmaterialien, hergestellt, allerdings ist hier eine obere Grenze der Widerstandswerte
vorgegeben, welche durch die Abmessungen der üblicherweise in Mäanderform ausgebildeten Widerstände bedingt ist
Um diesen Nachteil zu umgehen, werden bisweilen auch diskrete Widerstände, z. B. in Chip-Form, in
Dünnfilmschaltkreise eingesetzt Hierbei muß man aber auf die fertigungstechnischen Vorteile der Dick- oder
Dünnfilmtechnologie verzichten und muß weiter einen höheren Raumbedarf des gesamten Schaltkreises in
Kauf nehmen.
Der Erfindung lag daher die Aufgabe zugrunde, ein Verfahren anzugeben, welches die Vorteile von
gedruckten Dickschichtwiderständen und die Mikrowellentauglichkeit aufgedampfter und gegebenenfalls
galvanisch verstärkter Leiterbahnen vereint
Diese Aufgabe wird erfindungsgemäß dadurch gelöst daß als Widerstände dienende Bauelemente sowie
Anschlußflecken in Dickfilmtechnik auf das Keramiksubstrat aufgebracht werden, daß die Widerstände
sowie die Anschlußflecken eingebrannt und alle Widerstände sodann abgeglichen werden und daß
anschließend Leiterbahnen in Dünnfilmtechnik auf das Keramiksubstrat sowie die Anschlußflecken aufgebracht werden.
Die Erfindung soll anhand der Figur noch näher erläutert werden.
Die Figur stellt einen Ausschnitt aus einem Schaltkreis dar, welcher auf einem Substrat 1, z. B. aus AI2O3,
besteht Auf die Oberfläche des Substrats 1 werden im Siebdruckverfahren zunächst der Widerstand 2 und die
Anschlußflecken 3 aufgebracht und sodann eingebrannt Nach dem Einbrennvorgang erfolgt der Abgleich des
Widerstandes beispielsweise mit Hilfe von Laserstrahlen odler Sandstrahlen. Nunmehr wird z. B. unter
Verwendung von Masken eine Haftschicht vorzugsweise aus Chrom, auf die Substratoberfläche und die
Anschlußflecken 3 aufgedampft und sodann auf diese Haftschicht eine Goldschicht aufgebracht Das Aufbringen der Goldschicht wird zweckmäßigerweise zunächst
durch Aufdampfen und anschließend durch galvanische Abscheidung vorgenommen. Falls die Strukturierung
der Leiterbahnen nicht bereits beim Aufdampfen erfolgte, kann dies selbstverständlich nun auch unter
Verwendung der Fotolacktechnik durchgeführt werden.
Nach Vorliegen der in Dick- und Dünnfilmtechnik aufgebauten Anordnung lassen sich dann ohne Schwierigkeiten noch diskrete Bauelemente, wie beispielsweise
Transistoren, in die Schaltung einbauen.
Die Vorteile der erfindungsgemäßen Lösung sind darin zu sehen, daß für solche Schaltkreise Einsatzmöglichkeiten in der Mikrowellentechnik bis in den
GHz-Bereich bestehen. Dies ist in erster Linie darauf
zurückzuführen, daß z. B. durch geätzte Goldleiterstrukturen
eine bessere Kantenschärfe, kleinere Leiterbreiten und Schlitzabmessungen und dünnere Leiterschichten
herstellbar sind. Wegen der fehlenden Glasanteile im Gold der Leiterbahnen ist zuderu die Bondbarkeit
verbessert
Andererseits ist aber auch der mit Hilfe von Laseroder
Sandstrahlen mögliche Abgleich gedruckter Widerstände im Gegensatz zu aufgedampften Widerständen
ieichter durchführbar, da letztere chemisch oxidiert und durch Aufdampfen von Dielektrika
zusätzlich passiviert werden müssen. Auch die Anschaffung weiterer Aiifdampf- bzw. Sputteranlagen, welche
die Verarbeitung von Widerstandsmaterialien und Dielektrika gestatten, ist nicht erforderlich. In Dickfilmtechnik
sind zudem größere Widerstandsbereiche realisierbar, z. B. 10 Ω bis ca. 10 M Ω gegenüber 200 Ω
bis 10 K. Ω, welche in Dünnfilmtechnik möglich sind.
Die Vorteile der erfindungsgemäßen Lösung lassen sich anhand nachfolgender Untersuchungsergebnisse
noch besser beurteilen.
Zur Anwendung kamen Keramiksubstrate mit einem
Al2O3-GeImIt von 96% und den Abmessungen 1" χ 1",
die mit verschiedenen Widerstandspasten sowie mit Goldplatinpasten über ein Testlayout bedruckt wurden.
Die jeweiligen Flächenwidersiände lagen bei 100Ω,
Nach Ermittlung der Widerstandswerte nach dem Brennvorgang und kurzer Reinigung der Substrate
wurden dieselben dem üblichen Aufdampf- und Galvanisierprozeß unterworfen.
Die mit ca. 8 μΐη Gold zusätzlich beschichteten
Substrate wurden belackt, über das Negativ des Leiterbahn-Layouts belichtet, entwickelt und geätzt.
Beim erneuten Vermessen der Widerstände ergab sich eine Änderung von 0 bis 1 °/o. Selbst nach anschließender
Lagerung gemäß verschärfter Prüfvorschrift, z. B. 28 Zyklen a 24 h bei Temperaturen von — 10°C bis
+ 65° C und relativer Luftfeuchte von 98%, betrug die zusätzliche Widerstandsänderung maximal 5%o des
Ausgangswertes. Ebenso beeinflußte eine längere Lagerung der Substrate bei Raumtemperatur die
Eigenschaften nicht mehr.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Verfahren zur Herstellung einer elektronischen Schaltung mit passiven Bauelementen, die auf einem
Keramiksubstrat aufgebracht sind und die miteinan- s der sowie gegebenenfalls mit aktiven Bauelementen
über Leiterbahnen entsprechend der Schaltungsstruktur verbunden sind, dadurch gekennzeichnet, daß als Widerstände dienende Bauelemente (2) sowie Anschlußflecken (3) in Dickfilmtech-
nik auf das Keramiksubstrat (1) aufgebracht werden, daß die Widerstände (2) sowie die Anschlußflecken
(3) eingebrannt und alle Widerstände sodann abgeglichen werden und daß anschließend Leiterbahnen (4) in Dünnfilmtechnik auf das Keramiksub-
strat (1) sowie die Anschlußflecken (3) aufgebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus Metalloxid und Glasanteilen
bestehende Widerstände (2) und aus Gold und Glasanteilen bestehende Anschlußflecken (3) auf das
Keramiksubstrat (1) aufgedruckt werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung der Leiterbahnen (4)
zunächst eine Haftschicht, vorzugsweise aus Chrom, aufgedampft wird und daß anschließend die
Haftschicht durch eine aufgedampfte und/oder galvanisch aufgebrachte Goldschicht verstärkt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß abschließend gegebenenfalls aktive
Bauelemente mit der in Dick- und Dünnfilmtechnik aufgebauten Anordnung entsprechend der Schaltungsstruktur verbunden werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752553763 DE2553763C3 (de) | 1975-11-29 | 1975-11-29 | Verfahren zur Herstellung einer elektronischen Schaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752553763 DE2553763C3 (de) | 1975-11-29 | 1975-11-29 | Verfahren zur Herstellung einer elektronischen Schaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2553763A1 DE2553763A1 (de) | 1977-06-02 |
DE2553763B2 DE2553763B2 (de) | 1981-02-05 |
DE2553763C3 true DE2553763C3 (de) | 1982-08-19 |
Family
ID=5963032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752553763 Expired DE2553763C3 (de) | 1975-11-29 | 1975-11-29 | Verfahren zur Herstellung einer elektronischen Schaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2553763C3 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3605160A1 (de) * | 1985-02-22 | 1986-09-04 | Mitsubishi Denki K.K., Tokio/Tokyo | Verfahren zur herstellung eines hybrid-integrierten schaltungssubstrats |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1539669A (en) * | 1977-06-14 | 1979-01-31 | Standard Telephones Cables Ltd | Making connections to thick film circuits |
DE2903428C2 (de) * | 1979-01-30 | 1985-10-24 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur Herstellung von Schaltungen in Dünnschichttechnik mit Dickschichtkomponenten |
DE2952161A1 (de) * | 1979-12-22 | 1981-06-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Duennfilmschaltung |
JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
DE3130159A1 (de) * | 1981-07-30 | 1983-02-17 | Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt | "verfahren zur herstellung von leiterplatten" |
DE3532834A1 (de) * | 1985-09-12 | 1987-03-19 | Schering Ag | Verfahren zur integration von widerstaenden in chemisch abgeschiedene leiternetzwerke |
US4837050A (en) * | 1986-09-30 | 1989-06-06 | Asahi Chemical Research Laboratory Co., Ltd. | Method for producing electrically conductive circuits on a base board |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3256588A (en) * | 1962-10-23 | 1966-06-21 | Philco Corp | Method of fabricating thin film r-c circuits on single substrate |
US3317653A (en) * | 1965-05-07 | 1967-05-02 | Cts Corp | Electrical component and method of making the same |
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
FR1553083A (de) * | 1967-11-29 | 1969-01-10 | ||
US3576668A (en) * | 1968-06-07 | 1971-04-27 | United Aircraft Corp | Multilayer thick film ceramic hybrid integrated circuit |
DE2314423C3 (de) * | 1973-03-23 | 1981-08-27 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur Herstellung einer Referenzgleichspannungsquelle |
-
1975
- 1975-11-29 DE DE19752553763 patent/DE2553763C3/de not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3605160A1 (de) * | 1985-02-22 | 1986-09-04 | Mitsubishi Denki K.K., Tokio/Tokyo | Verfahren zur herstellung eines hybrid-integrierten schaltungssubstrats |
Also Published As
Publication number | Publication date |
---|---|
DE2553763B2 (de) | 1981-02-05 |
DE2553763A1 (de) | 1977-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0414871B1 (de) | Kapazitiver drucksensor und verfahren zu seiner herstellung | |
DE2736055C3 (de) | Mehrschichtige gedruckte Schaltung und Verfahren zum Herstellen der mehrschichtigen gedruckten Schaltung | |
DE3705279A1 (de) | Widerstand in chip-form sowie verfahren zu dessen herstellung | |
EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE2553763C3 (de) | Verfahren zur Herstellung einer elektronischen Schaltung | |
DE102010035835A1 (de) | Herstellungsverfahren für keramische Substrate mit großer Präzision | |
DE2916425C2 (de) | Dehnungsmeßstreifen und Verfahren zu seiner Herstellung | |
EP1707037B1 (de) | Verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement | |
DE3722576A1 (de) | Elektrischer schichtwiderstand und verfahren zu dessen herstellung | |
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
EP0016263B1 (de) | Dünnschichtwiderstand mit grossem Temperaturkoeffizienten und Verfahren zu dessen Herstellung | |
DE19521737C2 (de) | Verfahren zur Herstellung eines in einen gesinterten Körper integrierten Widerstands und Verfahren zur Herstellung einer Mehrschichtkeramik | |
DE3146020C2 (de) | Temperaturabhängiger Widerstand, insbesondere für Widerstandsthermometer | |
DE3034175C2 (de) | ||
DE2526553C3 (de) | Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung | |
DE1965493A1 (de) | UEbertragpapier zur Herstellung gedruckter Schaltungen | |
DE1791233B1 (de) | Verfahren zur Herstellung eines Funktionsblocks,insbesondere fuer datenverarbeitende Anlagen | |
DE19780905C2 (de) | Widerstand und Verfahren zu seiner Herstellung | |
DE3524832A1 (de) | Herstellung von duennfilmschaltungen | |
DE3524807A1 (de) | Herstellung von duennfilmschaltungen | |
DE10333439A1 (de) | Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes | |
DE1915756C3 (de) | Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten | |
DE3222938A1 (de) | Vielschicht-keramikplatte | |
DE19716356A1 (de) | Verfahren zur Herstellung von monolithischen elektronischen Teilen | |
DE2346669C3 (de) | Verfahren zur Herstellung einer integrierten Dünnfilmanordnung mit abgleichbaren Widerständen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8263 | Opposition against grant of a patent | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |