DE3605160A1 - Verfahren zur herstellung eines hybrid-integrierten schaltungssubstrats - Google Patents

Verfahren zur herstellung eines hybrid-integrierten schaltungssubstrats

Info

Publication number
DE3605160A1
DE3605160A1 DE3605160A DE3605160A DE3605160A1 DE 3605160 A1 DE3605160 A1 DE 3605160A1 DE 3605160 A DE3605160 A DE 3605160A DE 3605160 A DE3605160 A DE 3605160A DE 3605160 A1 DE3605160 A1 DE 3605160A1
Authority
DE
Germany
Prior art keywords
layer
resistor
chemical plating
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3605160A
Other languages
English (en)
Other versions
DE3605160C2 (de
Inventor
Mitsuyuki Takada
Hayato Amagasaki Hyogo Takasago
Ryusaku Tsukao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3605160A1 publication Critical patent/DE3605160A1/de
Application granted granted Critical
Publication of DE3605160C2 publication Critical patent/DE3605160C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

1A-5377
ME-939
(F-4037-01/02)
MITSUBISHI DENKI KABUSHIKI KAISHA Tokyo, Japan
Verfahren zur Herstellung eines hybrid-integrierten
SchaltungsSubstrats
Beschreibung
Die Erfindung betrifft ein Verfahren zur Herstellung eines hybrid-integrierten Schaltungssubstrats und insbesondere ein Verfahren zur Herstellung eines Substrats für hybrid-integrierte Schaltungen hoher Dichte.
Als ein solches Substrat für integrierte Schaltungen wurden bisher verschiedene Typen verwendet, nämlich: (1) ein Dickfilm-Substrat für hybrid-integrierte Schaltungen , erhalten mit Hilfe der Dickfilm-Formtechnik. Dabei wird ein dicker Film einer elektrisch leitfähigen Paste und/oder ein dicker Film einer Widerstandspaste auf ein elektrisch isolierendes f hitzefestes Substrat,
• it·
z. Bo ein Aluminiumoxid-Keramiksubstrat, aufgedruckt und nachfolgend gebacken. (2) Ein Dünnfilm-Substrat für eine hybrid-integrierte Schaltung, erhalten nach der Dünnfilm-Formtechnik s nämlich durch Verdampfungsabscheidung5 Sputtern oder dergl.; (3) Substratef welche durch eine Kombination von Dickfilm-Formtechniken und Dünnfilm-Formtechniken erhalten wurdens und (4) Substrate, welche erhalten wurden durch Ausbildung eines gedruckten Widerstandes aus einem Polymeren auf ein Papier "»Phenolharz-Substrat oder dergl»
Das Dünnfilm-Substrat für hybrid-integrierte Schaltungen wird auf verschiedenen Gebieten angewendets bei denen eine hohe Betriebszuverlässigkeit erforderlich ist sowie eine hohe Leistung und sehr feine Schaltungsmuster oder derglo essentielle Erfordernisse sind* Dieses Substrat wird daher in der Hauptsache für elektronische Geräte und Einrichtungen für den industriellen Gebrauch verwendet» Die Produktionskosten für solche Dünnfilm-Substrate für hybrid-integrierte Schaltungen sind jedoch höher als die Kosten für die Dickfilm-Substrate für hybrid-integrierte Schaltungen*
Andererseits werden Dickfilm-Substrate für hybrid-integrierte Schaltungen dadurch hergestellt, daß man ein Substrat zunächst bedruckt und anschließend backt, wobei man zur Herstellung eines Widerstands eine Cermet-Widerstandspaste* z„ B, mit Rutheniumoxid oder derglo, verwendet und als elektrisch leitfähige Schicht eine Edelmetallpaste mit z.B. Silber-Palladium-> Platin-Palladium , Gold oder dergl* Solche Dickfilm-Substrate für hybrid-integrierte Schaltungen werden auf nahezu jedem Gebiet angewendet vom Haushaltsbereich bis zum industriellen Bereich«
- S-
Ferner werden Dickfilm-Harzsubstrate für integrierte Schaltungen verwendet, welche aus einem organischen Substrata wie Papier-Phenolharz oder dergles bestehen* auf das ein gedruckter Widerstand aus einem Polymeren aufgedruckt (und anschließend gehärtet) wurdef während ein elektrisch leitfähiges Muster durch Ätzen einer Kupferfolie oder durch Drucken und Härten einer Silber-Polymer-Paste hergestellt wird* Ein solches Substrat findet Anwendung auf dem Gebiet der Haushaltsgeräte, wobei die Verringerung der Herstellungskosten der Hauptzweck ist« Bei einem solchen Dickfilm-Harzsubstrat für integrierte Schaltungen muß man jedoch einen bei niedriger Temperatur aushärtenden Widerstand verwenden« Dieses Material ist aber dem Cermetwiderstand s welcher durch Backen bei hoher Temperatur erhalten wird9 unterlegen und ferner auch dem Dünnfilm-Widerstand, und zwar sowohl hinsichtlich der Leistungsfähigkeit als auch hinsichtlich der Betriebszuverlässigkeit. Darüber hinaus treten verschiedene andere Nachteile auf. Die Wärmeabführungseigenschaften sind zu ungenügend für die Verwendung als Stromquelleneinrichtung» Die Erzielung hoher Integrationsdichten ist schwierig» Wegen dieser Schwierigkeiten bleibt der Einsatz von Dickfilm-Substraten für hybridintegrierte Schaltungen auf diejenigen Haushaltsgeräte beschränkt, bei denen die Verringerung der Herstellungskosten das Hauptproblem darstellt»
Bei dem oben erwähnten Dickfilm-Substrat für hybridintegrierte Schaltungen kann man einen weiten Bereich von Widerstandswerten Z0B0 durch Verwendungen des Cermet-Widerstandsmaterials vom Rutheniumoxid-Typ als Widerstand erreichen. Da ferner der Film durch Backen bei hoher Temperatur (50O0C oder darüber) gebildet wird> sind seine Leistungsfähigkeit und Betriebszuverlässig-
keit überlegenο Daher erfolgt die Anwendung auf nahezu jedem Gebiet von Haushaltsgeräten bis zum industriellen Einsatz.
Ein solches Dickfilm-Substrat für hybrid-integrierte Schaltungen hat jedoch den Nachteil hoher Produktionskosten „ und zwar wegen der Verwendung von Edelmetallen für die elektrisch leitfähige Schicht» Darüber hinaus wird das Silber, welches als Hauptmaterial eingesetzt wirdj leicht in einem geschmolzenen Lotbad während des Lötens der Schaltungelemente aufgelöst. Hierbei kommt es zu dem Problem des sog« "Auffressens durch das Lot"«, Dies erfordert sorgfältige Steuerung des Lötprozesses und insbesondere die Verwendung eines silberhaltigen Lots sowie eine sorgfältige Temperatursteuerung oder derglo
Ferner kann man für die elektrisch leitfähige Schicht des Dickfilm-Substrats für hybrid-integrierte Schaltungen eine Basismetallpaste aus Kupfer, Nickel oder dergl* verwendenj und zwar anstelle der vorerwähnten Edelmetallpastee Hierdurch werden die Herstellungskosten verringerte Ferner wird die Impedanz der elektrisch leitfähigen Schicht verändert» Die Herstellung der elektrisch leitfähigen Schicht mit solchen Basismetallen erfordert jedoch ein Brennen unter Stickstoffatmosphäre, was zu erheblichen Problemen führt, insbesondere zum Problem der Entwicklung einer geeigneten Widerstandspaste usw.
Zum Zwecke der Überwindung dieser Schwierigkeiten hat man daher ein Verfahren zur Herstellung eines hybridintegrierten Schaltungssubstrats vorgeschlagen,, welches die Verfahrensstufen gemäß den Fig* 2, 3 und 4 umfaßt. Fig«, 2 zeigt eine Draufsicht des elektrisch isolieren-
den Substrats der herkömmlichen lusführungsform^ auf dem ein Widerstand ausgebildet wurde» Fig. 3 zeigt eine Draufsicht der hybrid-integrierten Schaltung der herkömmlichen Ausführungsform. Fig» 4 zeigt eine vergrößerte Teilschnittansicht der hybrid-integrierten Schaltung der Figo 3 entlang der Linie IH-III.
Das Bezugszeichen 101 bezeichnet ein elektrisch isolierendes Substrat, ζ „EL ein Aluminiumoxid·=-Keramiksubstrat oder derglo Das Bezugszeichen 102 bezeichnet einen Widerstand auf einem vorbestimmten Bereich des elektrisch isolierenden Substrats 101. Der Widerstand besteht in diesem Falle aus einem Cermetwiderstand vom Rutheniumoxid-Typ , welcher durch Brennen erhalten wurde» Das Bezugszeichen 103 bezeichnet eine Aktivierungsschicht zur Abscheidung einer chemischen Plattierung auf dem elektrisch isolierenden Substrat 101? erhalten durch Drucken in Kontakt mit dem Widerstand 102, Das Bezugszeichen 104 bezeichnet eine elektrisch leitfähige Schicht auf der aktivierenden Schicht 103s erhalten durch das chemische Plattieren»
Zunächst wird gemäß Fig. 2 der Cermet-Widerstand 102 durch Drucken und Brennen ausgebildet, wobei man eine Widerstandspaste vom Rutheniumoxid-Typ verwendet,, Damit wird ein vorbestimmter Teilbereich des Aluminiumoxid-Keramiksubstrats 101 bedruckt» Die Brenntemperatur liegt bei 5000C oder darüber (z.B. bei 8500C)3 Nachfolgend wird die Aktivierungsschicht 103 ausgebildet, und zwar wiederum durch Drucken und Brennen. Dabei wird eine Aktivierungspaste verwendet» Diese wird auf einen Teilbereich des Substrats 101 aufgebracht, auf dem der elektrische Leiter ausgebildet werden soll. Die Aktivierungspaste wird so aufgedruckt, daß sie in Kontakt mit dem
Widerstand 102 steht. Diese Aktxvierungspaste enthält ein katalytisches Metall für die Abscheidung der chemischen Plattierungsschicht sowie eine Glaskomponente zur Gewährleistung einer Haftkraft in bezug auf das Substrat 101 zur Zeit des Brennens. Man kann Z0B0 Catapaste CCP-3730 (Warenzeichen der Okuno Chemical Industries Co* Ltd«) verwenden«
Das so erhaltene Aluminiumoxid-Keramiksubstrat 101 wird sodann in ein chemisches Plattierungsbad eingetaucht, wobei eine Plattierungsschicht ausgebildet wird, und zwar nur auf der Aktivierungsechicht 103* Auf diese Weise erhält man eine elektrisch leitfähige Schicht 104,, Man kann auf diese Weise einen Ohmschen Kontakt zwischen dem Cermetwiderstand 102 und der elektrisch leitfähigen Schicht 104 herstellen^ und zwar durch eine Diffusionsschicht , welche zur Zeit des Brennens der Aktivierungspaste ausgebildet wird.ο Auf diese Weise wird das hybridintegrierte Schaltungssubstrat erhalten, welches den Widerstand 102 umfaßt sowie die elektrisch leitfähige Schicht 104.
Da die elektrisch leitfähige Schicht durch Plattierung des Basismetalls, wie Nickel* usw., in den vorerwähnten Verfahrensstufen hergestellt werden kann* erhält man das hybrid-integrierte Schaltungssubstrat auf äußerst wirtschaftliche Weise, ohne daß ein Brennen in einer speziellen Atmosphäre erforderlich wäre.
Bei diesem herkömmlicherweise angewendeten Verfahren wird jedoch das Muster des elektrischen Leiters vom Muster der aufgedruckten Aktivierungspaste bestimmt. Dies hat zur Folge, daß die Musterintegrierung des Leiters nur in dem gleichen Maße möglich ist wie bei dem vor-
erwähnten Dickfilmleiter« Darüber hinaus besteht die Möglichkeit, daß der Dickfilm-Widerstand in direkten Kontakt mit der Plattierungsflüssigkeit kommt, was in einigen Fällen zu unerwünschter Beeinflussung der Charakteristika des Widerstands führt«
Es ist Aufgabe der vorliegenden Erfindung, diese Probleme zu überwinden.
Insbesondere ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Substrats für hybrid-integrierte Schaltungen hoher Dichte zu schaffen« Dabei soll ein äußerst feines Leitfahigkeitsmuster durch chemisches Plattieren ausgebildet werden« Dabei soll die chemische Plattierung auf das Substrat erfolgen, während der vor der chemischen Plattierung bereits ausgebildete Widerstand geschützt ist.
Erfindungsgemäß wird ein Verfahren zur Herstellung eines hybrid-integrierten Schaltungssubstrats geschaffen* welches die folgenden Stufen umfaßt? Herstellung eines Widerstands auf einem elektrisch leitfähigen Substrat; Ausbildung einer aktivierenden Schicht zur Abscheidung einer chemischen Plattierungsschicht auf dem elektrisch isolierenden Substrat in Kontakt mit dem Widerstand; Ausbildung einer stabilen Harzschicht während der chemischen Plattierungsstufe durch das photolithographische Verfahren zum Zwecke der Abdeckung des Widerstands mit Ausnahme derjenigen Bereiche der Aktivierungsschichtj, auf denen ein elektrischer Leiter ausgebildet werden soll; Herstellung der elektrisch leitfähigen Schicht durch chemisches Plattieren auf den freiliegenden Bereichen der Aktivierungsschicht.
Im folgenden wird die Erfindung anhand von. Zeichnungen näher erläutert; es zeigen?
Figo 1 einen Schnitt des hybrid-integrierten Schaltungssubstrats gemäß einer bevorzugten Ausführungsform der Erfindung;
Fig» 2 und 3 eine Draufsicht der Verfahrensstufen der Herstellung herkömmlicher hybrid-integrierter Schaltungssubstrate; und
Fig. 4 einen Teilschnitt durch das herkömmliche hybrid-integrierte Schaltungssubstrate
In Fig. 1 bezeichnet das Bezugszeichen 1 ein elektrisch isolierendes Substrate Es handelt sich ζ„Β* um ein Aluminiumoxid-Keramiksubstrato Das Bezugszeichen 2 bezeichnet einen Widerstand s welcher auf dem Aluminiumoxid-Keramiksubstrat ausgebildet wurde. Bei dieser Ausführungsform handelt es sich um einen Dickfilm-Widerstand vom Rutheniumoxid-Typ ο Das Bezugszeichen 3 bezeichnet eine Aktivierungsschicht9 welche auf dem Aluminiumoxid-Keramiksubstrat 1 ausgebildet wurde, und zwar derart, daß sie in Kontakt mit dem Dickfilm-Widerstand 2 vom Rutheniumoxid-Typ steht* Das Bezugszeichen 4 bezeichnet eine Harzschicht, welche ausgebildet wird* um den Widerstand 2 abzudecken» jedoch mit Ausnahme derjenigen Bereiche der Aktivierungsschicht 3* auf denen die elektrisch leitfähige Schicht 5 ausgebildet werden soll. Bei dieser Ausführungsform handelt es sich um eine Polyimid-Schichtj welche erhalten wird durch Verwendung einer Polyimid-Vorstufe mit photoempfindlichen Eigenschaften. Das Bezugszeichen 5 bezeichnet eine elektrisch leitfähige Schicht, welche erhalten wird durch chemisches Plattieren auf einem Teilbereich der aktivierten Schicht 3* auf dem sich keine Polyimid-Schient 4 befindet»
Zunächst wird eine in den Zeichnungen nicht dargestellte Widerstandspaste vom Rutheniumoxid-Typ durch Siebdruck auf das Äluminiumoxid-Keramiksubstrat 1 aufgebracht und darm bei der maximalen Temperatur von 8500C unter Verwendung eines Gürtelofens gebrannt« Dabei erhält man den Dickfilm-Widerstand 2 vom Rutheniumoxid-Typ *
Nachfolgend wird eine Paste verwendet, welche in der Hauptsache aus Glaspulver besteht sowie aus Palladiummetallteilchen mit der katalytischen Funktion in bezug auf das chemische Plattieren» Man kann z.B. Catapaste CCP-3730 (Warenzeichen der Okuno Chemical Industries Co. Ltd»5 verwenden* Diese Paste wird im Siebdruck auf das Aluminiumoxid-Keramiksubstrat 1 aufgebracht, und zwar derart, daß sie im Kontakt mit dem Dickfilm-Widerstand vom Rutheniumoxid-Typ ist. Danach wird die Paste gebrannt* Im Falle der Catapaste CCP-3730 erfolgt das Brennen bei der maximalen Temperatur von 68O0C8 Auf diese Weise erhält man die Aktivierungsschicht 3=
Sodann wird eine Polyimid-Vorstufe mit Photoempfindlichkeit verwendet« Man setzt z.B. Photoneece (Warenzeichen der Toray Co *s Ltd,, Japan) ein* Damit wird die gesamte Fläche des Aluminiumoxid-= Keramiksubstrats beschichtet einschließlich des Widerstands 2e Danach wird die Paste getrocknet und der getrocknete Beschichtungsfilm wird mit ultravioletten Strahlen unter Verwendung einer zweckentsprechenden Maske belichtet« Danach wird das solcherart UV-belichtete Substrat mit einer Entwicklerflüssigkeit entwickelt. Im Falle von Photoneece verwendet man eine Flüssigkeit, welche in der Hauptsache aus N-Methyl-2-pyrrolidon und Methanol besteht. Hierdurch wird die Polyimid-Vorstufe in denjenigen Bereichen entfernt, in denen keine Belichtung vorgenommen wurde. Sodann wird
das entwickelte Substrat zum Zwecke des Brennens erhitzt ο Im Falle von Photoneece erfolgt das Erhitzen auf 35O0Co Dabei wird die Polyimid-Schicht 4 ausgebildet,, Man kann auf diese Weise eine stabile Harzschicht erhalten , welche bei der chemischen Plattierungsstufe vorliegt,, Es wird also ein photolithographisches Verfahren angewendet, um den vorerwähnten Widerstand abzudecken» und zwar mit Ausnahme derjenigen Bereiche der aktivierenden Schicht 3p in denen die elektrisch leitfähige Schicht ausgebildet werden soll*
Im Anschluß an die vorerwähnten Verfahrens stufen wird das gesamte Substrat in eine chemische Plattierungsflüssigkeit eingetaucht« Es wird z.B* die Plattierungsflüssigkeit Nr. 9048 der McDermit Co- Inc verwendete Die Flüssigkeit wird auf eine1 Temperatur von 600C gehalten» Da die Polyimid-Schicht 4 in dieser chemischen Flüssigkeit stabil ist, ist der Widerstand 2 vorzüglich geschützt und die Kupferplattierung erfolgt nur in denjenigen Bereichen* in denen die vorerwähnte Aktivierungsschicht 3 freiliegto Auf diese Weise wird die elektrisch leitfähige Schicht 5 ausgebildet» Da diese elektrisch leitfähige Schicht ein Muster gemäß der photoIithographischen Technik erhielt, kann man äußerst dünne Linien ausbilden» Wie beschrieben, erhält man die Aktivierungsschicht 103 unter Verwendung einer Paste, welche in der Hauptsache aus Glaspulver und Metallpartikeln besteht. In dieser Paste liegen die Metallpartikel in der Hauptsache im zentralen Bereich der Oberfläche der Aktivierungsschicht vor, so daß man die elektrische Isolierung an beiden Seiten der Schicht erhält« Dies trägt zusätzlich dazu bei, daß man die Aktivierungsschicht mit einem äußerst feinen Muster erhalten kann«,
• Ao ·
Bei der vorstehend beschriebenen Ausführungsform wurde zur Ausbildung der Harzschicht eine Polyimid-Yorstufe eingesetzt j welche Photoempfindlichkeitseigenschaften aufweist. Die Erfindung ist jedoch nicht auf dieses Beispiel beschränkt. Man kann vielmehr jedes beliebige Harzmaterial verwenden, vorausgesetzt, daß es in einem Muster aufgebracht werden kann , doh«, dem Itzprozeß unter Verwendung eines gesonderten Photoresistfilms unterworfen werden kanns und vorausgesetzt, daß das Harzmaterial gegenüber der chemischen Plattierungsflüssigkeit stabil istc Beispiele für solche Harzmaterialien sindi Lacke vom Polyamid-Carbonsäure-Typ (welche selbst keine photoempfindlichen Eigenschaften aufweisen); Epoxyharze (welche selbst keine photoempfindlichen Eigenschaften aufweisen) und andere»
Ferner können verschiedene Zubereitungen des katalytischen Metalls und der Glaskomponente der Paste für die Ausbildung der Aktivierungsschicht verwendet werden» Als katalytisches Metall für die chemische Plattierung kann man z* B0 neben Palladium auch andere Metalle, wie Nickel oder dergl<,„ verwenden^ welche katalytische Funktionen haben und bei hohen Temperaturen stabil sind*
Wie vorstehend beschrieben, kann man erfindungsgemäß ein sehr feines Leitungsmuster erhalten, und zwar durch folgende Verfahrensstufenι Ausbildung eines Widerstands auf einem elektrisch isolierenden Substrat; Ausbildung einer aktivierenden Schicht für die Abscheidung einer chemischen Plattierung auf dem elektrisch isolierenden Substrat, und zwar in Kontakt mit dem Widerstand; Ausbildung einer stabilen Harzschicht, welche während der chemischen Plattierungsstufe stabil ist, und zwar durch ein Photo-Ätzverfahren unter Abdeckung des Widerstands
mit Ausnahme derjenigen Bereiche der Aktivierungsschicht, auf denen ein elektrischer Leiter ausgebildet werden soll; Herstellung der elektrisch leitfähigen Schicht durch chemisches Plattieren der freiliegenden Bereiche der Aktivierungsschicht. Auf diese Weise erhält man ein Substrat einer hybrid-integrierten Schaltung äußerst hoher Dichte, wobei während der Plattierungsstufe alle schädlichen Einwirkungen vom Widerstand femgehalten werden.
Ferner muß betont werden, daß erfindungsgemäß die Harzschicht auch auf dem Widerstand ausgebildet wirds der seinerseits auf dem elektrisch isolierenden Substrat ausgebildet wurde* Dabei kann man erreichen* daß die Aktivierungsschicht nur in denjenigen Bereichen freiliegt9 in denen der Leiter ausgebildet werden soll. Hierdurch wird erreicht, daß die leitfähige Schicht nur in diesen speziellen Bereichen ausgebildet wird9 während der Widerstand geschützt bleibt* Der Widerstand kommt somit nicht in direkten Kontakt mit der chemischen Plattierungsflüssigkeit während der chemischen Plattierungsstufe O
Da die Harzschicht nach dem Photo-Ätzverfahren ausgebildet wird j kann man viel feinere Muster erhalten als durch alleiniges Drucken der Aktivierungsschicht. Hierdurch kann man äußerst feine Leitfähigkeitsmuster erhalten.

Claims (4)

Patentansprüche
1. Verfahren zur Herstellung eines hybrid-integrierten SchaltungssubstratSj gekennzeichnet durch die folgenden Stufen?
Ausbildung eines Widerstands auf einem elektrisch isolierenden Substratι
Ausbildung einer Aktivierungsschicht zur Abscheidung einer chemischen Plattierungsschicht auf dem elektrisch isolierenden Substrat in Kontakt mit dem Widerstand;
Ausbildung einer während der chemischen Plattierungsstufe stabilen Harzschicht durch ein photolithographisches Verfahren unter Abdeckung des Widerstandes mit Ausnahme derjenigen Bereiche der Aktivierungsschicht , in denen die elektrisch leitfähige Schicht ausgebildet werden soll; und
Ausbildung der elektrisch leitfähigen Schicht durch chemisches Plattieren der freiliegenden Bereiche der Aktivierungsschicht»
2„ Verfahren nach Anspruch 1 „ dadurch gekennzeichnet , daß der Widerstand ein durch Brennen erhaltener Cermetwiderstand ist.
3» Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die chemische Plattierungsstufe eine chemische Kupferplattierungsstufe ist.
4. Verfahren nach einem der Ansprüche 1 bis 3f dadurch gekennzeichnets daß die Harzschicht eine Polyimid-Schicht ists erhalten unter Verwendung einer Polyimid-Vorstufe mit photoempfindlichen Eigenschaften.
5„ Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Aktivierungsschicht eine Glasschicht ist, erhalten durch Brennen einer Paste,
welche in der Hauptsache aus Glaspulver und Palladiummetallteilchen mit der katalytischen Funktion in bezug auf die chemische Plattierung besteht„
DE3605160A 1985-02-22 1986-02-18 Verfahren zur Herstellung einer keramischen Leiterplatte Expired - Fee Related DE3605160C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60034789A JPS61194794A (ja) 1985-02-22 1985-02-22 混成集積回路基板の製造方法

Publications (2)

Publication Number Publication Date
DE3605160A1 true DE3605160A1 (de) 1986-09-04
DE3605160C2 DE3605160C2 (de) 1995-05-24

Family

ID=12424041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3605160A Expired - Fee Related DE3605160C2 (de) 1985-02-22 1986-02-18 Verfahren zur Herstellung einer keramischen Leiterplatte

Country Status (3)

Country Link
US (1) US4963389A (de)
JP (1) JPS61194794A (de)
DE (1) DE3605160C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214573A2 (de) * 1985-09-12 1987-03-18 Schering Aktiengesellschaft Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632358B2 (ja) * 1988-06-27 1994-04-27 松下電工株式会社 抵抗体付セラミック回路板の製造方法
JPH03129701A (ja) * 1989-09-19 1991-06-03 Mitsubishi Electric Corp 抵抗体装置
JPH03153111A (ja) * 1989-11-09 1991-07-01 Murata Mfg Co Ltd 弾性表面波発振器
TW444522B (en) * 1999-06-03 2001-07-01 Ind Tech Res Inst Process for forming polymer thick film resistors and metal thin film resistors in a printed circuited substrate
JP4015820B2 (ja) * 2001-04-11 2007-11-28 日本碍子株式会社 配線基板及びその製造方法
JP3935687B2 (ja) * 2001-06-20 2007-06-27 アルプス電気株式会社 薄膜抵抗素子およびその製造方法
US20040113127A1 (en) * 2002-12-17 2004-06-17 Min Gary Yonggang Resistor compositions having a substantially neutral temperature coefficient of resistance and methods and compositions relating thereto
US20040187297A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a polymer resistor in an interconnection via
US20040192039A1 (en) * 2003-03-27 2004-09-30 E Touch Corporation Method of fabricating a multi-layer circuit structure having embedded polymer resistors
TWI266568B (en) * 2004-03-08 2006-11-11 Brain Power Co Method for manufacturing embedded thin film resistor on printed circuit board
US7759261B2 (en) 2004-10-13 2010-07-20 Commissariat A L'energie Atomique Method for producing layers located on a hybrid circuit

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4150995A (en) * 1977-11-23 1979-04-24 Okuno Chemical Industry Co., Ltd. Vitreous enamel composition containing palladium powder
DE2847851A1 (de) * 1977-11-04 1979-05-10 Western Electric Co Verfahren zur herstellung von dickschicht-widerstandsschaltungen
US4293839A (en) * 1979-03-13 1981-10-06 Shoei Chemical Incorporated Thick film resistor
DE2553763C3 (de) * 1975-11-29 1982-08-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung einer elektronischen Schaltung
EP0131778A1 (de) * 1983-06-20 1985-01-23 E.I. Du Pont De Nemours And Company Kupfer enthaltende Dickfilm-Leiterzusammensetzung
EP0071003B1 (de) * 1981-07-30 1985-10-09 PREH, Elektrofeinmechanische Werke Jakob Preh Nachf. GmbH &amp; Co. Verfahren zur Herstellung von Leiterplatten

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5132553B2 (de) * 1973-05-19 1976-09-13
GB1478341A (en) * 1973-06-07 1977-06-29 Hitachi Chemical Co Ltd Printed circuit board and method of making the same
JPS5729185U (de) * 1980-07-28 1982-02-16
US4394434A (en) * 1980-12-08 1983-07-19 Minnesota Mining And Manufacturing Company Plating resist with improved resistance to extraneous plating
US4404237A (en) * 1980-12-29 1983-09-13 General Electric Company Fabrication of electrical conductor by replacement of metallic powder in polymer with more noble metal
US4510179A (en) * 1981-08-18 1985-04-09 Matsushita Electric Industrial Co., Ltd. Electrode on heat-resisting and isolating substrate and the manufacturing process for it
FR2512578A1 (fr) * 1981-09-04 1983-03-11 Thomson Csf Procede de fabrication de varistance, a couche epaisse sur un substrat de circuit hybride, et varistance ainsi obtenue
JPS5852900A (ja) * 1981-09-24 1983-03-29 株式会社日立製作所 セラミツク多層配線板の製造方法
US4685203A (en) * 1983-09-13 1987-08-11 Mitsubishi Denki Kabushiki Kaisha Hybrid integrated circuit substrate and method of manufacturing the same
JPS60113993A (ja) * 1983-11-25 1985-06-20 三菱電機株式会社 多層回路基板の製造方法
JPS6148570A (ja) * 1984-08-10 1986-03-10 Mitsubishi Electric Corp 樹脂への導体層形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2553763C3 (de) * 1975-11-29 1982-08-19 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zur Herstellung einer elektronischen Schaltung
DE2847851A1 (de) * 1977-11-04 1979-05-10 Western Electric Co Verfahren zur herstellung von dickschicht-widerstandsschaltungen
US4150995A (en) * 1977-11-23 1979-04-24 Okuno Chemical Industry Co., Ltd. Vitreous enamel composition containing palladium powder
US4293839A (en) * 1979-03-13 1981-10-06 Shoei Chemical Incorporated Thick film resistor
EP0071003B1 (de) * 1981-07-30 1985-10-09 PREH, Elektrofeinmechanische Werke Jakob Preh Nachf. GmbH &amp; Co. Verfahren zur Herstellung von Leiterplatten
EP0131778A1 (de) * 1983-06-20 1985-01-23 E.I. Du Pont De Nemours And Company Kupfer enthaltende Dickfilm-Leiterzusammensetzung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0214573A2 (de) * 1985-09-12 1987-03-18 Schering Aktiengesellschaft Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke
EP0214573A3 (de) * 1985-09-12 1988-07-13 Schering Aktiengesellschaft Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke

Also Published As

Publication number Publication date
DE3605160C2 (de) 1995-05-24
US4963389A (en) 1990-10-16
JPS61194794A (ja) 1986-08-29

Similar Documents

Publication Publication Date Title
DE3143995C2 (de)
US6256866B1 (en) Polymer thick-film resistor printed on planar circuit board surface
DE2553643C3 (de) Dickschicht-Hybridschaltung
DE19817359B4 (de) Keramische Mehrlagenschaltung und Verfahren zu ihrer Herstellung
DE10148042A1 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE19636735A1 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE3605160A1 (de) Verfahren zur herstellung eines hybrid-integrierten schaltungssubstrats
DE19834640A1 (de) Mehrschicht-Leiterbahnsubstrat für einen integrierten Hybrid-Schaltkreis, sowie Verfahren zu dessen Herstellung
DE3700912C2 (de)
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE3130159C2 (de) Verfahren zur Herstellung von Leiterplatten
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE19780905C2 (de) Widerstand und Verfahren zu seiner Herstellung
DE19540570A1 (de) Leiterplatte und Verfahren zu ihrer Herstellung
EP0278485B1 (de) Verfahren zur Herstellung eines Digitalisiertabletts
DE19620203A1 (de) Leiterplatte und Verfahren zu ihrer Herstellung
DE2700868B2 (de) Verfahren zur Herstellung von gedruckten Schaltungsplatten mit Schichtwiderständen und Leiterzügen
DE2410008A1 (de) Verfahren zur herstellung von widerstands-netzwerken
DE1665395B1 (de) Verfahren zur herstellung gedruckter leiterplatten
EP0214573A2 (de) Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke
DE1915756C3 (de) Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten
DE2815696A1 (de) Verfahren zur additiven herstellung von verdrahtungsmustern
DE1640569A1 (de) Elektrische Stromkreisanordnung
DE10333439A1 (de) Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee