DE2553763A1 - Verfahren zur herstellung einer elektronischen schaltung - Google Patents
Verfahren zur herstellung einer elektronischen schaltungInfo
- Publication number
- DE2553763A1 DE2553763A1 DE19752553763 DE2553763A DE2553763A1 DE 2553763 A1 DE2553763 A1 DE 2553763A1 DE 19752553763 DE19752553763 DE 19752553763 DE 2553763 A DE2553763 A DE 2553763A DE 2553763 A1 DE2553763 A1 DE 2553763A1
- Authority
- DE
- Germany
- Prior art keywords
- resistors
- ceramic substrate
- gold
- electronic circuit
- conductor tracks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/705—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thick-film circuits or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
- H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
Description
- "Verfahren zur Herstellung einer
- elektronischen Schaltung" Die Erfindung betrifft cin verfahren zur Herstellung einer elektronischen Schaltung mit passiven Bauelemen, die auf elneri Rerami:ssubstrat aufgebracht sind und die miteinander sowie gegebenenfalls mit aktiven Bauelementen über Leiterbahnen entsprechend der Schaltungsstruktur verbunden sind.
- Der Trend zur Misiaturisierung elektronischer Schaltkreise hat im wesentlichen zu zwei Lösungen geführt, welche unter den Bezeichnungen Filmschaltkreise und monolithische Schaltkreise bekanntgeworden sind. Beide haben ihre Vorteile, die sich aus der Technologie ergeben. £Iilmschaltkreise bestehen aus einem Trägerkörper, d. h. einem Substrat, auf dem passive Bauelemente, wie etwa Widerstände oder Kondensatoren oder auch Leiterbahnen in einer dünnen Schicht in Form eines Films aufgebracht sind.
- Plan unterscheidet weiterhin zwischen Dick- und Bünnfilmschaltkreisen.
- Bei der Dickfilmtechnik wird ein keramisches Substrat als Träger verwendet. Die passiven Bauelemente sowie die Leiterbahnen werden im Siebdruckverfahren auf die Oberfläche des Substrates aufgetragen und bei höheren Demperaturen eingebrannt. Die hierbei zur Anwendung kommenden Siebdruckpasten enthalten Glas anteile, welche beim Einbrennvorgang mit dem keramischen Material reagieren, wodurch eine haftfeste Verbindung zwischen passiven Bauelementen, bzw. Leiterbahnen und Substrat hergestellt wird. Wegen des Glasanteiles in den Pasten kann jedoch beispielsweise der ohmsche Widerstand in den Leiterbahnen nicht auf das wünschenswerte Haß reduziert werden, was zwangsläufig eine Verringerung der Kreisgüten zur Folge hat. Die durch das Glas bedingte Körnigkeit des Materials verhindert weiterhin eine hinreichende hohe Kantenschärfe, wie sie beispielsweise bei Leiterbahnen in der Mikrowellentechnik erforderlich ist.
- Eine hohe Konturenschärfe ist dagegen in Dünnfilmtechnik ohne Schwierigkeiten realisierbar. Die Widerstände oder die Leiterbahnen werden hierbei üblicherweise aufgedampft und gegebenenfalls galvanisch verstärkt. Zur Erzeugung der Leiterbahnen wird zunächst eine Haftschicht, beispielsweise aus Chrom, auf dem Substrat aufgebracht und hierauf eine Schicht aus Gold galvanisch abgeschieden. Die Strukturierung kann auch mit Hilfe der wotolacktechnik erfolgen. Widerstände werden in ähnlicher Weise,äedoch unter Verwendung von Widerstandsmaterialien, hergestellt, allerdings ist hier eine obere Grenze der Widerstandswerte vorgegeben, welche durch die Abmessungen der üblicherweise in Näanderform ausgebildeten Widerstande bedingt ist.
- Um diesen Nachteil zu umgehen, werden bisweilen auch diskrete Widerstände, z. B. in Chip-lPorm, in Dunnfilmschaltkreise eingesetzt. Hierbei muß man aber auf die fertigungstechnischen Vorteile der iDick- oder fünnfilmtechnologie verzichten und muS weiter einen höheren raumbedarf des gesamten Schaltkreises in Kauf nehmen.
- Der Erfindung lag daher die Aufgabe zugrunde, ein Verfahren anzugeben, welches die Vorteile von gedruckten Dickschichtwiderständen und die Hikrowellentauglichkeit aufgedampfter und gegebenenfalls galvanisch verstärkter Leiterbahnen vereint.
- Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß als Widerstände dienende aktive Bauelemente sowie Anschlußflecken in Dickfilmtechnik auf das Keramiksubstrat aufgebracht werden, daß die Widerstände sowie die Anschlußflecken eingebrannt und alle Widerstände sodann abgeglichen werden und daß anschließend Leiterbahnen in Dünnfilmtecbnik auf das Keramiksubstrat sowie die Anschlußflecken aufgebracht werden.
- Die Erfindung soll anhand der Figur 1 noch näher erläutert werden.
- Figur 1 stellt einen Ausschnitt aus einem Schaltkreis dar, welcher auf einem Substrat 1, z. B aus Al2O3, besteht.
- Auf die Oberfläche des Substrates 1 werden im Siebdruckverfahren zunächst der Widerstand 2 und die Anschlußflecken 3 aufgebracht und sodann eingebrannt Nach dem Sinbrennvorgang erfolgt der Abgleich des Widerstandes beispielsweise mit Hilfe von Laserstrahlen oder Sandstrahlex Nunmehr wird z. B.
- unter Verwendung von Masken eine Haftschicht, vorzugsweise aus Chrom, auf die Substratoberfläche und die Anschlußflecken 3 aufgedampft und sodann auf diese Haftschicht eine Goldachicht aufgebracht. Das Aufbringen der doldschicht wird zweckmäßigerveise zunächst durch Aufdampfen und anschließend durch galvanische Abscheidung vorgenommen. Falls die Strukturierung der Leiterbahnen nicht bereits beim Aufdampfen erfolgte, kann dies selbstverständlich nun auch unter Verwendung der Fotolacktechnik durchgeführt werden.
- Nach Vorliegen der in Dick- und Dünnfilrntechnik aufgebauten Anordnung lassen sich dann ohne Schwierigkeiten noch diskrete Bauelemente, wie beispielsweise Transistoren, in die Schaltung einbauen.
- Die Vorteile der erfindungsgemäßen Lösung sind darin zu sehen, daß für solche Schältkreise Einsatzmöglichkeiten in der Mikrowellentechnik bis in den GHz-Bereich bestehen.
- Dies ist in erster Linie darauf zurückzuführen, daß z. B.
- durch geätzte Goldleiterstrukturen eine bessere Kantenschärfe, kleinere Ileiterbreiten und Schlitzabmessungen und dünnere Beiterschichten herstellbar sind. Wegen der fehlenden Glas anteile im Gold der Leiterbahnen ist zudem die Bondbarkeit verbessert.
- Andererseits ist aber auch der mit Hilfe von Laser- oder Sandstrahlen mögliche Abgleich gedruckter Widerstände im Gegensatz zu aufgedampften Widerständen leichter durchführbar, da letztere chemisch oxidiert und durch Aufdampfen von Dielektrika zusätzlich passiviert werden müssen. Auch die Anschaffung weiterer Aufdampf- bzw. Sputteranlagen, welche die Verarbeitung von Widerstandamaterialien und Dielektrika gestatten, ist nicht erforderlich. In Dickfilmtechnik sind zudem größere Widerstandsbereiche realisierbar, z. B. 10 # bis ca. 10 M# gegenüber 200 # bis 10 k #, welche in Dünnfilmtechnik möglich sind.
- Die Vorteile der erfindungsgemäßen Lösung lassen sich anhand nachfolgender Untersuchungsergebnisse noch besser beurteilen.
- Zur Anwendung kamen Keramiksubstrate mit einem Al 203 -Gehalt von 96 % und den Abmessungen 1?1 x 1 tt X die mit verschiedenen Widerstandspasten sowie mit Goldplatinpasten über ein Testlayout bedruckt wurden. Die jeweiligen Flächenwiderstände lagen bei 100#, 1 K, 10 K und 100 KSl.
- Nach Ermittlung der Widerstandswerte nach dem Brennvorgang und kurzer Reinigung der Substrate wurden dieselben dem iblichen Aufdampf- und GalvanisierprozeB unterworfen.
- Die mit ca. 8/'Uin Gold zusätzlich beschichteten Substrate wurden belackt, über das Negativ des Leiterbahn-Layouts belichtet, entwickelt und geätzt. Beim erneuten Vermessen der Widerstände ergab sich eine änderung von O bis 1 %.
- Selbst nach anschließender Lagerung gemäß verschärfter Prüfvorschrift, z. B. 28 Zyklen à 24 h bei Temperaturen von -10° C bis +65° C und relativer Luftfeuchte von 98 %, betrug die zusätzliche Widerstandsänderung maximal 5 i-óo des Ausgangswertes.
- Ebenso beeinflußte eine längere Lagerung der Substrate bei Raumtemperatur die Eigenschaften nicht mehr.
Claims (4)
- i a t e n t a n 5 p r u c h ea r a 1. verfahren zur Herstellung einer elektronischen Schaltung mit passiven Bauelementen, die auf einem Keramiksubstrat aufgebracht sind und die miteinander sowie gegebenenfalls mit aktiven Bauelementen über Leiterbahnen entsprechend der Schaltungsstruktur verbunden sind, dadurch gekennzeichnet, daß als Widerstände dienende aktive Bauelemente (2) sowie knschlußflecken (3) in Dickfilmtechnik auf das Keramiksubstrat (1) auf gebracht werden, daß die Widerstände (2) sowie die Anschlußflecken (3) eingebrannt und alle Widerstände sodann abgeglichen werden und daß anschließend Leiterbahnen (4) in Dünnfilmtechnik auf das Keramiksubstrat (1) sowie die Anschlußflecken (3) aufgebracht werden (Figur 1).
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß aus Metalloxid und Glasanteilen bestehende Widerstände (?) und aus Gold und Glasanteilen bestehende Anschlußflecken (3) auf das Keramiksubstrat (1) aufgedruckt werden.
- 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung i iterbahnen () zunichst eine 1-faftschicht, vorzugsweise aus Chrom, aufgedampft wird und da2' anschließend die Haftschicht durch eine aufgedampfte und/ oder galvanisch aufgebrachte Goldschicht verstärkt wird.
- 4. Verfahren nach Anspruch 1, dadurch gekennzeic;lnets daß abschließend gegebenenfalls aktive Bauelemente mit der in Dick- und Dünnfilmtechnik aufgebauten Anordnung entsprechend der Schaltungsstruktur verbunden werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752553763 DE2553763C3 (de) | 1975-11-29 | 1975-11-29 | Verfahren zur Herstellung einer elektronischen Schaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752553763 DE2553763C3 (de) | 1975-11-29 | 1975-11-29 | Verfahren zur Herstellung einer elektronischen Schaltung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2553763A1 true DE2553763A1 (de) | 1977-06-02 |
DE2553763B2 DE2553763B2 (de) | 1981-02-05 |
DE2553763C3 DE2553763C3 (de) | 1982-08-19 |
Family
ID=5963032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752553763 Expired DE2553763C3 (de) | 1975-11-29 | 1975-11-29 | Verfahren zur Herstellung einer elektronischen Schaltung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2553763C3 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2394897A1 (fr) * | 1977-06-14 | 1979-01-12 | Int Standard Electric Corp | Procede de connexion de fils ou de composants a un circuit hybride en couches epaisses |
DE2903428A1 (de) * | 1979-01-30 | 1980-08-07 | Licentia Gmbh | Verfahren zur herstellung von schaltungen in duennschichttechnik mit dickschichtkomponenten |
DE2952161A1 (de) * | 1979-12-22 | 1981-06-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Duennfilmschaltung |
EP0214573A2 (de) * | 1985-09-12 | 1987-03-18 | Schering Aktiengesellschaft | Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke |
NL8702082A (nl) * | 1986-09-30 | 1988-04-18 | Asahi Chem Res Lab | Werkwijze voor het op een basisplaat aanbrengen van elektrisch geleidende schakelingen. |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5817651A (ja) * | 1981-07-24 | 1983-02-01 | Hitachi Ltd | 多層回路板とその製造方法 |
DE3130159A1 (de) * | 1981-07-30 | 1983-02-17 | Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt | "verfahren zur herstellung von leiterplatten" |
JPS61194794A (ja) * | 1985-02-22 | 1986-08-29 | 三菱電機株式会社 | 混成集積回路基板の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3317653A (en) * | 1965-05-07 | 1967-05-02 | Cts Corp | Electrical component and method of making the same |
DE1246072B (de) * | 1962-10-23 | 1967-08-03 | Philco Ford Corp | Verfahren zur Herstellung einer Schaltung mit Widerstands- und Kondensatorelementen |
DE1916789B2 (de) * | 1968-06-07 | 1970-11-05 | ||
GB1218410A (en) * | 1967-11-29 | 1971-01-06 | Paulette Le Men | A process for the manufacture of an electric resistance |
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
DE2314423A1 (de) * | 1973-03-23 | 1974-10-03 | Bosch Gmbh Robert | Verfahren zur herstellung einer referenzspannungsquelle |
-
1975
- 1975-11-29 DE DE19752553763 patent/DE2553763C3/de not_active Expired
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1246072B (de) * | 1962-10-23 | 1967-08-03 | Philco Ford Corp | Verfahren zur Herstellung einer Schaltung mit Widerstands- und Kondensatorelementen |
US3317653A (en) * | 1965-05-07 | 1967-05-02 | Cts Corp | Electrical component and method of making the same |
US3560256A (en) * | 1966-10-06 | 1971-02-02 | Western Electric Co | Combined thick and thin film circuits |
GB1218410A (en) * | 1967-11-29 | 1971-01-06 | Paulette Le Men | A process for the manufacture of an electric resistance |
DE1916789B2 (de) * | 1968-06-07 | 1970-11-05 | ||
DE2314423A1 (de) * | 1973-03-23 | 1974-10-03 | Bosch Gmbh Robert | Verfahren zur herstellung einer referenzspannungsquelle |
Non-Patent Citations (1)
Title |
---|
"Electronic Eng. Design. Mag." EDN 12, (1. Juni 1967), Nr. 7, Seiten 22 bis 29 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2394897A1 (fr) * | 1977-06-14 | 1979-01-12 | Int Standard Electric Corp | Procede de connexion de fils ou de composants a un circuit hybride en couches epaisses |
DE2903428A1 (de) * | 1979-01-30 | 1980-08-07 | Licentia Gmbh | Verfahren zur herstellung von schaltungen in duennschichttechnik mit dickschichtkomponenten |
DE2952161A1 (de) * | 1979-12-22 | 1981-06-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Duennfilmschaltung |
EP0214573A2 (de) * | 1985-09-12 | 1987-03-18 | Schering Aktiengesellschaft | Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke |
EP0214573A3 (de) * | 1985-09-12 | 1988-07-13 | Schering Aktiengesellschaft | Verfahren zur Integration von Widerständen in chemisch abgeschiedene Leiternetzwerke |
NL8702082A (nl) * | 1986-09-30 | 1988-04-18 | Asahi Chem Res Lab | Werkwijze voor het op een basisplaat aanbrengen van elektrisch geleidende schakelingen. |
Also Published As
Publication number | Publication date |
---|---|
DE2553763C3 (de) | 1982-08-19 |
DE2553763B2 (de) | 1981-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3705279A1 (de) | Widerstand in chip-form sowie verfahren zu dessen herstellung | |
EP0414871B1 (de) | Kapazitiver drucksensor und verfahren zu seiner herstellung | |
DE3535059C2 (de) | ||
EP0016925B1 (de) | Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten | |
DE102010035835A1 (de) | Herstellungsverfahren für keramische Substrate mit großer Präzision | |
DE19811870A1 (de) | Thermistorelement | |
DE2553763C3 (de) | Verfahren zur Herstellung einer elektronischen Schaltung | |
DE3148778C2 (de) | ||
EP0234487A2 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
EP0016263B1 (de) | Dünnschichtwiderstand mit grossem Temperaturkoeffizienten und Verfahren zu dessen Herstellung | |
DE19521737C2 (de) | Verfahren zur Herstellung eines in einen gesinterten Körper integrierten Widerstands und Verfahren zur Herstellung einer Mehrschichtkeramik | |
DE3146020C2 (de) | Temperaturabhängiger Widerstand, insbesondere für Widerstandsthermometer | |
DE1965493A1 (de) | UEbertragpapier zur Herstellung gedruckter Schaltungen | |
DE2526553B2 (de) | Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellung | |
DE19780905C2 (de) | Widerstand und Verfahren zu seiner Herstellung | |
DE1915756C3 (de) | Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten | |
DE10333439A1 (de) | Verfahren zur Herstellung eines aus mehreren Verdrahtungsebenen bestehenden Hybrid-Produktes | |
DE3524832A1 (de) | Herstellung von duennfilmschaltungen | |
DE19638629C2 (de) | Verfahren zum Aufbringen einer elektrisch leitfähigen Grundschicht auf einen Keramikkörper | |
DE3524807A1 (de) | Herstellung von duennfilmschaltungen | |
DE2834221C3 (de) | Verfahren zur Herstellung von Dünnschichtleiterbahnen | |
DE3440351A1 (de) | Feuchtigkeitssensor und verfahren zu dessen herstellung | |
WO2003066274A1 (de) | Lot und lotverbindung | |
DE3838598A1 (de) | Verfahren zum herstellen von elektronischen schaltungen | |
DE2346669B2 (de) | Verfahren zur herstellung einer integrierten duennfilmanordnung mit abgleichbaren widerstaenden |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8263 | Opposition against grant of a patent | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |