DE2526553B2 - Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellung - Google Patents

Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellung

Info

Publication number
DE2526553B2
DE2526553B2 DE19752526553 DE2526553A DE2526553B2 DE 2526553 B2 DE2526553 B2 DE 2526553B2 DE 19752526553 DE19752526553 DE 19752526553 DE 2526553 A DE2526553 A DE 2526553A DE 2526553 B2 DE2526553 B2 DE 2526553B2
Authority
DE
Germany
Prior art keywords
layer
thick
film
film technology
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752526553
Other languages
English (en)
Other versions
DE2526553C3 (de
DE2526553A1 (de
Inventor
Karl Dipl.-Phys 8000 München; Haberland Detlef Dipl.-Phys. Dr 8031 Steinebach; Strasser Burkhard; Weitze Artur; 8000 München Breuninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2526553A priority Critical patent/DE2526553C3/de
Priority to CH473776A priority patent/CH604344A5/xx
Priority to NL7604158A priority patent/NL7604158A/xx
Priority to AT358776A priority patent/AT359583B/de
Priority to GB20417/76A priority patent/GB1540112A/en
Priority to JP51065491A priority patent/JPS5210569A/ja
Priority to IT24064/76A priority patent/IT1063970B/it
Priority to SE7606715A priority patent/SE421852B/xx
Priority to FR7617770A priority patent/FR2314585A1/fr
Publication of DE2526553A1 publication Critical patent/DE2526553A1/de
Publication of DE2526553B2 publication Critical patent/DE2526553B2/de
Application granted granted Critical
Publication of DE2526553C3 publication Critical patent/DE2526553C3/de
Priority to JP1981100259U priority patent/JPS5731876U/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

Jj
lisierbarem Glas (Ra = 0,7 μιη). Weiter kann die Dielektrizitätskonstante ebenfalls kleiner gewählt werden (er 2 7) gegenüber kristallisierbarem Glas (er w 15). Demzufolge führen die auf Glas aufgebauten dünnen Schichten zu feineren Leiterstrukturen, besserer Reproduzierbarkeit der Schichten und zu Widerständen, die in ihrer Qualität den auf GK.ssubstraten aufgebauten nicht nachstehen.
Da die geometrische Gestalt der Durchkontaktierungen durch das Glattfließen des Glases nicht so genau ]0 definiert werden kann, werden, nachdem die Giasschicht gedruckt ist, an den dafür vorgesehenen Stellen Säulen auf uzr in Dickschichttechnik hergestellten Schaltungsebene aufgedruckt. Diese Säulen bestehen aus demselben Material wie die in Dickschichttechnik hergestellte Schaltuugsebene.
Die Säulen haben lediglich die Aufgabe, den Fluß des Glases definiert zu begrenzen. Es ist nicht notwendig, daß sie die Ebene der Glasoberfläche erreichen.
Es kann in einigen Fällen zweckmäßig sein, daß auf der anderen Seite des Substrates eine aus einer einlagigen elektrisch leitfähigen Schicht gebildete Potentialebene aufgebracht ist.
Im folgenden soll ein Verfahren zur Herstellung einer mehrlagigen Schichtschaltung angegeben werden.
Dieses Verfahren besteht erfindungsgemäß darin, daß auf einem Substrat zunächst eine Schaltungsebene in Dickschichttechnik aufgebracht wird, daß danach darauf eine Isolierschicht aus Glas aufgedruckt wird mit Ausnahme an den Stellen, die Durchkontaktierungsstellen bilden, daß anschließend an den freien Stellen Säulen in Dickschichttechnik hergestellt werden, daß weiterhin die so hergestellte Anordnung gesintert wird, wobei die Glasschicht in einen amorphen Zustand übergeht, und daß auf dieser so gewonnenen amorphen Glasschicht eine Schaltungsebene in Dünnschichttechnik in konventioneller Technik aufgebracht wird, wobei die Säulen elektrische Verbindungsstellen zur unteren Schichtebene darstellen.
Um die gewünschte Oberflächengüte, d. h., das Glattfließen des Glases zu erreichen, muß die Temperatur beim Sintern so hoch eingestellt werden, daß das Glas eine Viskosität von mindestens 104CP (103Pa · s) erreicht. Die Scheiteltemperatur des Einbrennprofils beträgt dabei ungefähr 95O0C. Für die ^5 amorphe Glasschicht kann ein handelsübliches Blei-Bor-Silikatglas mit einem Wärmeausdehnungskoeffizienten von etwa 70 ■ 107K1 verwendet werden.
Sinngemäß kann nach dem so beschriebenen Verfahren auch ein Mehrlagenaufbau hergestellt werden.
In diesem Fall wird bis auf die letzte dielektrische Schicht der ganze Aufbau in konventioneller Dickschichttechnik, d. h. mit kristallisierbaren Glasschichten aufgebaut Lediglich die letzte Schicht wird aus amorphem Glas hergestellt. Der Grund hierfür ist, daß bei den kristallisierbaren Glasschichten Feststoffgemisch und Sinterprozeß so aufeinander abgestimmt werden, daß die Schichten bei einer Temperatur von ungefähr 8500C auskristailisieren. Nach dem Drucken und auch nach mehrmaligem Sintern verändert sich die geometrische Gestalt der Schicht kaum noch. Sie hält dann sogar noch eine Temperatur von 9500C aus, die für das Glattfließen der amorpher Glasschicht notwendig ist.
Im folgenden sei die Erfindung anhand von 4 Figuren näher erläutert. Es zeigt
Fig. 1 einen Querschnitt durch eine zweilagige Schichtschaltung,
Fig.2 einen Querschnitt durch eine zweilagige Schichtschaltung vor dem Sintern und vor dem Aufbringen der in Dünnfilmtechnik hergestellten Schaltungsebene,
F i g. 3 eine Draufsicht auf die Anordnung nach F i g. 2 und
Fig.4 eine aus vier Lagen bestehende elektronische Schichtschaltung im Querschnitt.
In Fig. 1 ist eine zweilagige Schaltungsebene im Querschnitt dargestellt. Eine erste Schaltungsebene 1 ist auf einem Substrat 2 aus Keramik in Dickschichttechnik ausgeführt, wobei einzelne Leiterbahnen 3, 4, 5 erkennbar sind. Auf dieser Ebene ist eine Isolierschicht 6 aus amorphem Glas aufgebracht und über dieser Schicht ist eine weitere Schaltungsebene 7 in Dünnfilmtechnik angeordnet, wobei die beiden Schaltungsebenen 1, 7 an vorgegebenen Stellen durch Säulen 8 miteinander kontaktiert sind.
In F i g. 2 und 3 ist eine noch nicht fertiggestellte zweilagige Schichtschaltung erkennbar. Auf dem Substrat 2 ist, wie vorher beschrieben, eine Schaltungsebene 1 und darauf eine Glasschicht 6 aufgedruckt mit Ausnahme an den Stellen, an denen die Schaltungsebenen später miteinander kontaktiert werden sollen. Weiterhin ist die Säule 8 erkennbar, die auf der Leiterbahn 3 aufgedruckt ist. Durch einen gemäß dem beschriebenen Verfahren sich anschließenden Sinterprozeß wird das Glas 6 flüssig, umschließt die Säule 8 und bekommt eine äußerst glatte Oberfläche, so daß diese für die in Dünnfilmtechnik hergestellte Schaltungsebene geeignet ist.
In Fig. 4 ist eine vierlagige Schichtschaltung dargestellt, wobei die erste in Dickschichttechnik hergestellte Schaltungsebene 9 wiederum auf einem Substrat 10 aufgebracht ist. Eine Isolierschicht 11 aus kristallisierbarem Glas und eine weitere in Dickschichttechnik hergestellte Schaltungsebene 12 schließen sich an. Daran schließen sich wiederum eine Glasschicht 13 und eine in Dickschichttechnik hergestellte Schaltungsebene 14 an. Auf dieser Ebene ist dann eine Isolierschicht 15 aus amorphem Glas aufgebracht und über dieser Schicht ist eine weitere Schaltungsebene 16 angeordnet, wobei die Schaltungsebenen 14, 16 an vorgegebenen Stellen durch Säulen 17 miteinander kontaktiert sind.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Mehrlagige elektronische Schichtschaltung bestehend aus zumindest zwei durch Isolierschichten getrennte, auf einem Substrat einseitig aufgebrachte, miteinander durch Durchkontaktierungen verbundene Schaltungsebenen, wobei zumindest die erste, auf dem Substrat aufgebrachte Schicht in Dickschichttechnik und jeweils die zuletzt aufgebrachte (0 Schicht in Dünnschichttechnik hergestellt ist, dadurch gekennzeichnet, daß die in Dünnschichttechnik hergestellte Schaltungsebene (7, 16) von der benachbarten in Dickschichttechnik hergestellten Schaltungsebene (1, 14) durch eine Isolierschicht (6, 15) aus amorphem Glas getrennt ist, und daß die zwischen Dickschicht- und Dünnfilmschaltung erforderlichen Durchkontakuerungen durch auf der Dickschichtschaltungsebene aufgebrachte elektrisch leitfähige Säulen in Dickschichttechnik (8, 17) gebildet sind.
2. Mehrlagige elektronische Schichtschaltung nach Anspruch 1, dadurch gekennzeichnet, daß auf der anderen Seite des Substrats (2) eine aus einer einlagigen, elektrisch leitfähigen Schicht gebildete Potentialebene aufgebracht ist.
3. Verfahren zur Herstellung einer aus zwei Lagen bestehenden Schichtschaltung gemäß Anspruch 1, dadurch gekennzeichnet, daß auf einem Substrat zunächst eine Schaltungsebene in Dickschichttechnik aufgebracht wird, daß danach darauf eine Isolierschicht aus Glas aufgedruckt wird mit Ausnahme an den Stellen, die Durchkontaktierungsstellen bilden, daß anschließend an den freien Stellen Säulen in Dickschichttechnik hergestellt werden, daß weiterhin die so hergestellte Anordnung gesintert wird, wobei die Glasschicht in einen amorphen Zustand übergeht, und daß auf dieser so gewonnenen amorphen Glasschicht eine Schaltungsebene in Dünnschichttechnik in konventioneller Technik aufgebracht wird, wobei die Säulen elektrische Verbindungsstellen zur unteren Schichtebene darstellen.
4. Verfahren zur Herstellung einer elektronischen Schichtschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Temperatur beim Sintern so eingestellt wird, daß das Glas glattfließt.
5. Verfahren zur Herstellung einer aus drei Lagen bestehenden Schichtschaltung gemäß Anspruch 1, dadurch gekennzeichnet, daß auf einem Substrat zunächst eine Schaltungsebene in Dickschichttechnik aufgebracht wird, daß darauf eine aus kristallisierbarem Glas gebildete Isolierschicht aufgebracht wird, daß darauf eine weitere Schaltungsebene in Dickschichttechnik angeordnet wird, daß dann danach darauf eine Isolierschicht aus Glas aufgedruckt wird mit Ausnahme an den Stellen, die Durchkontaktierungsstellen bilden, daß anschließend an den freien Stellen Säulen in Dickschichttechnik hergestellt werden, daß weiterhin die so hergestellte Anordnung gesintert wird, wobei die Glasschicht in einen amorphen Zustand übergeht, und daß auf dieser so gewonnenen amorphen Glasschicht eine Schaltungsebene in Dünnschichttechnik in konventioneller Technik aufgebracht wird, wobei die Säulen elektrische Verbindungsstellen zur unteren Schichtebene darstellen.
Die Erfindung betrifft eine mehrlagige elektronische Schichtschaltung, die aus zumindest zwei durch Isolierschichten getrennte, auf einem Substrat einseitig aufgebrachte, miteinander durch Durchkontaktierungen verbundene Schaltungsebenen besteht, wobei zumindest die erste, auf dem Substrat aufgebrachte Schicht in Dickschichttechnik und jeweils die zuletzt aufgebrachte Schicht in Dünnschichttechnik hergestellt ist und ein Verfahren zur Herstellung derselben.
Mehrlagenschichten sind allgemein bekannt. So zeigt die DT-OS 19 16 789 eine nach der Einbrennmethode hergestellte Mehrschicht-Dickfilmschaltung. Die hier beschriebene Glasschicht eignet sich wegen ihrer Oberflächenrauhigkeit nicht, um eine Dünnfilmschicht darauf aufzubringen.
Weiterhin ist durch die DT-AS 20 26 488 bekannt, zuerst Leiterbahnen in Dünnfilmtechnik und dann darauf unmittelbar weitere Schichten aufzubringen. Diese Schichten dienen dabei zur Verdickung der Leiterbahnen.
Durch die DT-OS 19 54 169 ist es weiterhin bekannt, Mehrlagenschichten derart herzustellen, daß auf einer in Dickschichttechnik hergestellten leitenden Ebene eine Isolierschicht und darauf eine Dünnfilmschicht aufgebracht isi.
Das Aufbringen einer Dünnfilmschicht auf einer Isolierschicht bereitet jedoch im allgemeinen Schwierigkeiten, dann, wenn auf dieser besonders feine Leiterbahnen oder qualitativ hochwertige Widerstände hergestellt werden sollen. Voraussetzung hierfür ist eine porenfreie dielektrische Schicht und eine Schicht mit besonders kleinem er.
Es ist daher Aufgabe der vorliegenden Erfindung, eine mehrlagige Schichtschaltung darzustellen, die die Vorteile der Dickschichtschaltungen mit denen einer in Dünnschichttechnik hergestellten Schaltungsebene verbindet.
Diese Aufgabe wird dadurch gelöst, daß die in Dünnschichttechnik hergestellte Schaltungsebene von der benachbarten in Dickschichttechnik hergestellten Schaltungsebene durch eine Isolierschicht aus amorphem Glas getrennt ist, und daß die zwischen Dickschicht- und Dünnfilmschaltung erforderlichen Durchkontaktierungen durch auf der Dickschichtschaltungsebene aufgebrachte elektrisch leitfähige Säulen in Dickschichttechnik gebildet sind.
Eine derartige Kombination genannter Schichttechniken ist bereits durch eine Veröffentlichung bekannt, und zwar durch einen Bericht von C a 1 e y : Electronic Packaging and Produktion, Dez. 1973 mit dem Titel »A Thick and Thin Film Approach to Fabricating MCA Substrates«. Hier wird jedoch für die dielektrische Schicht als Unterlage für die in Dünnschichttechnik hergestellte Schaltungsebene kristallisierbares Glas verwendet, wodurch ein Teil der günstigen Eigenschaften dünner Filme infolge der größeren Rauheit dieser Schicht aufgegeben wird. Ein weiteres Unterscheidungsmerkmal zu dem Vorschlag nach der Erfindung ist es, daß die Fenster für die Durchkontaktierungen mittels flußsäurehaltiger Lösungen geätzt werden. Erfahrungsgemäß ist es schwierig, gerade aus Schichten kristallisierbaren Glases die Ätzmedien wieder restlos zu entfernen, so daß für die Schaltungen, auf lange Sicht gesehen, die Gefahr der Korrosion besteht.
Durch die Erfindung wird dieser Nachteil vermieden. Weiterhin hat die Verwendung einer amorphen Glasschicht den Vorteil, daß deren Mittenrauhwert erheblich kleiner ist (Ra = 0,015 μιη) gegenüber kristal-
DE2526553A 1975-06-13 1975-06-13 Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung Expired DE2526553C3 (de)

Priority Applications (10)

Application Number Priority Date Filing Date Title
DE2526553A DE2526553C3 (de) 1975-06-13 1975-06-13 Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung
CH473776A CH604344A5 (de) 1975-06-13 1976-04-14
NL7604158A NL7604158A (nl) 1975-06-13 1976-04-20 Uit meerdere lagen bestaande lagenschakeling en werkwijze voor het vervaardigen daarvan.
AT358776A AT359583B (de) 1975-06-13 1976-05-17 Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellung
GB20417/76A GB1540112A (en) 1975-06-13 1976-05-18 Multi-layer electronic film circuits
JP51065491A JPS5210569A (en) 1975-06-13 1976-06-04 Multilayered electronic circuit
IT24064/76A IT1063970B (it) 1975-06-13 1976-06-09 Circuito elettronico a piu strati e procedimento per la sua fabbricazione
SE7606715A SE421852B (sv) 1975-06-13 1976-06-11 Flerskiktig dektronisk skiktkrets och forfarande for dess framstellning
FR7617770A FR2314585A1 (fr) 1975-06-13 1976-06-11 Circuit electronique stratifie multicouche et procede pour sa fabrication
JP1981100259U JPS5731876U (de) 1975-06-13 1981-07-07

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2526553A DE2526553C3 (de) 1975-06-13 1975-06-13 Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung

Publications (3)

Publication Number Publication Date
DE2526553A1 DE2526553A1 (de) 1976-12-16
DE2526553B2 true DE2526553B2 (de) 1977-09-29
DE2526553C3 DE2526553C3 (de) 1978-06-01

Family

ID=5949067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2526553A Expired DE2526553C3 (de) 1975-06-13 1975-06-13 Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung

Country Status (9)

Country Link
JP (2) JPS5210569A (de)
AT (1) AT359583B (de)
CH (1) CH604344A5 (de)
DE (1) DE2526553C3 (de)
FR (1) FR2314585A1 (de)
GB (1) GB1540112A (de)
IT (1) IT1063970B (de)
NL (1) NL7604158A (de)
SE (1) SE421852B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952441A1 (de) * 1978-12-28 1980-07-17 Tdk Electronics Co Ltd Laminiertes elektronisches bauteil und verfahren zur herstellung solcher bauteile
EP0062084A1 (de) * 1981-04-06 1982-10-13 Herbert Irwin Schachter Mehrschicht-Schaltkreis und Verfahren zu dessen Herstellung
DE3831148C1 (de) * 1988-09-13 1990-03-29 Robert Bosch Gmbh, 7000 Stuttgart, De

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495479A (en) * 1982-10-22 1985-01-22 International Business Machines Corporation Selective wiring for multilayer printed circuit board
JPS60130883A (ja) * 1983-12-19 1985-07-12 中央銘板工業株式会社 多層印刷配線板
NO900229D0 (no) * 1990-01-16 1990-01-16 Micro Electronics Ame A S Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett.

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952441A1 (de) * 1978-12-28 1980-07-17 Tdk Electronics Co Ltd Laminiertes elektronisches bauteil und verfahren zur herstellung solcher bauteile
EP0062084A1 (de) * 1981-04-06 1982-10-13 Herbert Irwin Schachter Mehrschicht-Schaltkreis und Verfahren zu dessen Herstellung
DE3831148C1 (de) * 1988-09-13 1990-03-29 Robert Bosch Gmbh, 7000 Stuttgart, De

Also Published As

Publication number Publication date
FR2314585A1 (fr) 1977-01-07
ATA358776A (de) 1980-04-15
JPS5210569A (en) 1977-01-26
FR2314585B1 (de) 1979-09-28
SE421852B (sv) 1982-02-01
GB1540112A (en) 1979-02-07
DE2526553C3 (de) 1978-06-01
CH604344A5 (de) 1978-09-15
NL7604158A (nl) 1976-12-15
IT1063970B (it) 1985-02-18
JPS5731876U (de) 1982-02-19
AT359583B (de) 1980-11-25
DE2526553A1 (de) 1976-12-16
SE7606715L (sv) 1976-12-14

Similar Documents

Publication Publication Date Title
DE3738343C2 (de)
DE2736055C3 (de) Mehrschichtige gedruckte Schaltung und Verfahren zum Herstellen der mehrschichtigen gedruckten Schaltung
DE4120670A1 (de) Verfahren zur herstellung eines dreidimensionalen schaltungssubstrats
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE3623093A1 (de) Verfahren zur herstellung von durchverbindungen in leiterplatten oder multilayern mit anorganischen oder organisch-anorganischen isolierschichten
DE4446509A1 (de) Verfahren zur Herstellung von Leiterbahnen auf einem Vertiefungen aufweisenden Substrat
DE2526553C3 (de) Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung
EP0234487B1 (de) Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung
DE19509554A1 (de) Verfahren zur Herstellung einer Multilayerschaltung
DE3929789C2 (de) Schaltkreissubstrat für Dickfilmschaltung und Verfahren zu dessen Herstellung
DE2823881C3 (de) Verfahren zur Herstellung von elektrischen Dünnschichtschaltungen für die Herstellung integrierter Leiterbahnüberkreuzungen
DE19521737C2 (de) Verfahren zur Herstellung eines in einen gesinterten Körper integrierten Widerstands und Verfahren zur Herstellung einer Mehrschichtkeramik
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
DE2553763A1 (de) Verfahren zur herstellung einer elektronischen schaltung
DE19512272C2 (de) Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren
DE4030055A1 (de) Verfahren zum herstellen einer schaltung
DE4309005A1 (de) Verfahren zur Herstellung von Mehrlagen-Hybriden
EP0171642B1 (de) Varistor in Chip-Bauweise zur Verwendung in gedruckten Schaltungen und Verfahren zu seiner Herstellung
DE3639443C2 (de)
DE1915756C3 (de) Verfahren zur Herstellung dimensionsgenauer Dickfilmstrukturen auf Substraten
DE102013020189B4 (de) Druckschablone sowie Verfahren zu deren Herstellung
DE3328342A1 (de) Verfahren zum einloeten von chipbauelementen auf leiterplatten
EP1224674B1 (de) Verfahren zur herstellung eines kondensatorbauelements
DE102004053557B4 (de) Verfahren und Vorrichtungen zum Drucken leitfähiger Dickfilme über Dickfilmdielektrika
DE4336235A1 (de) Verfahren zur Herstellung von Keramik-Multilayern

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee