DE2526553A1 - Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellung - Google Patents
Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellungInfo
- Publication number
- DE2526553A1 DE2526553A1 DE19752526553 DE2526553A DE2526553A1 DE 2526553 A1 DE2526553 A1 DE 2526553A1 DE 19752526553 DE19752526553 DE 19752526553 DE 2526553 A DE2526553 A DE 2526553A DE 2526553 A1 DE2526553 A1 DE 2526553A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- film technology
- thick
- glass
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
- H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
SIEMENS AKSIEIiGESELLSCHAPT München 2, den. f 3 Jjj^f "j 9 7
Berlin und München Wittelsbacherplatz 2
VPA 75 P 6 1 .H BRD 2526553
Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung.
Die Erfindung betrifft eine mehrlagige elektronische Schichtschaltung,
die aus zumindest zwei durch Isolierschichten getrennte, auf einem Substrat einseitig aufgebrachte, miteinander
durch Durchkontaktierungen verbundene Sehaltungsebenen besteht,
wobei zumindest die erste, auf dem Substrat aufgebrachte Schicht in Dickschiehttechxiik und jeweils die zuletzt aufgebrachte Schicht
in Dünnschichttechnik hergestellt ist und ein Verfahren zur Herstellung
derselben.
um eir. größeres Verdrahtungsvolumen auf einer vorgegebenen Fläche
unterzubringen, bedient man sich seit geraumer Zeit eines Kelirlagenaufcaus.
Dies bereitet in der Dickschichttechnik grundsätzlich keine Schwierigkeiten. Schwierigkeiten entstehen jedoch dann,
v/enn auf einer dielektrischen Schicht besonders feine Leiterbahnen
oder qualitativ besonders hochwertige Widerstände hergestellt werden sollen. Bei der Dünnschichttechnik sind solche Schwierigkeiten
leicht zu überwinden. Voraussetzung hierfür ist jedoch eine porenfreie dielektrische Schicht und eine Schicht mit besonders
kleinem £„.
Aus fertigungstechnischen Gründen ist es wünschenswert, eine mehrlagige
Schichtschaltung nacheinander aufzubauen, und zwar ausschließlich auf einer Seite eines Substrats.
Es ist daher Aufgabe der vorliegenden Erfindung, eine mehrlagige
VPA 75S 6051
SS 15 Kd -2-
609851/0644
Schichtschaltung darzustellen, die die Vorteile der Dickschichtschaltungen
mit denen einer in Dünnschichttechnik hergestellten Schaltungsebene verbindet.
Diese Aufgabe wird dadurch gelöst, daß die in Dünnschichttechnik
hergestellte Schaltungsebene von der benachbarten in Dickschicht hergestellten Schaltungsebene durch eine Isolierschicht aus
amorphem Glas getrennt ist, und daß die Durchkontaktierungen durch auf der Dickschicht-Schaltungsebene aufgebrachte Säulen
gebildet sind.
Eine derartige Kombination genannter Schichttechniken ist bereits
durch eine Veröffentlichung bekannt, und zwar durch einen Bericht von Caleyi Electronic Packaging and Produktion, Dez· 1973 mit den
Titel "A Thick and Thin PiIm Approach to Fabricating MCA Substrates".
Hier wird jedoch für die dielektrische Schicht als Unterlage für die in Dünnschichttechnik hergestellte Sehaltungsebene
kristallisierbares Glas verwendet, wodurch ein Teil der günstigen Eigenschaften dünner Filme infolge der größeren Rauheit dieser
Schicht aufgegeben wird. Ein weiteres Unterscheidungsmerkmal zu dem Vorschlag nach der Erfindung ist es, daß die Fenster für die
Durchkontaktierungen mittels flußsäurehaltiger Lösungen geätzt werden. Erfahrungsgemäß ist es schwierig, gerade aus Schichten
kristallisierbaren Glases die Itzmedien wieder restlos zu entfernen,
so daß für die Schaltungen, auf lange Sicht gesehen, die Gefahr der Korrosion besteht..
Durch die Erfindung wird dieser Nachteil vermieden. Weiterhin
hat die Verwendung einer amorphen Glasschicht den Vorteil, daß deren Mittenrauhwert erheblich kleiner ist (Ra = 0,015 /am) gegenüber
kristallisierbarem Glas (Ra = 0,7 Jim). Weiter kann die Dielektrizitätskonstante
ebenfalls kleiner gewählt werden (£r = 7) gegenüber kristallisierbarem Glas (£r^15). Demzufolge führen die
auf Glas aufgebauten dünnen Schichten zu feineren leiterstrukturen,
besserer Reproduzierbarkeit der Schichten und zu Wider-
VPA 75E 6051 -3-
609 85 1 /06 4'4
ständen, die in ihrer Qualität den auf Glassubstraten aufgebauten nicht nachstehen·
Da die geometrische Gestalt der Durchkontaktierungen durch das
Glattfließen des Glases nicht so genau definiert werden kann}
werden, nachdem die Glasschicht gedruckt ist, an den dafür vorgesehenen Stellen Säulen auf der in Dickschichttechnik hergestellten
Schaltungsebene aufgedruckt. Diese Säulen bestehen aus demselben Material wie die in Dickschichttechnik hergestellte
Schaltungsebene·
Die Säulen haben lediglich die Aufgabe, den Fluß des Glases definiert zu begrenzen. Es ist nicht notwendig, daß sie die Ebene
der Glasoberfläche erreichen.
Es kann in einigen Fällen zweckmäßig sein, daß auf der anderen Seite des Substrates eine aus einer einlagigen elektrisch leitfähigen
Schicht gebildete Potentialebene aufgebracht ist.
Im folgenden soll ein Verfahren zur Herstellung einer mehrlagigen Schichtschaltung angegeben werden.
Dieses Verfahren besteht erfindungsgemäß darin, daß auf einem
Substrat zunächst eine Schaltungsebene in Dickschichttechnik aufgebracht wird, daß danach darauf eine Isolierschicht aus Glas
aufgedruckt wird mit Ausnahme an den Stellen, die Durchkontaktierungssteilen
bilden, daß anschließend an den freien Stellen Säulen in Dickschichttechnik hergestellt werden, daß weiterhin
die so hergestellte Anordnung gesintert wird, wobei die Glasschicht in einen amorphen Zustand übergeht, und daß auf dieser
so gewonnenen amorphen Glasschicht eine Schaltungsebene in Dünnschichttechnik in konventioneller Technik aufgebracht wird, wobei
die Säulen elektrische Verbindungsstellen zur unteren Schichtebene darstellen.
VPA 75E 6051 -4-
609851/0644
Um die gewünschte Oberflächengüte, d.h., das Glattfließen des
Glases zu erreichen, muß die Temperatur beim Sintern so hoch eingestellt werden, daß das Glas eine Viskosität von mindestens
1O4cP (10 Pa . s) erreicht. Die Scheiteltemperatur des Einbrennprofils
beträgt dabei ungefähr 95O0C. Pur die amorphe Glasschicxrs
kann ein handelsübliches Blei-Bor-Silikatglas mit einem Wärme-
—7 —1 ausdehnungskoeffizienten von ca.70 . 10 K verwendet werden.
Sinngemäß kann nach dem so beschriebenen Verfahren auch ein Mehrlagenaufbau
hergestellt werden.
In diesem Pail wird bis auf die letzte dielektrische Schicht der
ganze Aufbau in konventioneller Dickschichttechnik, d.h. mit kristallisierbaren Glasschichten aufgebaut. Lediglich die letzte
Schicht wird aus amorphem Glas hergestellt. Der Grund hierfür is~,
daß bei den kristallisierbaren Glasschichten Peststoffgemisch und Sinterprocess so aufeinander abgestimmt werden, daß die Schichtten
bei einer Temperatur von ungefähr 85O0C auskristallisieren.
Nach dem Drucken und auch nach mehrmaligem Sintern verändert sich,
die geometrische Gestalt der Schicht kaum noch. Sie hält dann sogar
noch eine Temperatur von 95O0C aus, die für das Glattfließen
der amorphen Glasschicht notwendig ist.
Im folgenden sei die Erfindung anhand von 4 Piguren näher erläutert.
Es zeigen:
Pig.1 einen Querschnitt durch eine zweilagige Schichtschaltung,
Pig.2 einen Querschnitt durch eine zweilagige Schichtschaltung
vor dem Sintern und vor dem Aufbringen der in Dünnfilmtechnik
hergestellten Schaltungsebene,
Pig.3 eine Draufsicht auf die Anordnung nach Pig.2 und
Pig. 4 eine aus vier Lagen bestehende elektronische Schichtschaltung im Querschnitt.
In Pig.1 ist eine zweilagige Schaltungsebene im Querschnitt dargestellt. Eine erste Schaltungsebene 1 ist auf einem Sub-
VPA 75E 6051 -5-
6 0 9 8 5 1 / 0 6 U
strat 2 aus Keramik in Dickschichtxechnik ausgeführt, wobei
einzelne Leiterbahnen 3,4>5 erkennbar sind. Auf dieser Ebene ist eine Isolierschicht 6 aus amorphem G-las aufgebracht und über
dieser Schicht ist eine weitere Schaltungsebene 7 in Dünnfilmtechnik
angeordnet, wobei die beiden Schaltungsebenen 1,7 an vorgegebenen Stellen durch Säulen 8 miteinander kontaktiert sind.
In Fig.2 und 3 ist eine noch nicht fertiggestellte sweilagige
Schichtschaltung erkennbar. Auf dem Substrat 2 ist, wie vorher
beschrieben, eine Schaltungsebene 1 und darauf eine Glasschieht 6 aufgedruckt mit Ausnahme an den Stellen, an denen die Schaltur.gsebenen
später miteinander kontaktiert werden sollen. Weiterhin ist die Säule 8 erkennbar, die auf der Leiterbahn 3 aufgedruckt;
ist. Durch einen gemäß dem beschriebenen Verfahren sich anschliessenden
Sinterprozess wird das Glas 6 flüssig, umschließt die Säule 8 und bekommt eine äußerst glatte Oberfläche, so daß diese
für die in Dünnfilmtechnik hergestellte Schaltungsebene geeignet ist.
In Pig.4 ist eine vierlagige Schichtschaltung dargestellt, wobei
die erste in Dickschichttechnik hergestellte Schaltungsebene 9 wiederum auf einem Substrat 10 aufgebracht ist. Eine Isolierschicht
11 aus kristallisierbarem Glas und eine weitere in Dickschichttechnik
hergestellte Sehaltungsebene 12 schließen sich an.
Daran schließen sich wiederum eine Glasschicht 13 und eine in Dickschichttechnik hergestellte Sehaltungsebene 14 an» Auf dieser
Ebene ist dann eine Isolierschicht 15 aus amorphem Glas aufgebracht
und über dieser Schicht ist eine weitere Schaltungsebene angeordnet, wobei die Schaltungsebenen 14,16 an vorgegebenen
Stellen durch Säulen 17 miteinander kontaktiert sind.
6 Patentansprüche
4 !Figuren
4 !Figuren
VPA 75E 6051 -6-
B09851/06U
Claims (1)
- .J Mehrlagige elektronische Schichtschaltung bestehend aus zumindest zwei durch Isolierschichten getrennte, auf einem Substrat einseitig aufgebrachte, miteinander durch Durchkontaktierungen verbundene Schaltungsebenen, wobei zumindest die erste, auf dem Substrat aufgebrachte Schicht in Dickschichttechnik und jeweils die zuletzt aufgebrachte Schicht in Dünnschichttechnik hergestellt ist, dadurch gekennzeichnet, daß die in Dünnschichttechnik hergestellte Schaltungsebene (7,16) von der benachbarten in Dickschichttechnik hergestellten Schaltungsebene (1,14) durch eine Isolierschicht (6,15) aus amorphem Glas getrennt ist, und daß die Durchkontaktierungen durch auf der Dickschichtschaltungsebene aufgebrachte Säulen (8,17) gebildet sind.Mehrlagige elektronische Schichtschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Säulen (8,17) durch ein elektrisch leitfähiges Material in Dickschichttechnik ausgeführt sind.Mehrlagige elektronische Schicht schaltung nach Anspruch 1, dadurch gekennzeichnet, daß auf der anderen Seite des Substrats (2) eine aus einer einlagigen, elektrisch leitfähigen Schicht gebildete Eotentialebene aufgebracht ist.Verfahren zur Herstellung einer aus zwei lagen bestehenden Schich.--schaltung gemäß Anspruch 1, dadurch gekennzeic: net, daß auf einem Substrat zunächst eine Schaltungsebene in Dickschichttechnik aufgebracht wird, daß danach darauf eine Isolierschicht aus G-las aufgedruckt wird mit Ausnahme an den Stellen die Durchkontaktierungsstellen bilden, daß anschließend an den freien Stellen Säulen in Dickschichttechnik hergestellt werden, daß weiterhin die so hergestellte Anordnung gesintert wird, wobeiVPA 75E 6051 -7-■60985 1/06 A'Adie Glasschicht in einen amorphen Zustand übergeht, und. daß auf dieser so gewonnenen amorphen Glasschicht eine Schaltungsebene in Dünnschichttechnik in konventioneller Technik aufgebracht wird,' wobei die Säulen elektrische Verbindungsstellen zur unteren Schichtebene darstellen.5. Verfahren zur Herstellung einer elektronischen Schichtschaltung nach Anspruch 4? dadurch gekennzeichnet, daß die Temperatur beim Sintern so eingestellt wird, daß das Glas glattfließt.6. Verfahren sur Herstellung einer aus drei lagen bestehenden Schichtschaltung gemäß Anspruch 1, dadurch gekennze ichne t, daß auf einem Substrat zunächst eine Schaltungsebene in Dickschichttechnik aufgebracht wird, daß darauf eine aus kristallisierbarem Glas gebildete Isolierschicht aufgebracht wird, daß darauf eine weitere Sehaltungsebene in Dickschichttechiiilc angeordnet wird, daß dann danach darauf eine Isolierschicht aus Glas aufgedruckt wird mit Ausnahme an den Stellen, die Durchkontaktierungsstellen bilden, daß anschließend an den freien Stellen Säulen in Dickschichttechnik hergestellt werden, daß weiterhin die so hergestellte Anordnung gesintert wird, wobei die Glasschicht in einen amorphen Zustand übergeht, und daß auf dieser so gewonnenen amorphen Glasschicht eine Schaltungsebene in Dünnschichttechnik in konventioneller Technik aufgebracht wird, wobei die Säulen elektrische Verbindungsstellen zur unteren Schichtebene darstellen.VPA 75E 6051609851/06AALeerseiie
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2526553A DE2526553C3 (de) | 1975-06-13 | 1975-06-13 | Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung |
CH473776A CH604344A5 (de) | 1975-06-13 | 1976-04-14 | |
NL7604158A NL7604158A (nl) | 1975-06-13 | 1976-04-20 | Uit meerdere lagen bestaande lagenschakeling en werkwijze voor het vervaardigen daarvan. |
AT358776A AT359583B (de) | 1975-06-13 | 1976-05-17 | Mehrlagige elektronische schichtschaltung und verfahren zu ihrer herstellung |
GB20417/76A GB1540112A (en) | 1975-06-13 | 1976-05-18 | Multi-layer electronic film circuits |
JP51065491A JPS5210569A (en) | 1975-06-13 | 1976-06-04 | Multilayered electronic circuit |
IT24064/76A IT1063970B (it) | 1975-06-13 | 1976-06-09 | Circuito elettronico a piu strati e procedimento per la sua fabbricazione |
FR7617770A FR2314585A1 (fr) | 1975-06-13 | 1976-06-11 | Circuit electronique stratifie multicouche et procede pour sa fabrication |
SE7606715A SE421852B (sv) | 1975-06-13 | 1976-06-11 | Flerskiktig dektronisk skiktkrets och forfarande for dess framstellning |
JP1981100259U JPS5731876U (de) | 1975-06-13 | 1981-07-07 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2526553A DE2526553C3 (de) | 1975-06-13 | 1975-06-13 | Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2526553A1 true DE2526553A1 (de) | 1976-12-16 |
DE2526553B2 DE2526553B2 (de) | 1977-09-29 |
DE2526553C3 DE2526553C3 (de) | 1978-06-01 |
Family
ID=5949067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2526553A Expired DE2526553C3 (de) | 1975-06-13 | 1975-06-13 | Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung |
Country Status (9)
Country | Link |
---|---|
JP (2) | JPS5210569A (de) |
AT (1) | AT359583B (de) |
CH (1) | CH604344A5 (de) |
DE (1) | DE2526553C3 (de) |
FR (1) | FR2314585A1 (de) |
GB (1) | GB1540112A (de) |
IT (1) | IT1063970B (de) |
NL (1) | NL7604158A (de) |
SE (1) | SE421852B (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2045540B (en) * | 1978-12-28 | 1983-08-03 | Tdk Electronics Co Ltd | Electrical inductive device |
EP0062084A1 (de) * | 1981-04-06 | 1982-10-13 | Herbert Irwin Schachter | Mehrschicht-Schaltkreis und Verfahren zu dessen Herstellung |
US4495479A (en) * | 1982-10-22 | 1985-01-22 | International Business Machines Corporation | Selective wiring for multilayer printed circuit board |
JPS60130883A (ja) * | 1983-12-19 | 1985-07-12 | 中央銘板工業株式会社 | 多層印刷配線板 |
DE3831148C1 (de) * | 1988-09-13 | 1990-03-29 | Robert Bosch Gmbh, 7000 Stuttgart, De | |
NO900229D0 (no) * | 1990-01-16 | 1990-01-16 | Micro Electronics Ame A S | Fremgangsmaate for fremstilling av miniatyrisert impedanstilpasset ledningsnett. |
-
1975
- 1975-06-13 DE DE2526553A patent/DE2526553C3/de not_active Expired
-
1976
- 1976-04-14 CH CH473776A patent/CH604344A5/xx not_active IP Right Cessation
- 1976-04-20 NL NL7604158A patent/NL7604158A/xx not_active Application Discontinuation
- 1976-05-17 AT AT358776A patent/AT359583B/de not_active IP Right Cessation
- 1976-05-18 GB GB20417/76A patent/GB1540112A/en not_active Expired
- 1976-06-04 JP JP51065491A patent/JPS5210569A/ja active Pending
- 1976-06-09 IT IT24064/76A patent/IT1063970B/it active
- 1976-06-11 SE SE7606715A patent/SE421852B/xx unknown
- 1976-06-11 FR FR7617770A patent/FR2314585A1/fr active Granted
-
1981
- 1981-07-07 JP JP1981100259U patent/JPS5731876U/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CH604344A5 (de) | 1978-09-15 |
SE421852B (sv) | 1982-02-01 |
JPS5210569A (en) | 1977-01-26 |
FR2314585A1 (fr) | 1977-01-07 |
DE2526553C3 (de) | 1978-06-01 |
IT1063970B (it) | 1985-02-18 |
DE2526553B2 (de) | 1977-09-29 |
SE7606715L (sv) | 1976-12-14 |
JPS5731876U (de) | 1982-02-19 |
ATA358776A (de) | 1980-04-15 |
GB1540112A (en) | 1979-02-07 |
NL7604158A (nl) | 1976-12-15 |
AT359583B (de) | 1980-11-25 |
FR2314585B1 (de) | 1979-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69126934T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit Mehrlagen-Verbindungsleitungen | |
DE3738343C2 (de) | ||
DE1614872C3 (de) | Halbleiteranordnung | |
DE4120670A1 (de) | Verfahren zur herstellung eines dreidimensionalen schaltungssubstrats | |
DE2729030A1 (de) | Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen | |
DE2526553C3 (de) | Mehrlagige elektronische Schichtschaltung und Verfahren zu ihrer Herstellung | |
DE69005225T2 (de) | Verfahren zur Herstellung von einem mehrschichtigen Leitungsnetz einer Verbindungsplatte für mindestens eine höchstintegrierte Schaltung. | |
EP0234487B1 (de) | Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung | |
DE2548563A1 (de) | Verfahren zum herstellen eines kondensators | |
DE19509554A1 (de) | Verfahren zur Herstellung einer Multilayerschaltung | |
DE2823881A1 (de) | Leiterbahnueberkreuzungen fuer integrierte rc-netzwerke | |
EP0090079B1 (de) | Substrat | |
DE4437963C2 (de) | Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung | |
DE19625386A1 (de) | Verfahren zur Herstellung einer Leiterplatte | |
DE19512272C2 (de) | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte für ein Chassis eines unterhaltungselektronischen Gerätes und Leiterplatte hergestellt nach diesem Verfahren | |
DE4030055A1 (de) | Verfahren zum herstellen einer schaltung | |
DE4336235A1 (de) | Verfahren zur Herstellung von Keramik-Multilayern | |
DE4030532A1 (de) | In hybridtechnik aufgebaute mehrlagenschaltung und verfahren zu deren herstellung | |
DE19540570A1 (de) | Leiterplatte und Verfahren zu ihrer Herstellung | |
DE102004053557B4 (de) | Verfahren und Vorrichtungen zum Drucken leitfähiger Dickfilme über Dickfilmdielektrika | |
DE10206918A1 (de) | Kondensatorelement und Verfahren zum Erzeugen eines Kondensatorelements | |
DE1937009A1 (de) | Kontaktfreie UEberkreuzung von Leitbahnen | |
EP0171642A1 (de) | Varistor in Chip-Bauweise zur Verwendung in gedruckten Schaltungen und Verfahren zu seiner Herstellung | |
DE4422669A1 (de) | Mehrlagen-Leiterplatte | |
DE4336234C2 (de) | Verfahren zur Herstellung von Multilayerplatten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |