DE3148778C2 - - Google Patents

Description

Die Erfindung betrifft ein Bauelement in Chip-Bauweise mit an einander gegenüberliegenden Stirnflächen eines mindestens eine die elektrischen Eigenschaften des Bauelements bestimmende Beschichtung tragenden Substrats vorgesehenen Kontaktierungsschichten sowie Verfahren zur Herstellung derartiger Bauelemente.

Bei Bauelementen in Chip-Bauweise handelt es sich um sehr kleine Bauelementekörper, die so ausgestaltet sind, daß sie ohne Draht- oder Lötösenanschlüsse verwendet werden können. Im allgemeinen sind zwei gegenüberliegende Stirnflächen dieser Bauelemente lötfähig ausgebildet, so daß die Verbindung mit einer gedruckten Schaltung bei einer Verzinnung im Löt-Tauchbad erfolgen kann. Bauelemente dieser Art können aufgrund ihrer einheitlichen und gleichen Abmessungen in Magazinen zugeführt und damit in besonders wirtschaftlicher Weise verarbeitet werden.

Bei der Herstellung von Chip-Widerständen wird im allgemeinen so vorgegangen, daß zunächst auf ein mit einem Bruchlinienraster versehenes Substrat, im allgemeinen Keramik, zueinander parallele Leiterbahnen aus einer Silberschicht aufgebracht werden, die die Längsbruchlinien des Rasters überdecken. Anschließend wird mittels eines entsprechend den Einzelchip unterteilten Rastersiebes Widerstandsmaterial, beispielsweise Cermet, als Schicht in der Weise auf das Substrat aufgebracht, daß jede Einzelschicht zwei benachbarte Leiterbahnen teilweise überdeckt. Danach wird das Schichtmaterial getrocknet und eingebrannt und anschließend passiviert, beispielsweise durch eine äußere Lack- oder Glasschicht. Nach dem Passivierungsvorgang werden aus dem bedruckten Substrat Streifen gebrochen.

Um nun eine einwandfreie stirnseitige Kontaktierungsfläche zu schaffen, wird jeder einzelne Streifen in ein Silberbad getaucht, wobei darauf geachtet werden muß, daß eine maximale, sehr geringe Tauchtiefe nicht überschritten wird. Die dabei hergestellte Kontaktierungsschicht verbindet sich mit den bereits aufgebrachten Leiterbahnen aus Silber, wobei herstellungstechnisch bedingt die Silberschicht das Substrat auch auf der den Leiterbahnen gegenüberliegenden Seite umgreift. Anschließend müssen die freiliegenden Silberflächen vernickelt werden, um ein Ablegieren des Silbers beim Verlöten der Chip-Widerstände zu verhindern. Nach dem Verzinnen der Nickelschichten werden die Streifen in Einzelchips unterteilt.

Die Herstellung derartiger Chip-Widerstände ist somit aufwendig und verlangt eine erhebliche Genauigkeit; nicht zuletzt ist auch der Silberbedarf für die Anbringung der Kontaktierungsschichten nicht unbedeutend.

In der Zeitschrift "Elektronik-Industrie" 4, 1981, Seiten 11 bis 13 sind passive Chip-Bauelemente beschrieben und dargestellt, die dem eingangs umrissenen Stand der Technik entsprechen. Von den abgebildeten Chip-Bauelementen ist nur die für den Anwender relevante Schnittstelle gezeigt, nicht jedoch der innere Aufbau. Die Schnittstelle ist lediglich schematisch als Rechteck eingezeichnet, ohne daß erkennbar ist, wie die Kontaktierungsschicht mit der die elektrischen Eigenschaften des Bauelements bestimmenden Beschichtung verbunden ist. Gemäß der Beschreibung sind die Anschlußelektroden aus Palladium-Silber.

Gegenstand der DD-PS 1 22 149 sind normale elektrische Bauelemente beschrieben mit aufgedämpfter, lötfähiger Kontaktschicht zum Anlöten durch den Anwender gemäß einer herkömmlichen Technologie.

In der DE-AS 10 28 183 ist ein Glaskörper mit durchsichtigem, elektrisch leitenden Film auf seiner Oberfläche eingehend erläutert, der vor allem zur Verwendung als elektrisch beheiztes Fenster bei Kraftfahrzeugen vorgesehen ist. Auf dem Glaskörper sind dabei Elektroden aufgebracht, beispielsweise in Form eines Metallflusses aus feinverteiltem Silber und einem Flußmittel. Nach Herstellung der Elektroden wird der elektrisch leitende Film aufgebracht, der stumpf an die Elektroden anstoßen kann.

Aus der DE-AS 10 89 613 ist ein Verfahren zum Lötbarmachen von nicht-metallischen Werkstoffen bekannt, wobei der zu lötende Werkstoff mit einer hafterhöhenden Zwischenschicht versehen wird, die wenigstens zwei Elemente der Eisen-Nickel-Kobalt-Gruppe enthält.

Ein elektrischer Widerstand, der aus einem zylindrischen Trägerkörper mit aufgebrachter Metallschicht besteht, ist Gegenstand des deutschen Gebrauchsmusters 67 53 328. Auf den zylindrischen Trägerkörper wird eine Chrom-Nickel-Widerstandsschicht aufgebracht, auf deren Enden eine Nickel-Kontaktschicht niedergeschlagen ist.

Ein Verfahren zur Herstellung lötfähiger Metallanschlüsse an Widerstandskörpern ist aus der DE-OS 15 90 669 bekannt. Bei diesem Verfahren wird der Widerstand mit einem Schutzüberzug versehen und anschließend in einem galvanischen Trommelbad metallisiert, z. B mit Kupfer.

Aus der US-PS 32 96 574 ist es grundsätzlich bekannt, Schichtmaterial durch Verdampfung auf ein Substrat aufzubringen. Dieses Substrat ist außerdem mit einer Lötschicht auf den Kontaktierungsschichten versehen, ohne daß dabei die Bruchflächen der Bauelemente als Kontaktierungsflächen herangezogen werden.

Der Erfindung liegt die Aufgabe zugrunde, Bauelemente in Chip-Bauweise sowie Verfahren zu deren Herstellung anzugeben, die sich zum Einbau mit der SMD-Technik eignen und eine möglichst glatte Auflagefläche haben, wobei die Fertigung erheblich vereinfacht und verbilligt werden soll, ohne daß dadurch die Kontakteigenschaften der Kontaktierungsschichten nachteilig beeinflußt werden.

Bei einem gattungsgemäßen Bauelement in Chip-Bauweise wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß die Kontaktierungsschichten jeweils nur die Stirnflächen des Bauelements und diese jeweils ganz bedecken.

Mit dieser Lösung wird der Vorteil erzielt, daß bei der Herstellung die in Streifen miteinander verbundenen Bauelemente flach aufeinanderliegend gestapelt werden können, um auf diese Weise in einem Verfahrensgang mehrere Stirnflächen mit einer Kontaktierungsschicht zu versehen. Dies kann durch Bedampfung geschehen, was den Vorteil hat, daß eine gute Rationalisierung möglich ist. Die Kontaktierungsschichten können jedoch auch durch Sputtern oder elektrochemisch oder galvanisch aufgebracht werden.

Die Kontaktierungsschicht jeder Stirnfläche und die die elektrischen Eigenschaften bestimmende Beschichtung auf dem Substrat können durch eine elektrisch leitende Verbindungsschicht miteinander verbunden sein, die von der Beschichtung überlappt ist und stumpf an die Kontaktierungsschicht anstößt.

Die Verbindungsschicht kann aus Palladium-Silber bestehen.

Eine besonders günstige Alternative besteht darin, daß die die elektrischen Eigenschaften bestimmende Beschichtung die gesamte Fläche auf dem Substrat überdeckt und stumpf an die Kontaktierungsschicht anstößt. Diese Bauart hat den Vorteil, daß die Beschichtung und die Kontaktierungsschicht unmittelbar miteinander verbunden sind, ohne daß überhaupt noch Silber erforderlich ist, was somit die Herstellung wesentlich vereinfacht und die Herstellungskosten nochmals senkt. Außerdem ist die zur Verfügung stehende Fläche der die elektrischen Eigenschaften bestimmenden Beschichtung wesentlich größer, und es ergeben sich stabilere Werte für das Bauelement, weil keine Silberdiffusion zwischen einer Silberschicht und der Beschichtung mehr stattfinden kann, was insbesondere bei feuchter Umgebung häufig der Fall ist.

In vorteilhafter Weiterbildung der Erfindung bestehen die Kontaktierungsschichten jeweils aus unedlem Metall.

Damit entfällt der eingangs erläuterte, zweite Versilberungsschritt im Tauchbad, was sich günstig auf die Herstellungs- und die Materialkosten auswirkt. Außerdem sind kein Vernickeln oder andere Diffusionssperren mehr erforderlich, da keine Gefahr besteht, daß die Metallschicht beim Löten ablegiert. Die Kantenkontaktierung mit unedlem Metall, vorzugsweise Kobalt, Nickel oder Kupfer, läßt sich wesentlich leichter und rationeller durchführen als eine galvanische Vernickelung, da bei dieser die zu vernickelnde Kante mit Silber aktiviert werden muß und bei der galvanischen Verzinnung selbst nach gründlicher Reinigung Säurespuren im Zinn zurückbleiben, was nach längerer Lagerung zur Oxydation der Zinnoberfläche führen und Schwierigkeiten beim Löten verursachen kann. Demgegenüber kann das unedle Metall direkt auf die Stirnflächen aufgebracht und das Bauelement, falls erforderlich, sofort im Tauch- oder Schwallbad verzinnt werden.

Nach einer weiteren Ausgestaltung der Erfindung sind die die Kontaktierungsschichten tragenden Stirnflächen Bruchflächen. Dadurch wird die Haftung zwischen den aufgebrachten Kontaktierungsschichten und dem Substrat vorteilhaft erhöht.

Der beschriebene Aufbau von Bauelementen in Chip-Bauweise eignet sich zwar besonders für Chip-Widerstände, ist jedoch nicht darauf beschränkt. So lassen sich beispielsweise in entsprechender Weise Keramikkondensatoren und Keramik-Vielschichtkondensatoren stirnseitig kontaktieren.

Wie eingangs bereits erläutert wurde, ist ein Verfahren zur Herstellung von Bauelementen in Chip-Bauweise bekannt, bei dem auf einen mit einem Bruchlinienraster versehenen Wafer aus Substratmaterial zueinander parallele, die Längsbruchlinien überdeckende Leiterbahnen aus einer elektrisch leitenden Verbindungsschicht aufgebracht werden, worauf mittels eines entsprechenden Einzelchips unterteilten Rastersiebes ein die elektrischen Eigenschaften des Bauelements bestimmendes Schichtmaterial in der Weise auf den Wafer aufgebracht wird, daß jede Einzelschicht zwei benachbarte Leiterbahnen teilweise überdeckt, wonach das Schichtmaterial getrocknet und eingebrannt wird und nach einem Passivierungsvorgang aus dem bedruckten Wafer Streifen gebrochen werden.

Bei einem derartigen Verfahren wird die der Erfindung zugrunde liegende Aufgabe dadurch gelöst, daß die Streifen derart gestapelt werden, daß die Bruchflächen eine durchgehende Fläche bilden, die als Ganzes mit einer Kontaktierungsschicht beschichtet wird, wonach diese Streifen in Einzelchips unterteilt werden.

Die Leiterbahnen werden dabei vorteilhaft auf die nicht geritzte Seite des Wafers aufgedruckt und bestehen vorzugsweise aus Palladium-Silber, das im Siebdruckverfahren auf den Wafer aufgebracht und dann eingebrannt wird.

Nach diesem Verfahren hergestellte Chip-Widerstände zeichnen sich durch geringe Toleranzen, hohe Zugfestigkeit rechtwinklig zu den Kontaktierungsflächen und problemfreie, auch nach langer Lagerzeit gegebene Verlötbarkeit aus.

Bei einem anderen Verfahren zur Herstellung von Bauelementen in Chip-Bauweise, bei dem ein Wafer aus Substratmaterial mit einem Bruchlinienraster versehen wird, läßt sich eine weitere Vereinfachung dadurch erreichen, daß der Wafer mit einem durchgehenden, die elektrischen Eigenschaften des Bauelements bestimmenden Schichtmaterial beschichtet wird, das anschließend vollständig mit einer Passivierungsschicht überzogen wird, daß dann aus dem Wafer Streifen gebrochen werden, die derart gestapelt werden, daß ihre Bruchflächen eine durchgehende Fläche bilden, die mit einer Kontaktierungsschicht beschichtet wird, wonach diese Streifen in Einzelchips unterteilt werden.

Bei dieser Weiterentwicklung ist es also nicht mehr erforderlich, an den Längsbruchlinien Leiterbahnen aufzubringen und das Schichtmaterial anschließend als Einzelschichten aufzubringen.

Eine Alternative des zuletzt geschilderten Verfahrens besteht darin, daß der mit einem Bruchlinienraster versehene Wafer aus Substratmaterial mit durch benacharte Bruchlinien getrennten, parallelen Streifen eines die elektrischen Eigenschaften des Bauelements bestimmenden Schichtmaterials beschichtet und anschließend mit einer durchgehenden Passivierungsschicht überzogen wird, daß dann der Wafer an den zu den Streifen rechtwinkligen Bruchlinien in Streifen gebrochen wird, die derart gestapelt werden, daß die Bruchflächen eine durchgehende Fläche bilden, die mit einer Kontaktierungsschicht beschichtet wird, wonach diese Streifen in Einzelchips unterteilt werden.

Alle erfindungsgemäß vorgesehnen Verfahren eröffnen die Möglichkeit, die Streifen so zu stapeln, daß ihre Bruchflächen eine durchgehende Fläche bilden, die als Ganzes mit der Kontaktierungsschicht beschichtet wird.

Die gemäß der Erfindung hergestellten Bauelemente haben an der Unterseite des Substrats, die nicht mit der die elektrischen Eigenschaften bestimmenden Beschichtung versehen ist, eine glatte Fläche, weil die Kontaktierungsschichten nur noch die Stirnflächen bedecken, nicht jedoch die Bodenfläche übergreifen. Damit werden die Eigenschaften der glatten Bodenfläche, die als guter Isolator wirkt, vollständig erhalten. Das Bauelement kann nun mit seiner gesamten Bodenfläche satt auf die Leiterplatte aufgesetzt werden, ohne daß sich zwischen dieser und dem Bauelement ein Hohlraum ergibt, in den Verschmutzungen oder Klebstoff eindringen können. Der Klebstoffverbrauch wird auf diese Weise nicht unerheblich verringert. Schließlich ist die Maßhaltigkeit derartiger Bauelemente besser als bei den zum Stand der Technik zählenden, und aufgrund der glatten Ausbildung ohne Erhöhungen durch einen Umgriff der Kontaktierung an den Stirnflächen wird ein bisher lästiger Störfaktor beim automatischen Bestücken durch ein Magazin ausgeschaltet.

Die Erfindung ist nachstehend an Ausführungsbeispielen erläutert, die in der Zeichnung dargestellt sind.

Es zeigt

Fig. 1 eine stark vergrößerte, schematische Schnittdarstellung eines Chip-Widerstandes nach dem Stand der Technik,

Fig. 2 eine Draufsicht des Chip-Widerstandes der Fig. 1,

Fig. 3 eine schematische Draufsicht eines Substrats zur Verdeutlichung der verschiedenen Herstellungsschritte für den Chip-Widerstand der Fig. 1 und 2,

Fig. 4 eine ebenfalls stark vergrößerte, schematische Teilansicht im Kontaktierungsbereich eines Chip-Widerstandes, der nach einem der erfindungsgemäßen Verfahren hergestellt werden kann,

Fig. 5 eine Draufsicht auf ein lasergeritztes Substrat,

Fig. 6 eine Draufsicht von Leiterbahnen, die auf der der geritzten Fläche gegenüberliegenden Fläche des Substrats nach Fig. 5 angebracht sind,

Fig. 7 eine Draufsicht des Substrats nach Fig. 6 nach erfolgtem Aufbringen des Widerstandsmaterials,

Fig. 8 das Substrat gemäß Fig. 7 nach erfolgter Passivierung,

Fig. 9 einen Teil des in Streifen gebrochenen Substrats nach Fig. 8,

Fig. 10 eine Reihe von einzelnen Chip-Widerständen,

Fig. 11 eine vergrößerte Schnittdarstellung eines Chip-Widerstandes gemäß der Erfindung,

Fig. 12 eine Draufsicht des Chip-Widerstandes der Fig. 11,

Fig. 13 eine Draufsicht eines Substrats zur Erläuterung der Herstellung von Chip-Widerständen gemäß Fig. 11 und 12,

Fig. 14 eine vergrößerte Schnittdarstellung eines weiteren Chip-Widerstandes gemäß der Erfindung,

Fig. 15 eine Draufsicht eines lasergeritzten Substrats zur Herstellung von Chip-Widerständen gemäß Fig. 14 und

Fig. 16 eine Draufsicht eines lasergeritzten Substrats bei einer abgewandelten Herstellungsweise von Chip-Widerständen gemäß Fig. 14.

Wie die Fig. 1 und 2 zeigen, bestehen bisher bekannte Chip-Widerstände aus einem Substrat 10, im allgemeinen Keramik, das an zwei gegenüberliegenden Stirnflächen 12 eine Kontaktierungsschicht 14 aus Silber trägt. Auf die Oberseite 16 des Substrats 10 sind zwei Verbindungsschichten 18 aus Silber aufgebracht, die so an den beiden Kanten angeordnet sind, daß sie in die Kontaktierungsschichten 14 übergehen. Die Kontaktierungsschichten 14 umgreifen die Bodenfläche 20 des Substrats 10.

Auf die Oberseite 16 des Substrats 10 ist eine die elektrischen Eigenschaften des Bauelements bestimmende Beschichtung 22 aufgebracht, im Fall des dargestellten Chip- Widerstandes beispielsweise eine Cermet-Schicht. Diese Schicht 22 überlappt die beiden Verbindungsschichten 18.

Die gesamte Schicht 22 ist durch eine Passivierungsschicht 24, beispielsweise Lack oder Glas, abgedeckt. Die freie Oberfläche der Kontaktierungsschichten 14 ist von einer Nickelschicht 26 überzogen, die dazu dient, ein Ablegieren des Silbers beim Auflöten des Chip-Widerstandes auf eine Leiterbahn einer Druckplatte zu verhindern. Um das Auflöten zu ermöglichen, ist schließlich auf die Nickelschicht 26 eine Zinnschicht 28 aufgebracht.

In der Draufsicht der Fig. 2 ist zu erkennen, daß die Passivierungsschicht 24 die gesamte Schicht 22 überdeckt und daß beide die streifenförmigen Verbindungsschichten 18 überlappen.

Fig. 3 verdeutlicht schematisch die Herstellung derartiger Chip-Widerstände. Zunächst wird ein Substrat 10 ganzflächig mit einem Bruchlinienraster 30, 32 bedeckt. Dieses aus zueinander rechtwinklig verlaufenden Linien bestehende Raster kann beispielsweise durch Laserritzung hergestellt werden. Anschließend werden auf dieses Substrat zueinander parallele Leiterbahnen 18′ aus Silber aufgebracht, die die späteren Verbindungsschichten 18 bilden, und die die Längsbruchlinien 32 überdecken. In einem weiteren Arbeitsgang wird mittels eines entsprechend den in den Fig. 1 und 2 dargestellten Einzelchips unterteilten Rastersiebes das elektrisch wirksame Schichtmaterial 22 so aufgebracht, daß jede Einzelschicht zwei benachbarte Leiterbahnen 18′ teilweise überdeckt. Nun kann das Schichtmaterial 22 getrocknet und eingebrannt werden, worauf, ebenfalls mit Hilfe eines Rastersiebes, die Passivierungsschichten 24 so aufgebracht werden, daß sie die elektrisch wirksamen Einzelschichten 22 vollständig überdecken.

Nach dieser Passivierung wird das bedruckte Substrat 10 an den Längsbruchlinien 32 in Streifen 34 gebrochen. Jeder einzelne dieser Streifen 34 muß dann in ein Silberbad getaucht werden, um die Kontaktierungsschichten 14 an beiden Stirnflächen 12 anzubringen. Dabei ist darauf zu achten, daß eine maximale Eintauchtiefe nicht überschritten wird. In zwei folgenden Schritten werden die Nickelschicht 26 und die Zinnschicht 28 aufgebracht. Der letzte Arbeitsgang besteht darin, daß die Streifen 34, deren Stirnflächen 12 nunmehr versilbert, vernickelt und verzinnt sind, an den zu den Streifen 34 rechtwinkligen Bruchlinien 30 in Einzelchips unterteilt werden.

Anhand der Fig. 4 bis 10 wird nachstehend ein Herstellungsverfahren nach der Erfindung erläutert.

Fig. 4 zeigt einen stirnseitigen Randbereich eines Substrats 10 für einen Chip-Widerstand. Auf diesem ist eine Widerstandsschicht 22 angebracht, die über die elektrisch leitende Verbindungsschicht 18 mit der stirnseitig vorgesehenen Kontaktierungsschicht 14 verbunden ist, die aus einem unedlen Metall besteht. Besonders eignet sich hierfür Kobalt, es sind jedoch auch Kontaktierungsschichten 14 aus Nickel oder Kupfer möglich. Die Kontaktierungsschicht 14 ist dabei von einer Zinnschicht 28 bedeckt.

Die Verbindungsschicht 18 wird dabei als erste Schicht auf das Substrat 10 aufgebracht, so daß sie sowohl von der Widerstandsschicht 22 als auch von der Kontaktierungsschicht 14 überlappt werden kann und damit eine einwandfreie elektrische Verbindung hergestellt ist.

Die Kontaktierungsschicht 14 wird in einem Sputter-Prozeß auf die vorzugsweise als Bruchfläche ausgebildete Stirnfläche 12 aufgedampft, wodurch sich eine besonders feste und dauerhafte Verbindung zwischen Substrat 10 und Kontaktierungsschicht 14 ergibt.

Fig. 5 zeigt ein Substrat 10, das ganzflächig mit einem Bruchlinienraster 30, 32 bedeckt ist. Dieses aus zueinander rechtwinklig verlaufenden Bruchlinien bestehende Raster kann beispielsweise durch Laserritzung hergestellt werden.

Fig. 6 zeigt die dem Bruchlinienraster gegenüberliegende Fläche des Substrats 10, auf das im Siebdruckverfahren die zueinander parallelen Leiterbahnen 18′ aus Palladium-Silber aufgebracht sind. Die Leiterbahnen 18′ sind dabei durchgehend gedruckt und so angeordnet, daß beiderseits der mit den Leiterbahnen 18′ ausgerichteten Bruchlinien 32 ein ausreichend breiter Leiterstreifen vorliegt, um später eine sichere Kontaktierung der Widerstandselemente zu gewährleisten.

Das mit den Leiterbahnen 18′ versehene Substrat 10 wird zwischengelagert, getrocknet und anschließend in einem Durchlaufofen erhitzt, so daß die Leiterbahnen 18′ in der erforderlichen Weise eingebrannt werden.

Der in Fig. 7 angedeutete Widerstandsdruck wird unter Verwendung eines entsprechend den Einzelchips unterteilten Stahlsiebs vorgenommen, wobei darauf geachtet wird, daß die Widerstandspaste die Leiterbahnen 18′ beidseitig überdeckt, beispielsweise um etwa 0,4 mm. Außerdem wird darauf geachtet, daß an der Breitseite der Widerstände ein ausreichend breiter, nicht bedruckter Streifen längs der Bruchkanten frei bleibt, um ein Ausbrechen der Widerstandsschicht 22 beim Brechen in Einzelchips zu vermeiden.

Die gezielte und lagegenau aufgebrachte Widerstandspaste wird anschließend getrocknet und eingebrannt.

Fig. 8 zeigt das Substrat 10 nach erfolgter Passivierung, welche mit einem Stahlsieb so ausgeführt wird, daß der Siebdruck das ganze Substrat von Kante zu Kante bedeckt. Die als Passivierung verwendete Paste wird ebenfalls angetrocknet und anschließend bei vorgegebener Temperatur eingebrannt. Aus den bedruckten Substraten 10 gemäß Fig. 8 werden dann die Streifen 34 gebrochen, deren freiliegende Stirnflächen 12 anschließend mit der Kontaktierungsschicht 14 aus unedlem Metall, vorzugsweise Kobalt, bedampft werden. Dabei ist natürlich darauf zu achten, daß die Streifen 34 so gehaltert sind, daß eine Bedampfung nur in dem gewünschten Bereich erfolgt.

In Fig. 9 sind derartige Streifen 34, die aus einer Vielzahl nebeneinander liegender, einzelner Chip-Widerstände bestehen, dargestellt.

Diese Streifen 34 werden anschließend in Einzelchips 36 gebrochen, wie sie in Fig. 10 zu sehen sind.

Die nach dem geschilderten Verfahren hergestellten Chip-Widerstände zeichnen sich sowohl durch ihre elektrischen als auch ihre mechanischen Eigenschaften aus und verlieren ihre guten Verlötungseigenschaften auch nach längerer Lagerung nicht.

Die Fig. 11 bis 13 zeigen eine Variante der Erfindung. Wie aus Fig. 13 hervorgeht, wird zur Herstellung der in den Fig. 11 und 12 skizzierten Chip-Widerstände ebenfalls zunächst von einem Substrat 10 ausgegangen, das ganzflächig mit einem Bruchlinienraster 30, 32 bedeckt ist, und das ähnlich wie das Substrat gemäß Fig. 3 Leiterbahnen 18′ aus Palladium-Silber aufweist. Ebenfalls noch in Übereinstimmung mit dem anhand der Fig. 5 bis 10 erläuterten Verfahren wird anschließend mittels eines entsprechend den Einzelchips unterteilten Rastersiebes das Widerstandsmaterial 22 in der Weise aufgebracht, daß jede Einzelschicht zwei benachbarte Leiterbahnen 18′ teilweise überdeckt.

Neu gegenüber dem bisher beschriebenen Verfahren ist nun, daß nach dem Trocknen und Einbrennen der Widerstandsschicht 22 die gesamte Fläche des Subtrats 10, die die Widerstandsschicht 22 aufweist, mit der Passivierungsschicht 24 überzogen wird. Nach dem Trocknen und Einbrennen der Passivierungsschicht 24 werden entlang den Längsbruchlinien 32 die Streifen 34 gebrochen, deren freiliegende Bruchkanten 12 schließlich mit der Kontaktierungsschicht 14 aus unedlem Metall überzogen werden. Abschließend werden die Streifen 34 wie bisher in Einzelchips 36 unterteilt.

Bei diesem Verfahren ergeben sich nach dem Brechen an den Längsbruchlinien 32 völlig ebene Streifen 34, was den besonderen Vorteil hat, daß diese anschließend so eng aneinanderliegend gestapelt werden können, daß ihre freiliegenden Bruchkanten 12 eine durchgehende Fläche bilden, die als Ganzes mit dem unedlen Metall für die Bildung der Kontaktierungsschicht 14 überzogen werden kann. Die Kontaktierungsschicht 14 stellt eine ausgezeichnete Verbindung zwischen den Verbindungsschichten 18 aus Palladium-Silber und den Leiterbahnen der Druckplatte her und ermöglicht eine gute Verlötung mit diesen Leiterbahnen. Gegebenenfalls kann die Kontaktierungsschicht 14 noch mit einer Zinnschicht überzogen werden.

Eine nochmalige Vereinfachung zeigen die Fig. 14 und 15. Bei dem in Fig. 15 angedeuteten Verfahren wird die gesamte Oberfläche des mit dem Bruchlinienraster 30, 32 versehenen Substrats 10 zunächst mit einer durchgehenden, elektrisch wirksamen Schicht 22 und anschließend mit einer ebenfalls durchgehenden Passivierungsschicht 24 überzogen. Dann werden in der bereits beschriebenen Weise aus dem derart beschichteten Substrat 10 die Streifen 34 gebrochen, deren freiliegende Bruchkanten 12 schließlich mit der Kontaktierungsschicht 14 überzogen werden. Auch hierbei können die Streifen 34 so gestapelt werden, daß die Bruchflächen 12 eine durchgehende Fläche bilden, die als Ganzes mit der Kontaktierungsschicht 14 überzogen werden kann.

Gegebenenfalls kann zwischen der Kontaktierungsschicht 14 aus unedlem Metall und dem Substrat sowie den angrenzenden Flächen der Widerstandsschicht 22 und der Passivierungsschicht 24 ein Haftvermittler vorgesehen sein, beispielsweise Chrom, Chromnickel oder Titan.

Wie bereits erläutert, liegt der Vorteil dieses Verfahrens in der wesentlich vereinfachten Herstellung und in der Tatsache, daß kein Silber mehr erforderlich ist. Die zur Verfügung stehende Widerstandsfläche entspricht der gesamten Oberfläche des Substrats 10.

Eine Variante der Maßnahmen gemäß Fig. 14 und 15 zeigt die Fig. 16. Hier wird das mit dem Bruchlinienraster 30, 32 versehene Substrat 10 nicht ganzflächig mit dem Widerstandsmaterial 22 beschichtet, sondern in parallelen Streifen 38 durch Aufwalzen oder durch Siebdruck, die durch die Bruchlinien 30 voneinander getrennt sind. Nach dem Einbrennen wird sodann in der anhand der Fig. 14 und 15 beschriebenen Weise die gesamte Oberfläche auf der Seite der Widerstandsschicht 22 passiviert, so daß dann, wie bereits erläutert, das Brechen in Streifen 34 erfolgt, deren Bruchkanten 12 mit Kobalt oder einem anderen, unedlen Metall bedampft werden.

Claims (19)

1. Bauelement in Chip-Bauweise mit an einander gegenüberliegenden Stirnflächen eines mindestens eine die elektrischen Eigenschaften des Bauelements bestimmende Beschichtung tragenden Substrats vorgesehenen Kontaktierungsschichten, dadurch gekennzeichnet, daß die Kontaktierungsschichten (14) jeweils nur die Stirnflächen (12) des Bauelements und diese jeweils ganz bedecken.

2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die Kontaktierungsschicht (14) jeder Stirnfläche (12) mit der die elektrischen Eigenschaften bestimmenden Beschichtung (22) auf dem Substrat (10) durch eine elektrisch leitende Verbindungsschicht (18) verbunden ist, die von der Beschichtung (22) überlappt ist und die stumpf an die Kontaktierungsschicht (14) anstößt.

3. Bauelement nach Anspruch 2, dadurch gekennzeichnet, daß die Verbindungsschicht (18) aus Palladium-Silber besteht.

4. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß die die elektrischen Eigenschaften bestimmende Beschichtung (22) die gesamte Fläche auf dem Substrat (10) überdeckt und stumpf an die Kontaktierungsschicht (14) anstößt.

5. Bauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Kontaktierungsschichten (14) jeweils aus unedlem Metall bestehen.

6. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß die Kontaktierungsschicht (14) aus Kobalt, Nickel oder Kupfer besteht.

7. Bauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die die Kontaktierungsschichten (14) tragenden Stirnflächen (12) Bruchflächen sind.

8. Bauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Kontkatierungsschicht (14) von einer Zinnschicht (28) überzogen ist.

9. Bauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die die elektrischen Eigenschaften bestimmende Beschichtung (22) eine Widerstandsschicht ist.

10. Bauelement nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die die elektrischen Eigenschaften bestimmenden Beschichtungen (22) kapazitiv wirksam sind.

11. Verfahren zur Herstellung von Bauelementen in Chip-Bauweise, bei dem auf einen mit einem Bruchlinienraster versehenen Wafer aus Substratmaterial zueinander parallele, die Längsbruchlinien überdeckende Leiterbahnen aus einer elektrisch leitenden Verbindungsschicht aufgebracht werden, worauf mittels eines entsprechend den Einzelchips unterteilten Rastersiebes ein die elektrischen Eigenschaften des Bauelements bestimmenden Schichtmaterial in der Weise auf den Wafer aufgebracht wird, daß jede Einzelschicht zwei benachbarte Leiterbahnen teilweise überdeckt, wonach das Schichtmaterial getrocknet und eingebrannt wird und nach einem Passivierungsvorgang aus dem bedruckten Wafer Streifen gebrochen werden, dadurch gekennzeichnet, daß die Streifen (34) derart gestapelt werden, daß die Bruchflächen (12) eine durchgehende Fläche bilden, die als Ganzes mit einer Kontaktierungsschicht (14) beschichtet wird, wonach diese Streifen (34) in Einzelchips (36) unterteilt werden.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß die aus Palladium-Silber bestehenden Leiterbahnen (18′) im Siebdruckverfahren auf den Wafer (10) aufgebracht und dann eingebrannt werden.

13. Verfahren nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Leiterbahnen (18′) auf die nicht geritzte Seite des Wafers (10) aufgedruckt werden.

14. Verfahren nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß vor dem Aufteilen des Wafer (10) in Streifen (34) die gesamte, das Schichtmaterial (22) aufweisende Fläche des Wafers (10) mit einer Passivierungsschicht (24) überzogen wird.

15. Verfahren zur Herstellung von Bauelementen in Chip-Bauweise, bei dem ein Wafer aus Substratmaterial mit einem Bruchlinienraster versehen wird, dadurch gekennzeichnet, daß der Wafer (10) mit einem durchgehenden, die elektrischen Eigenschaften des Bauelements bestimmenden Schichtmaterial (22) beschichtet wird, das anschließend vollständig mit einer Passivierungsschicht (24) überzogen wird, daß dann aus dem Wafer (10) Streifen (34) gebrochen werden, die derart gestapelt werden, daß ihre Bruchflächen (12) eine durchgehende Fläche bilden, die mit einer Kontaktierungsschicht (14) beschichtet wird, wonach diese Streifen (34) in Einzelchips (36) unterteilt werden.

16. Verfahren zur Herstellung von Bauelementen in Chip-Bauweise, bei dem ein Wafer aus Stubstratmaterial mit einem Bruchlinienraster versehen wird, dadurch gekennzeichnet, daß der Wafer (10) mit durch benachbarte Bruchlinien (30) getrennten, parallelen Streifen (38) eines die elektrischen Eigenschaften des Bauelements bestimmenden Schichtmaterials (22) beschichtet und anschließend mit einer durchgehenden Passievierungsschicht (24) überzogen wird, daß dann der Wafer (10) an den zu den Streifen (38) rechtwinkligen Bruchlinien (32) in Streifen (34) gebrochen wird, die derart gestapelt werden, daß die Bruchflächen (12) eine durchgehende Fläche bilden, die mit einer Kontaktierungsschicht (14) beschichtet wird, wonach diese Streifen (34) in Einzelchips (36) unterteilt werden.

17. Verfahren nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die Kontaktierungsschichten (14) aufgedampft werden.

18. Verfahren nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß die als Widerstandsschicht ausgebildete Beschichtung (22) durch Siebdruck aufgebracht, passiviert und eingebrannt wird.

19. Verfahren nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß die Kontaktierungsschicht (14) aus unedlem Metall gebildet wird.