DE3303081A1 - Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen - Google Patents

Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen

Info

Publication number
DE3303081A1
DE3303081A1 DE19833303081 DE3303081A DE3303081A1 DE 3303081 A1 DE3303081 A1 DE 3303081A1 DE 19833303081 DE19833303081 DE 19833303081 DE 3303081 A DE3303081 A DE 3303081A DE 3303081 A1 DE3303081 A1 DE 3303081A1
Authority
DE
Germany
Prior art keywords
resistors
substrate
metal
edge
rows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19833303081
Other languages
English (en)
Inventor
Gaylord Lee Painted Post N.Y. Farncis
Armedeo John Randolph N.J. Morelli
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips North America LLC
US Philips Corp
Original Assignee
US Philips Corp
North American Philips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Philips Corp, North American Philips Corp filed Critical US Philips Corp
Priority to DE19833303081 priority Critical patent/DE3303081A1/de
Publication of DE3303081A1 publication Critical patent/DE3303081A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

  • Verfahren zum Iierstellen von Chip-Widerständen mit um den
  • Rand gehenden Anschlüssen Hintergrund der Erfindung Die Erfindung bezieht sich auf ein neues Verfahren zum Iterstellen von Chip-Widerständen.
  • Chip-Widerstände sind kleine Schichtwiderstände, die aus dicken Teilchen aus widerstandsfähigem Material zusammen mit leitenden Metallplättchen gebildet werden, wobei dies alles auf. einer Fläche eines kleinen Teils bzw.
  • eines Chips aus einem isolierenden keramischen Substrat, wie einem Aluminiumoxidsubstrat, niedergeschlagen wird.
  • Diese Chip-Widerstände können als Widerstände in gedruckten Schaltungen benutzt werden.
  • Um einen elektrischen Kontakt ohne Leitungen mit anderen Elementen auf diesen gedruckten Schaltungsplatten zu schaffen, werden die Chip-Widerstände mit dünnen leitenden Metallbändern oder um den Rand gehenden Anschlüssen versehen, wobei jeder dieser Anschlüsse mit einem der Metallplättchen in Verbindung steht und sich über einen Rand erstreckt und manchmal bis zur Rückseite des Chips. Durch diese um den Rand gehenden Anschlüsse werden die Chip-Widerstände mit Hilfe von Techniken wie Wellenlöten, durch Klemmen oder in manchen Fällen durch eine Kombination der beiden, auf der Platte mit gedruckter Schaltung befestigt und elektrisch damit verbunden Derartige Chip-Widerstände sind allgemein bekannt und beispielsweise in Electronics, August 16, 1979, Seiten 72 - 73, beschrieben.
  • Bei dem Verfahren, das üblicherweise zum Herstellen von Chip-Widerständen angewandt wird, werden eine Anzahl Reihen leitender Metallplättchen und die Verbindungsteilchen aus widerstandsfähigem Material auf einer Fläche einer grossen Platte aus einem Aluminiumsubstrat niedergeschlagen, im allgemeinen unter Anwendung einer Druck- und Brenntechnik. Eine schützende Glasschicht wird danach angehr.^cht und das dünne Substrat wird dann in grosse Reihen von Chips aufgeteilt.
  • Die Reihen von Chips werden dann gestapelt und die um den Rand gehenden Anschlüsse werden danach durch Druck-oder Eintauchtechniken mit einer nachfolgenden Brenntechnik bei hoher Temperatur, meistens bei 8150C-9000C um die um den Hand gehenden Anschlüsse einzubrennen, angebracht.
  • Wegen der bei der Bildung der um den Rand gehenden Anschlüsse angewandten hohen Temperatur kann das mit einem Laser Trimmen erst durchgeführt werden, wenn die Chip-Widerstände vereinzelt sind. Weil das Trimmen mit einem Laser dann an jedem einzelnen Chip durchgeführt werden muss, ist die Produktionsgeschwindigkeit sehr gering und in manchen Fällen so niedrig, dass es wirtschaftlich unzureichend ist.
  • Aber während das Laser trimmen einer Anzahl Widerstände in einem Widerstandsnetzwerk vor dem Anbringen mechanisch verbundener Anschlüsse aus der US-Patentschrift 4 159 461 bekannt ist, gibt es keine Lehre eines Verfahrens zum Herstellen von Chip-Widerständen mit ständig angeordneten um den Rand gehenden Anschlüssen, die in einem Ablagerungsverfahren gebildet sind, wobei Lasertrimmen durchgeführt wird, wenn alle Widerstände noch auf dem Substrat vorhanden sind.
  • Die Erfindung hat nun zur Aufgabe, ein neues Verfahren zum Herstellen von Chip-Widerständen zu schaffen, wobei eine wesentlich höhere Produktionsgeschwindigkeit erzielt wird. Dies und andere Vorteile der Erfindung gehen aus der untenstehenden Beschreibung hervor.
  • Nach der Erfindung wurde gefunden, dass eine wesentliche Steigerung der Produktionsgeschwindigkeit zum Herstellen von Chip-Widerständen erreicht wird durch eine neue Kombination von Stufen, bei denen zunächst eine geradzahlige Anzahl Reihen elektrisch leitender Metallplättchen auf einer Fläche eines dünnen elektrisch isolierenden keramischen Substrats niedergeschlagen wird. Die Metallplättchen werden dann durch Brennen angeordnet und Teilchen aus w tders inds faIigcm Material werden danach zwischen benach- barten Paaren von Metallplättchen niedergeschlagen um dadurch Reihen von Chip-Widerständ'en zu bilden. Die Teilchen aus widerstandsfähigem Material werden dann durch Brennen befestigt.
  • Nach dem ersten Schritt werden die Chip-Widerstände mit einem Laser auf die gewünschten Werte gebracht, während sie noch auf dem Substrat vorhanden sind.
  • Nach dem Trimmen wird das Substrat zu einzelnen Reihen oder Streifen von Chip-Widerständen zerbrochen.
  • Durch eine Dampl'-blagerungstechnik werden leitende Metallbänder oder um deii Rand gehende Anschlüsse an jedem Längsrand des Streifens niedergeschlagen, so dass sie sich über den Längsrand und die Metallplättchen grenzend an den Rand erstrecken.
  • Nach Ablagerung der .um den Rand gehenden Anschlüsse werden die Reihen von Chip-Widerständen zu einzelnen Chip-Widerständen zerbrochen.
  • Vorzugsweise wird zum Schützen der Chip-Widerstände während des Trimmvorgangs eine schützende Glas schicht über jedes Teilchen aus widerstandsfähigem Material vor dem Trimmvorgang niedergeschlagen.
  • Weil es mehrere Vorfahren gibt zum Niederschlagen der leitenden Metallplättchen und der Teilchen aus widerstandsfähigem Material auf dem Substrat, wurde gefunden, dass Ablagerung-im Siebdruckverfahren am nützlichsten ist und bevorzugt wird.
  • Das Trimmen kann durch Anwendung mehrerer bekannter Techniken wie Sandstrahlen, (wie erwähnt in dem obengenannten Artikel in Electronics, oder Neese, US-Patent Nr.
  • 4 163 315) durch Anwendung eines Elektronenstrahles oder durch Anwendung eines Laserstrahles durchgeführt werden.
  • Von diesen Verfahren wird das Laser trimmen bevorzugt, weil dabei ein genaues Trimmen der Widerstände mit geringsten Kosten einhergeht.
  • Das Laser trimmen von Schichtwiderständen ist eine Technik, die an sich bekannt und eingehend beschrieben ist, siehe beispielsweise McWilliams, US-Patentschrift 3 699 649, Bube, US-Patentschrift 3 947 801 und Optical Engineering, xlai-Juni i78, Heft 17, Nr. 3, Seiten 217-224, deren Inhalt als hierin mit einbezogen betrachtet wird.
  • Nach dem Laser trimmen wird eine schützende Kunststoffschicht, wie eine Epoxyschicht, im Siebdruckverfahren über den Widerstands-Chip angebracht. In dieser Bearbeitungsstufe ist es vorteilhaft, in dem Substrat Bruchlinien anzubringen, damit es leichter ist zunächst Reihen von Chip-Widerständen und danach einzelne Widerstände zu brechen.
  • Obschon alle Aufdampfvakuumtechniken angewandt werden können, werden vorzugsweise die um den Rand gehenden Anschlüsse in den Reihen von Chip-Widerständen durch Kathodenzerstäubung niedergeschlagen. Das Niederschlagen von Metallschichten durch Kathodenzerstäubung ist ebenfalls eine bekannte Technik, wie dargestellt durch Cuomo, US-Patentschrift 3 519 504, wobei der Inhalt der Spalten 6 und 7 und Fig. 3 als hierin verkörpert betrachtet wird.
  • Insbesondere wird das erfindungsgemässe Verfahren wie folgt durchgeführt: Eine Reihe in regelmässigen Abständen voneinander liegender leitender Metallplättchen, beispielsweise aus Palladiumsilber, werden im Siebdruckverfahren auf einer Hauptfläche eines grossen aus dünnem Aluminiumoxid bestehenden Substrats angeordnet. Das Substrat wird danach gebrannt bei etwa 850-POOOC während 10-15 Minuten zum Befestigen der Leiterplättchen auf dem Substrat.
  • Tüpfel einer Widerstandspaste, beispielsweise ein Gemisch aus einer Glasfritte und einem Metallharz nd/oder einem Rutheniumoxid, werden dann in einem Siebdruckverfahren auf dem Substrat angebracht und zwar zwischen benachbarten leitenden Metallplättchen um diese Widerstandsplättchen elektrisch zu verbinden und eine Anzahl Reihen von Widerständen aus dem Substrat zu bilden. Das Substrat wird dann zum Befestigen der Widerstandspastentüpfel auf eine Temperatur von 730-5000-C gebracht.
  • Danach wird eine Schicht aus einem Glas mit einem niedrigen Schmelzpunkt auf der Oberfläche des Substrats, die die Widerstände enthält, dadurch angebracht, dass Glaspaste auf der genannten Oberfläche im Siebdruckverfahren ange- bracht wird.
  • Das Laser trimmen des Widerstandes wird dann durchgeuhr, während alle Widerstände noch auf dem Substrat vorlanden sind und zwar durch Anwendung einer der obengenannten Techniken oder durch andere bekannte Techniken.
  • Brechlinien werden dann in die Oberfläche angebracht und zwar cntweder mit einem Laser oder durch mechanische Techniken um Möglichkeiten zu schaffen, das Substrat auf einfache Weise zu Streifen einzelner Reihen von Widerständen zu zerbrechen und dann jeden Streifen zu einzelnen Chip-Widerständen zu zerbrechen. In dieser Stufe wird gegebenenfalls eine schützende Kunststoffschicht, wie eine Epoxy-oder eine Siliziumschicht auf der Oberfläche des Substrats angebracht.
  • Das Substrat wird nun zu Streifen einzelner Reihen von Chip-Widerständen längs der Brechlinien zerbrochen und die Streifen werden danach in eine Kathodenzerstäubungskammer gebracht und derart aufgestellt, dass die Längsränder um diejenigen Teile der Hauptflächen, aus denen die um den Rand gehenden Anschlüsse gebildet werden müssen, den Metallzielen ausgesetzt sind. Vorzugsweise wird eine Liombinasion aus drei Metallen benutzt, eine dünne erste Schicht aus Chrom, Nickelchrom oder Titan, eine etwas dickere Schicht aus Nickel und zum Schluss eine Schicht aus Lot, beispielsweise eine Zinnlotschicht, die alle durch Verwendung geeigneter Ziele zum Gebrauch bei der Kathodenzerstäubungstechnik angebracht werden. Während des Zerstäubungsvorganges wird die erzeugte Wärme auf einem Minimum und vorzugsweise nicht höher als 1500C gehalten.
  • Nach dem Zerstäubungsvorgang werden die Streifen längs der übrigen Brechlinien zu einzelnen Chip-Widerständen zerbrochen.
  • Durch Anwendung des erfindungsgemässen Verfahrens wird die Produktionsgeschwindigkeit der Widerstandschips in manchen Fällen mehr als 4 mal schneller.
  • Widerstandschips mit Werten von 10 Ohm bis 2 MOhm mit Toleranzen von + O, 5 0,b können durchaus hergestellt we rcjen.
  • Ein bevorzugtes Ausführungsbeispiel wird hiernach beschrieben.
  • Unter'Anwendung eines Siebdruckverfahrens werden eine Anzahl paralleler Reihen leitender Plättchen aus Silberpalladium auf einer Hauptfläche eines Substrates zur Grösse von 5 x 6,25 cm2 und einer Schichtdicke von O,063cm aus nahezu 96 % reinem Aluminiumoxid gebildet. Jedes Silberpalladiumplättchen hat eine Abmessung von nahezu 0,063 x 0,1 cm2 und eine Dicke von etwa 12/um. Das Substrat wurde danach bei etwa 850-900°C während 15-30 Minuten zum Brennen der Plättchen für eine solide Haftung auf dem Substrat gebrannt.
  • Das Substrat wurde danach einem zusätzlichen Siebdruckvorgang ausgesetzt, wobei Tüpfel aus'einer widerstandsfähigen Paste zwischen die Plättchen in jeweils benachbarten Reihen der Plättchen angebracht wurden. Diese Tüpfel aus widerstandsfähiger Paste bestanden aus einer Zusammensetzung mit Bleiborsilikat und Rutheniumdioxid und wurden derart angebracht, dass die Plättchen in jeweils benachbarten Reihen elektrisch verbunden wurden, wobei jeder TUpfel eine Dicke von nahezu 9/um, eine Länge von nahezu 0,175 cm und eine Breite von nahezu 0,1 cm hatte.
  • Diese Widerstandspastentüpfel wurden danach dadurch auf solide Weise auf dem Substrat befestigt, dass sie bei etwa 7500C-8000C nahezu 15 bis 30 Minuten lang gebrannt wurden.
  • Daraufhin wurde im Siebdruckverfahren auf der Oberfläche des Substrates, die die Chipwiderstände enthält, eine schützende Glasschicht aus einem Glas, das bei nahezu 6250C erweicht, angebracht und zwar derart, dass alle Widerstandspastentüpfel bedeckt werden aber wenigstens ein Teil jedes der Tüpfel freibleibt. Die Chipwiderstände wurden danach unter Anwendung einer Lasertrimmtechnik, wie beschrieben in E.I.du Pont de Nemour and Co., Veröffentlichung Nr. E-10690-1 (1976) "Laser Trimming Techniques for Thick Film Resistors", und unter Verwendung eines YAG-Lasers mit einem Q-Wert von 427 und einer Leistung von nahezu 1 bis 3 Watt getrimmt. Dadurch wurden die Widerstands- Chips auf einen Widerstand von etwa 1,000 Ohm mit Toleranzen von + , °» getrimmt.
  • Durch einen weiteren Siebdruckvorgang wurde eine dünne schützende Epoxyschicht mit einer Dicke von 9/um auf allen Gebieten des Substrates, die die Chip-Widerstände enthalten, mit Ausnahme der freigelassenen Gebiete der Plättchen, angebracht. Die restliche Epoxyschicht wurde danach durch Erhitzung bei einer Temperatur von 2000C gehärtet.
  • Unter Anwendung einer Laserschreibtechnik mit einem CO,-Laser wurden Brechlinien in der Oberfläche des Substrates zwischen jedem Chip-Widerstand angebracht. Das Substrat wurde danach zu Streifen einzelner Reihen von Chip-Widerständen über die Brechlinien zu Reihen von Chip-Widerständen zerbrochen.
  • Eine Anzahl der Streifen mit Chip-Widerständen wurden daraufhin in einer Lehre in eine Kathodenzerstäubungskunmer gebracht, so dass ein Längsrand jedes Streifens und ein Teil wenigstens jedes Metallplättchens, das an den genannten Rand grenzt, diesem Zerstäubungsverfahren ausgesetzt wird, wobei jedoch die Widerstandspastentüpfel maskiert wurden.
  • Die Streifen wurden dann dem Zerstäubungsvorgang von Nickelchrom, Nickel und Bleizinn ausgesetzt, wobei das gleiche Verfahren wie beschrieben in der obengenannten US-Patentschrift 3 519 564 angewandt wurde. Der Zerstäubungsvorgang wurde etwa 1 Stunde lang durchgeführt und die Temperatur wurde auf etwa 1500C beibehalten. Hierdurch wurde ein um den Rand gehender Anschluss gebildet, der einen Längsrand jedes Streifens überlappt und aus einer ersten Nickelchromschicht von etwa 1200 i, einer zwischenliegenden Nickelschicht von etwa 10 000 2 sowie einer Aussenschicht aus Bleizinnlot mit einer Dicke von etwa 30 000 A bestand.
  • Der Vorgang wurde danach an einem gegenüberliegenden Längsrand der Streifen wiederholt.
  • Die Streifen wurden zu einzelnen Chip-Widerständen über die übrigen Brechlinien zerbrochen.
  • Hierdurch wurden nahezu 500 1000- Ohm-Chip-Widerstände mit je einer Toleranz von + 0,5 % und mit Abmessungen von etwa 0,062 x 0,125 x 0,025 mm erzeugt. Diese Chip-Widerstände waren auf einfache Weise mit anderen Elementen in einer Platte mit gedruckter Schaltung im Wellenlötverfahren lötbar.
  • Es dürfte einleuchten, dass im Rahmen der Erfindung mehrere Abwandlungen möglich sind.

Claims (14)

  1. Patentansprüche 9-7). Ein Verfahren zum Herstellen von Chip-Widerständen wobei: a) eine gerade Anzahl elektrisch getrennte nahezu sich parallel zu einander erstreckende Reihen elektrisch leitender Metallplättchen auf einer Hauptfläche eines dünnen elektrisch isolierenden keramischen Substrats angeordnet werden, wobei jedes der genannten Metallplättchen zu einer gegenüberliegenden Reihe gerichtet ist, wobei eine Reihe der genannten Metallplättchen einen ersten Rand des genannten Substrates und eine zweite Reihe der genannten Metallplättchen einen zweiten Rand des genannten Substrates, im wesentlichen parallel zu dem genannten ersten Rand begrenzt, b) die genannten Metallplättchen bei einer Temperatur, die ausreicht um die genannten Metallplättchen auf dem genannten Substrat zu befestigen, gebrannt werden, c) Widerstandspastentüpfel niedergeschlagen werden, die sich zwischen und in elektrischem Kontakt mit gegenüberliegenden Metallplättchen in gegenüberliegenden Reihen der genannten Metallplättchen erstrecken und zwar derart, dass jedes der genannten Metallplättchen mit nur einem anderen der genannten Metallplättchen elektrisch verbunden ist, wobei wenigstens eine Reihe von wenigstens zwei elektrisch getrennten Widerständen auf der genannten Oberfläche des genannten Substrates gebildet wird, d) die genannten Widerstandspastentüpfel bei einer Temperatur, die ausreicht um die genannten Widerstandspastentüpfel auf dem genannten Substrats zu befestigen, gebrannt werden,.
    e) jeder der genannten resultierenden Widerstände auf einen gewünschten Wert getrimmt wird, f) Brechlinien in der genannten Oberfläche des genannten Substrats zwischen- den genannten Widerständen angebracht werden, g) das genannte Substrat über die Brechlinien gebrochen wird, wodurch die Reihen mit Widerständen zu Streifen getrennt werden und jeder Streifen eine einzelne Reihe von Widerständen enthält, h) durch Dampfniederschlag schmale elektrisch leitende Metallbänder über jede der genannten Reihen Metallplättchen an einem Rand des genannten Substrates niedergeschlagen werden, die sich über den genannten benachbarten Rand erscrecken und dabei um den Rand gehende Anschlüsse an den genannten Widerständen bilden und i) die genannten Widerstände über die genannten Brechlinien zu einzelnen Teilen voneinander getrennt werden.
  2. 2. Verfahren nach Anspruch 1, wobei das genannte Trimmen durch einen Laser durchgeführt wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass wenigstens zwei Reihen von Widerständen gebildet werden und jede Reihe vor dem Dampfniederschlag der genannten schmalen Bänder aus leitendem Material über Brechlinien getrennt wird.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass vor dem Trimmen mit einem Laser auf den genannten Widerstandspastentüpfeln eine Glas schicht angebracht wird.
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach dem Trimmen mit dem Laser eine Schicht aus- synthetischem Harz auf der Oberfläche des genannten Substrates, die die genannten Widerstände trägt, angebracht wird, und zwar derart, dass jedes der genannten Widerstandspastentüpfel mit der genannten Schicht aus synthetischem Harz bedeckt wird, wobei aber wenigstens ein Teil jedes der genannten Metallplättchen freigelassen -wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass das Substrat ein Aluminiumoxidsubstrat ist.
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die leitenden Metallplättchen dünne Silberpalladiumplättchen sind.
  8. 8. Verfahren nach Anspruch'6, dadurch gekennzeichnet, dass die schmalen leitenden Metallbänder durch Kathoden- zerstäubung niedergeschlagen werden.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die leitenden Metallbänder aus drei Metallschichten gebildet werden, und zwar aus einer ersten Metallschicht, die mit dem genannten Substrat in Kontakt ist und aus Nickelchrom besteht, der zweiten Zwischenschicht die aus Nickel besteht und der dritten Deckschicht, die aus Zinnbleibt besteht.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die leitenden Plättchen im Siebdruckverfahren angebracht werden.
  11. 11 Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die lQiderstandspastentüpfel im Siebdruckverfahren angebracht werden.
  12. 12. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Schicht aus synthetischem Harz eine Schicht aus Epoxyharz ist.
  13. 13. Verfahren zum Herstellen von Chip-Widerständen mit um den Rand gehenden Anschlüssen, wobei a) im Siebdruckverfahren eine gerade Anzahl sich im wesentlichen parallel zueinander erstreckender Reihen leitender Plättchen aus Silberpalladium auf einer Oberfläche eines dünnen im wesentlichen rechteckigen aus Aluminiumoxid bestehenden Substrats niedergeschlagen wird, wobei eine Reihe der genannten leitenden Plättchen einen Rand der genannten Oberfläche begrenzt und eine zweite Reihe der genannten leitenden Plättchen einen gegenüberliegenden Rand der genannten Oberfläche begrenzt, b) die genannten leitenden Plättchen auf etwa 9OO-95O°C gebrannt werden um die genannten leitenden Plättchen auf dem genannten Substrat zu befestigen, c) im Siebdruckverfahren Widerstandspastentüpfel aus einem Gemisch aus Bleiborsilikatglas und Rutheniumdioxid zwischen und in Kontakt mit gegenüberliegenden Paaren leitender Plättchen in benachbarten Reihen der genannten leitenden Plättchen niedergeschlagen werden, wobei Reihen von Widerständen auf dem genannten Substrat gebildet werden, d) Einbrennen der Widerstandspastentüpfel bei etwa 800-8500C zum Befestigen der genannten Widerstandspastentüpfel auf dem genannten Substrat, e) im Siebdruckverfahren eine dünne Glas schicht über die resultierenden Widerstände niedergeschlagen wird, wobei ein Teil wenigstens jedes der genannten leitenden Plättchen freigelassen wird, f) die genannten Widerstände mit einem Laser auf die gewünschten Werte getrimmt werden, g) im Siebdruckverfahren eine dünne Epoxyharzschicht über die genannten Widerstände angebracht wird, wobei ein Teil wenigstens jedes der genannten leitenden Plättchen freigelassen wird, h) das genannte Substrat auf etwa 180-2200C erhitzt wird, um die genannte Epoxyharzschicht zu härten, i) Brechlinien auf dem genannten Substrat zwischen die Reihen von Widerständen und zwischen den Widerständen untereinander angebracht werden, j) das genannte Substrat über die Brechlinien gebrochen wird um die Reihen von Widerständen zu trennen, wobei das genannte Substrat zu einzelnen Streifen von Reihen von Widerständen -zerbrochen wird, k) im Kathodenzerstäubungsverfahren ein schmales leitendes Metallband auf jedem Längsrand jedes der genannten Streifen und über die freigelassenen Flächen der genannten Plättchen angebracht wird, wobei jedes der genannten Metallbänder elektrisch von dem anderen isoliert ist und aus einer ersten Schicht aus Nickelchrom, einer Zwischenschicht aus Nickel und einer Deckschicht aus Bleizinnlot gebildet wird, wobei um den Rand gehende Anschlüsse an allen der genannten Widerstände gebildet werden und 1) die genannten Streifen über die vorhandenen Brechlinien zu einzelnen Chip-Widerständen zerbrochen werden, wobei jeder Chip-Widerstand um den Rand gehende Anschlüsse aufweist.
  14. 14. Verfahren zum Herstellen von Chip-Widerständen, wobei: a) eine Anzahl Reihen von Schichtwiderständen auf einer Hauptfläche eines dünnen, elektrisch isolierenden keramischen Substrates gebildet werden, wobei jeder Widerstand ein Paar elektrisch leitender Metallpiättchen enthält, die durch einen Film aus Widerstandsmaterial zusammen gehalten werden, b) die genannten Widerstglde auf einen gewünschten Wert getrimmt werden, c) das genannte Substrat zu Streifen mit einzelnen Reihen der genannten Widerstände getrennt werden, d) durch Dampfniederschlag schmale leitende Metallbänder angebracht werden, die sich iiber jeden Längsrand des genannten Streifens und über die benachbarten Metallplättchen erstrecken, e) jeder der genannten Streifen zu einzelnen Chip-Widerständen auS'geteilt wird, wobei jeder Chip-Widerstand einen um den Rand gehenden Anschluss hat.
DE19833303081 1983-01-31 1983-01-31 Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen Ceased DE3303081A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833303081 DE3303081A1 (de) 1983-01-31 1983-01-31 Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833303081 DE3303081A1 (de) 1983-01-31 1983-01-31 Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen

Publications (1)

Publication Number Publication Date
DE3303081A1 true DE3303081A1 (de) 1984-08-02

Family

ID=6189609

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833303081 Ceased DE3303081A1 (de) 1983-01-31 1983-01-31 Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen

Country Status (1)

Country Link
DE (1) DE3303081A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4202824A1 (de) * 1992-01-31 1993-08-05 Fraunhofer Ges Forschung Chip-bauelement und verfahren zu dessen herstellung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947801A (en) * 1975-01-23 1976-03-30 Rca Corporation Laser-trimmed resistor
DE2846577A1 (de) * 1977-10-31 1979-05-10 Philips Nv Verfahren zur herstellung von widerstandsmaterial und durch dieses verfahren hergestellte widerstandskoerper
DE2850375A1 (de) * 1977-11-22 1979-06-13 Stackpole Component Co Ohm'scher widerstand
DE3027159A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Elektrischer schichtwiderstand sowie verfahren zur herstellung dieses widerstandes
DE3148778A1 (de) * 1981-05-21 1982-12-09 Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut Bauelemente in chip-bauweise und verfahren zu dessen herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947801A (en) * 1975-01-23 1976-03-30 Rca Corporation Laser-trimmed resistor
DE2846577A1 (de) * 1977-10-31 1979-05-10 Philips Nv Verfahren zur herstellung von widerstandsmaterial und durch dieses verfahren hergestellte widerstandskoerper
DE2850375A1 (de) * 1977-11-22 1979-06-13 Stackpole Component Co Ohm'scher widerstand
DE3027159A1 (de) * 1980-07-17 1982-02-11 Siemens AG, 1000 Berlin und 8000 München Elektrischer schichtwiderstand sowie verfahren zur herstellung dieses widerstandes
DE3148778A1 (de) * 1981-05-21 1982-12-09 Resista Fabrik elektrischer Widerstände GmbH, 8300 Landshut Bauelemente in chip-bauweise und verfahren zu dessen herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Z.: "Funktechnik", 34. Jg. Nr. 1/1979, S. T36-T43 "Trimmen von Schichtwiderständen..." *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4202824A1 (de) * 1992-01-31 1993-08-05 Fraunhofer Ges Forschung Chip-bauelement und verfahren zu dessen herstellung

Similar Documents

Publication Publication Date Title
DE3705279C2 (de) Verfahren zur Herstellung von Widerständen in Chip-Form
DE68923339T2 (de) Mikroschmelzsicherheiten mit metall-organichem film sowie herstellungsverfahren.
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE69220892T2 (de) Verfahren zur Herstellung eines mehrschichtigen Polyimid-Verdrahtungssubstrats
DE69005785T2 (de) Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung.
DE4135007C2 (de) SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
DE19953162B4 (de) Verfahren zum Herstellen von Thermistor-Chips
DE4120670A1 (de) Verfahren zur herstellung eines dreidimensionalen schaltungssubstrats
DE3414065A1 (de) Anordnung bestehend aus mindestens einem auf einem substrat befestigten elektronischen bauelement und verfahren zur herstellung einer derartigen anordnung
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE3138718C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112016002156T5 (de) Chip-Widerstand
DE3621667A1 (de) Mit einer mehrzahl von dickfilmen beschichtetes substrat, verfahren zu seiner herstellung und dieses enthaltende vorrichtung
EP0017979A1 (de) Elektrisches Netzwerk und Herstellungsverfahren
DE3428259C2 (de)
DE3922485C1 (de)
DE4340718A1 (de) Elektronikkomponente
DE2252833A1 (de) Zusammengesetzte halbleitervorrichtung und verfahren zur herstellung derselben
DE1915148C3 (de) Verfahren zur Herstellung metallischer Höcker bei Halbleiteranordnungen
DE2728360A1 (de) Anordnung zur verbindung mehrerer ebenen mit integrierten schaltungen miteinander
DE3445690A1 (de) Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern
DE2146328A1 (de) Leiterplatte
DE3303081A1 (de) Verfahren zum herstellen von chip-widerstaenden mit um den rand gehenden anschluessen
DE2528000A1 (de) Verfahren zur herstellung einer loetflaeche relativ grosser abmessungen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: KUPFERMANN, F., DIPL.-ING., PAT.-ANW., 2000 HAMBUR

8131 Rejection