DE3138718C2 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents
Halbleiterbauelement und Verfahren zu dessen HerstellungInfo
- Publication number
- DE3138718C2 DE3138718C2 DE3138718A DE3138718A DE3138718C2 DE 3138718 C2 DE3138718 C2 DE 3138718C2 DE 3138718 A DE3138718 A DE 3138718A DE 3138718 A DE3138718 A DE 3138718A DE 3138718 C2 DE3138718 C2 DE 3138718C2
- Authority
- DE
- Germany
- Prior art keywords
- glass
- film
- silicon wafer
- silicon
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Die Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Joining Of Glass To Other Materials (AREA)
Abstract
Mittels eines Glasmaterials von niedrigem Schmelzpunkt soll zur Herstellung einer Halbleitervorrichtung eine Siliziumtablette auf einem Keramiksubstrat angebracht werden. Um zu verhindern, daß die Siliziumtablette durch thermische Spannung zerstört wird, wird die Tablette mit dem Glasmaterial von niedrigem Schmelzpunkt unter Zwischenlage eines Haftverstärkungsfilms, beispielsweise eines Aluminiumfilms verbunden, der eine gute Benetzbarkeit und eine große Haftfestigkeit aufweist.
Description
Die Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zu dessen Herstellung nach den Oberbegriffen
der Patentansprüche 1 bzw. 2. Ein solches Halbleiterbauelement und ein solches Verfahren sind aus der
DE-OS 19 14 657 und auch aus der US-PS 34 05 224 bekannt.
Nach der DE-OS 19 14 657 wird ein Halbleiterplättchen
mittels eines Glases mit einem niedrigen Schmelzpunkt von unter 500°C auf einem keramischen Substrat
befestigt.
Gemäß der US-PS 34 05 224 wird zwar zwischen einem Glassubstrat und metallischen Zuleitungen ein Metalloxidfilm
mit guten Adhäsionseigenschaften an Glas einerseits und an Metall andererseits angebracht, um
eine dauerhafte hermetische Abdichtung zwischen dem Substrat und den Zuleitungen zu erzielen. Die Oberfläche
des Glassubstrats, auf der nach dem Ausformen der Zuleitungen ein Halbleiterplättchen mittels eines niedrigschmelzenden
Glases angebracht wird, ist dabei ganzflächig mit dem Metalloxidfilm bedeckt. Der Metalloxidfilm
befindet sich also unter dem Halbleiterbauelement zwischen zwei Glasschichten, dem Glassubstrat
und dem niedrigschmelzenden Glas, und hat an dieser Stelle keine haftvermittelnde oder eine sonstige Funktion.
Diese Anordnungen haben den Nachteil, daß aufgrund der Unterschiede im Wärmeausdehnungskoeffizienten
des Glases und des Halbleiterplättchens beim Abkühlen des Halbleiterbauelementes von der Glas-Schmelztemperatur
nach dem Aufbringen des Halbleiterplättchens oder durch Temperaturänderungen im Betrieb des Halbleiterbauelementes thermische Spannungen
entstehen, die mit großer Wahrscheinlichkeit im Halbleiterplättchen Risse erzeugen und dieses zerstören,
wenn es größer ist als etwa 3,0 χ 3,0 mm2.
Die der Erfindung zugrundeliegende Aufgabe besteht deshalb darin, das Halbleiterbauelement und das Verfahren
zu dessen Herstellung nach den Oberbegriffen der Patentansprüche 1 bzw. 2 so auszubilden, daß auch
ein relativ großes Siliziumplättchen auf einem Substrat angebracht werden kann, ohne daß eine Zerstörung des
Siliziumplättchens durch Temperaturänderungen erfolgt
Diese Aufgabe wird erfindungsgemäß mit den im kennzeichenden Teil angegebenen Merkmalen des Patentanspruchs
1 bzw. des Patentanspruchs 2 gelöst
Untersuchungen haben nämlich gezeigt, daß die Rißbildung
eine Folge der relativ geringen Haftung zwischen dem Siliziumplättchen und dem niedrigschmelzenden
Glas ist Bei thermischen Spannungen zwischen dem Siliziumplättchen und dem Glas erfolgt eine Teilweise
Ablösung des Siliziumplättchens, wodurch an der Trennlinie zwischen abgelösten und noch haftenden Bereichen
eine Konzentration der Spannung auftritt und im Siliziumplättchen an dieser Stelle Risse erzeugt werden.
Die Zerstörung des Siliziumplättchens durch thermische Spannungen kann daher durch eine Verbesserung
der Haftung mittels eines Haftverstärkungsfilmes zwischen dem Siliziumplättchen und dem Glas verhindert
werden.
Das erfindungsgemäße Halbleiterbauelement bzw. das Verfahren zu dessen Herstellung hat darüber hinaus
den Vorteil, daß wegen der guten Benetzungseigenschaften des Haftverstärkungsfilmes und des niedrigschmelzenden
Glases beim Aufbringen des Siliziumplättchens auf das erweichte Glas kein hoher Druck auf
das Siliziumplättchen ausgeübt zu werden -braucht, um
eine gute Einbettung im Glas und eine gute Verbindung zu erreichen. Dadurch wird die Gefahr einer Beschädigung
des Siliziumplättchens beim Aufbringen verringert und die Ausbeute des Herstellungsprozesses erhöht.
Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert. Es zeigen jeweils im
Schnitt
F i g. 1 den Aufbau eines bekannten Halbleäerbauclementes,
F i g. 2 ein Siliziumplättchen und ein Substrat vor dem
Zusammenfügen zu einem Halbleiterbauelement nach einem Ausführungsbeispiel der Erfindung,
Fig.3 das zusammengefügte Halbleiterbauelement nach F i g. 2, und
F i g. 4 ein Halbleiterbauelement nach einem weiteren Ausführungsbeispiel der Erfindung.
F i g. 1 erläutert die Entstehung von Rissen bei dem bekannten Halbleiterbauelement.
F i g. 1 erläutert die Entstehung von Rissen bei dem bekannten Halbleiterbauelement.
Ein auf seiner Oberseite mit Schaltungselementen versehenes Siliziumplättchen 4 ist mit einem keramischen
Substrat 1 verbunden, das einen Film 2 aus Glas mit einem niedrigen Schmelzpunkt aufweist, der vorher
durch Schmelzen des Glases bei einer Temperatur im Bereich von etwa 400° C bis etwa 45O0C ausgebildet
worden ist. In diesem Fall wird nach dem Abkühlen des Glasfilms 2 eine durch den Pfeil P veranschaulichte
Kompressionskraft aufgrund der Differenz im Wärmeausdehnungskoeffizienten zwischen dem Glasfilm 2 und
dem Siliziumplättchen 4 erzeugt. Diese Kraft wirkt als Biegekraft auf das Siliziumplättchen 4. Der Wärmeausdehnungskoeffizient
von Silizium beträgt etwa 3,5XlO-110C, der des Glases mit niedrigem Schmelzen
punkt liegt in einem Bereich von etwa etwa 5 χ 1fr h bis
6xlO"°C. Infolge der Biegebeanspruchung /wischen
dem Glasfilm 2 und dem Siliziumplättchen 4 tritt im Bereich A eine Ablösung des Siliziumplättchens 4 auf,
was dazu führt, daß die Spannung im Inneren des Silizi-
b5 umplättchens 4 an der Grenzfläche E des abgelösten
Bereichs A konzentriert wird, was Anlaß zur Entstehung von Rissen Cgibt.
Bei dem in den F i g. 2 und 3 gezeigten Ausführungs-
Bei dem in den F i g. 2 und 3 gezeigten Ausführungs-
beispiel eines erfindungsgemäßen Halbleiterbauelements ist in Fig.2 das Siliziumplättchen 4 noch vom
Substrat 1 getrennt, während Fig.3 schematisch den
Aufbau des Halbleiterbauelementes nach Anbringen des Siliziumplättcnens 4 zeigt Das keramische Substrat
1 bildet einen Teil eines keramischen Gehäuses. Mittels des Films 2 aus Glas mit niedrigem Schmelzpunkt soll
das Siliziumplättchen 4 mit dem Substrat 1 verbunden werden. Der Glasfiim 2 wird auf dem Substrat 1 in einer
Vertiefung ausgebildet, in der das Siliziumplättchen 4
angebrach» werden soll. Als Glas mit niedrigem Schmelzpunkt wird ein Glasmaterial gewählt, das eine
Bindetemperatur von 5500C oder weniger hat, und dessen
Erweichungspunkt niedriger als 500°C ist Ein typisches Beispiel für ein solches Glas kann folgende Zusammensetzung
haben:
PbO
B2O3
TiO2
SiO2
ZrO2
B2O3
TiO2
SiO2
ZrO2
70 Gew.-%
10Gew.-%
10Gew.-%
20 Gew.-%
Das Gias kann weiterhin PbTiOj als Füllstoff aufweisen,
Uni den Warrne?.asdehnungskoeffizienten einzustellen,
der beispielsweise im Bereich von Sx 10-V0C bis
6 χ 10-VC liegen kann. Die Bindetemperatur des Glases liegt im Bereich von 400°C bis 450°C.
Der Glasfilm 2 kann auch nach einem bekannten Druckverfahren aufgebracht werden.
Weiterhin wird ein abdichtender weiterer Glasfilro 3
vorgesehen, der die gleiche Zusammensetzung wie der das Siliziumplättchen 4 bindende Glasfiim 2 haben kann
oder sich davon unterscheidet. Das keramische Substrat 1 und die Glasfilme 2 und 3 werden insgesamt als Basisanordnung
6 bezeichnet.
Mit dem Glasfilm 2 soll nun das Siliziumplättchen 4 verbunden und haftend befestigt werden. In dem Siliziumplättchen
4 ist nach bekannten Verfahren zur Herstellung von integrierten Halbleiterschaltungen eine
Vielzahl von Schaltungselementen, wie MOS FET's, ausgebildet. Das Siliziumplättchen 4 hat eine Größe von
beispielsweise 5,0 χ 5,0 mm2.
Auf der Unterseite des Siliziumplättchens 4 ist ein Haftverstärkungsfilm 5 aufgebracht. Der Haftverstärkungsfilm
5 kann aus Aluminium gebildet werden, das häufig verwendet wird, um Leiterbahnen bei Halbleitervorrichtungen
zu bilden. Bei dem gezeigten Aufbau besteht der Haftverslärkungsfilm 5 aus einem Aiuminiumfilm,
der durch Aufdampfung abgeschieden ist und eine Stärke von etwa 1 μπι hat. Der Haftverstärkungsfilm
;ius Aluminium kann auch nach anderen Verfahren aufgebracht
werden, beispielsweise durch Zerstäuben.
Die Verwendung eines aufgedampften Aluminiumfilms als Haftverstärkungsfilm 5 hat den Vorteil, daß die
gleiche Vorrichtung, die für das Aufdampfen von Aluminium beim Ausbilden der erwähnten Leiterbahnen Verwendung
findet für das Abscheiden des Haftverstärkungsfilms 5 verwendet werden kann. Dem Aluminiumfilm
5 können mehrere Gewichtsprozente Silizium zugemischt sein. Der Haftverstärkungsfilm 5 kann auch
aus AluminiumOxyd (AI2Oj) gebildet werden. Es ist zu
erwähnen, daß der Haftverstärkungsfilm 5 über der Oberfläche eine'" ganzen Halbleiterscheibe ausgebildet
wird, bevor die Scheibe durch Ritzen oder Schneiden in kleine Plättchen zertrennt wird. Die einzelnen so gebildeten
Plättchen werden gewöhnlich hinsichtlich ihrer
elektrischen Eigenschaften geprüft. In diesem Fall ist es erwünscht, daß die Unterseite der Plattchen elektrisch
leitend ist, so daß sie während der Prüfung als Elektrode
dienen kann. Dementsprechend wird ein Aluminiumfilm gegenüber einem Al2Oa-FiIm als Haftverstärkungsfihn 5
bevorzugt
Außer aus Aluminium kann der Haftverstärkungsfilm 5 auch aus Chrom, Titan oder Kupfer gebildet werden.
Der aus einem solchen Element gebildete Metallfilm ist ebenfalls in der Lage, eine gute Bindung mit dem Giasfilm
2 zu bewirken. Dabei kann der aus Cr, Ti oder Cu gebildete Metallfilm beim Prüfen gegebenenfalk als
Elektrode dienen. Von den vorstehend erwähnten Metallfilmen wird der Aluminiumfilm vom Gesichtspunkt
der Verarbeitbarkeit, Haftfähigkeit und Herstellungskosten
bevorzugt
D;e Basisanordnung 6 hat Anschlußdrähte für einen
Außenanschluß, die jedoch in F i g. 2 nicht gezeigt sind. Ferner ist eine nicht gezeigte Keramikkappe an der
Basisanordnung 6 mittels des weiteren Glasfilms 3 angebracht, wo durch das Halbleiterbauelement mit dem Siliziumplättchen
4 hermetisch abgedichtet wird.
Im Folgenden wird ein Verfahren zum Anbringen des Siliziumplättchens 4 auf der Basisanordnung 6 beschrieben.
Als erster Schritt wird die von dem keramischen Substrat 1 und den Glasfilmen 2 und 3 gebildete Basisanordnung
6 auf eine Temperatur erhitzt, bei der das Glas des Glasfilms 2, dessen Schmelzpunkt im Bereich
von 400 bis 45O0C liegt, erweicht wird. Dann wird das
Siliziumplättchen 4, an dessen Unterseite ein aufgedampfter Aluminiumfilm 5 ausgebildet ist, an der dazu
vorgesehenen Stelle der Vertiefung mit Hilfe einer Hülse 7 aufgebracht, die mit einer nicht gezeigten Vakuumsaugeinrichtung
versehen ist. Dann wird über die Hülse 7 auf ein Siliziumplättchen 4 ein Druck in der Größen-Ordnung
von 40 mN/mm2 ausgeübt. Unter diesen Bedingungen wird der gesamte Aufbau für eine vorher festgelegte
Zeit, beispielsweise für 1 s derart erhitzt, daß der Glasfilm 2 und der Aluminiumfilm 5 so verschmelzen,
daß sie fest miteinander verbunden sind. Nach der Abkühlung ist der Prozeß des Aufbringens des Siliziumplättchens
4 auf der Basisanordnung 6 abgeschlossen.
Durch den auf der Unterseite des Siliziumplättchens 4 abgeschiedenen Aluminiumfilm 5 wird neben der Haftfähigkeit
auch die Benetzbarkeit mit dem Glas beträchtlieh erhöht. Dementsprechend besteht keine Notwendigkeit,
während des Aufbringens des Siliziumplättchens 4 auf das Substrat 1 zur Einbettung des Siliziumplättchens
4 in den bindenden Glasfilm 2 einen hohen Druck C (Fig. 4) aufzubringen. Dadurch werden Be-Schädigungen
der Randabschnitte 8 des Siliziumplättchens 4 durch die Hülse 7 verhindert. Bei dem bekannten
Verfahren ist demgegenüber wegen der schlechten Haftungs- und Benetzungseigenschaften zwischen Glas
und Silizium ein etwa fünffach höherer Druck zur Einbettung des Siliziumplättchens 4 im Glasfilm erforderlich.
Im Falle der beschriebenen Ausführungsformen wurde davon ausgegangen, daß das anzubringende Siliziumplättchen
eine Größe von 5,0 χ 5,0 mm2 hat, jedoch können auch größere Siliziumplättchen in gleicher Weise
angebracht werden. Anstelle eines keramischen Substrats kann auch ein Substrat aus Berylliumoxid verwendet
werden.
Hierzu 1 Blatt Zeichnungen
Claims (2)
1. Halbleiterbauelement mit einem isolierenden Substrat (1) und einem auf diesem Substrat mittels
eines Glasfilms (2) aus niedrigschmelzendem Glas befestigtem Halbleiterplättchen, gekennzeichnet
durch einen Haftverstärkungsfilm (5) aus Aluminium, Silizium enthaltendem Aluminium,
Chrom, Titan, Kupfer oder Aluminiumoxid auf der mit dem niedrigschmelzenden Glas in Kontakt stehenden
Fläche des als Siliziumplättchen (4) ausgebildeten Halbleiterplättchens.
2. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1. bei dem auf einem isolierenden
Substrat (1) mittels eines Glasfilms (2) aus niedrigschmelzendem Glas ein Halblei lerplättchen
befestigt wird, dadurch gekennzeichnet, daß auf der mit dem niedrigschmelzenden Glas in Kontakt kommenden
Fläche des als Siliziumplättchen (4) ausgebildeten Halbleiterplättchens ein Haftverstärkungsfilm
(S) aus Aluminium, Silizium enthaltendem Aluminium, Chrom, Titan, Kupfer oder Aluminiumoxid
aufgebracht wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55135869A JPS5762539A (en) | 1980-10-01 | 1980-10-01 | Mounting method for semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3138718A1 DE3138718A1 (de) | 1982-04-22 |
| DE3138718C2 true DE3138718C2 (de) | 1985-06-27 |
Family
ID=15161666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3138718A Expired DE3138718C2 (de) | 1980-10-01 | 1981-09-29 | Halbleiterbauelement und Verfahren zu dessen Herstellung |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US4437228A (de) |
| JP (1) | JPS5762539A (de) |
| DE (1) | DE3138718C2 (de) |
| FR (1) | FR2491259B1 (de) |
| GB (1) | GB2084399B (de) |
| IT (1) | IT1144882B (de) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59117242A (ja) * | 1982-12-24 | 1984-07-06 | Hitachi Hokkai Semiconductor Kk | 半導体装置 |
| GB2134704A (en) * | 1983-01-24 | 1984-08-15 | Larontrol Ltd | Semiconductor mounting arrangements |
| US4688075A (en) * | 1983-07-22 | 1987-08-18 | Fairchild Semiconductor Corporation | Integrated circuit having a pre-attached conductive mounting media and method of making the same |
| DE3335184A1 (de) * | 1983-09-28 | 1985-04-04 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbausteinen |
| US4729010A (en) * | 1985-08-05 | 1988-03-01 | Hitachi, Ltd. | Integrated circuit package with low-thermal expansion lead pieces |
| JP2502511B2 (ja) * | 1986-02-06 | 1996-05-29 | 日立マクセル株式会社 | 半導体装置の製造方法 |
| US4866505A (en) * | 1986-03-19 | 1989-09-12 | Analog Devices, Inc. | Aluminum-backed wafer and chip |
| JPH0711461B2 (ja) * | 1986-06-13 | 1995-02-08 | 株式会社日本自動車部品総合研究所 | 圧力検出器 |
| US5043535A (en) * | 1989-03-10 | 1991-08-27 | Olin Corporation | Hermetic cerglass and cermet electronic packages |
| US5200241A (en) * | 1989-05-18 | 1993-04-06 | General Electric Company | Metal-ceramic structure with intermediate high temperature reaction barrier layer |
| US5041396A (en) * | 1989-07-18 | 1991-08-20 | Vlsi Technology, Inc. | Reusable package for holding a semiconductor chip and method for reusing the package |
| EP0409004A3 (en) * | 1989-07-21 | 1991-04-03 | Kabushiki Kaisha Toshiba | Low-melting point glass sealed semiconductor device and method of manufacturing the same |
| US5237206A (en) * | 1989-07-21 | 1993-08-17 | Kabushiki Kaisha Toshiba | Low-melting point glass sealed semiconductor device and method of manufacturing the same |
| EP0409257A3 (en) * | 1989-07-21 | 1991-04-03 | Kabushiki Kaisha Toshiba | Low-melting point glass sealed semiconductor device and method of manufacturing the same |
| US5311399A (en) * | 1992-06-24 | 1994-05-10 | The Carborundum Company | High power ceramic microelectronic package |
| RU2139598C1 (ru) * | 1999-03-23 | 1999-10-10 | Пырченков Владислав Николаевич | Способ изготовления полупроводникового модуля |
| KR100332967B1 (ko) * | 2000-05-10 | 2002-04-19 | 윤종용 | 디지털 마이크로-미러 디바이스 패키지의 제조 방법 |
| US6661102B1 (en) * | 2002-01-18 | 2003-12-09 | Advance Micro Devices, Inc. | Semiconductor packaging apparatus for controlling die attach fillet height to reduce die shear stress |
| TWI251910B (en) * | 2004-06-29 | 2006-03-21 | Phoenix Prec Technology Corp | Semiconductor device buried in a carrier and a method for fabricating the same |
| US20110128237A1 (en) * | 2009-12-02 | 2011-06-02 | Rothkopf Fletcher R | Thinned-Portion Substrates |
| TWI446495B (zh) * | 2011-01-19 | 2014-07-21 | 旭德科技股份有限公司 | 封裝載板及其製作方法 |
| DE102012206362B4 (de) * | 2012-04-18 | 2021-02-25 | Rohde & Schwarz GmbH & Co. Kommanditgesellschaft | Schaltungsanordnung zur thermisch leitfähigen Chipmontage und Herstellungsverfahren |
| DE102016116499B4 (de) * | 2016-09-02 | 2022-06-15 | Infineon Technologies Ag | Verfahren zum Bilden von Halbleiterbauelementen und Halbleiterbauelemente |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3405224A (en) * | 1966-04-20 | 1968-10-08 | Nippon Electric Co | Sealed enclosure for electronic device |
| DE1914657A1 (de) * | 1968-04-03 | 1970-01-08 | Itt Industriesgmbh Deutsche | Aufbau fuer Halbleiterelement |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3256465A (en) * | 1962-06-08 | 1966-06-14 | Signetics Corp | Semiconductor device assembly with true metallurgical bonds |
| GB1037534A (en) * | 1963-03-14 | 1966-07-27 | Ultra Electronics Ltd | A method of bonding metal or silicon to glass |
| US3828425A (en) | 1970-10-16 | 1974-08-13 | Texas Instruments Inc | Method for making semiconductor packaged devices and assemblies |
| US3793064A (en) * | 1971-11-15 | 1974-02-19 | Du Pont | Product and process for cavity metallization of semiconductor packages |
| JPS5246016B2 (de) * | 1972-06-05 | 1977-11-21 | ||
| US4032350A (en) * | 1973-03-12 | 1977-06-28 | Owens-Illinois, Inc. | Printing paste vehicle, gold dispensing paste and method of using the paste in the manufacture of microelectronic circuitry components |
| US4262165A (en) | 1976-03-26 | 1981-04-14 | Hitachi, Ltd. | Packaging structure for semiconductor IC chip |
| US4376287A (en) * | 1980-10-29 | 1983-03-08 | Rca Corporation | Microwave power circuit with an active device mounted on a heat dissipating substrate |
| US4401767A (en) * | 1981-08-03 | 1983-08-30 | Johnson Matthey Inc. | Silver-filled glass |
| JPS5842260A (ja) * | 1981-09-07 | 1983-03-11 | Mitsubishi Electric Corp | 半導体装置 |
-
1980
- 1980-10-01 JP JP55135869A patent/JPS5762539A/ja active Granted
-
1981
- 1981-09-25 GB GB8129017A patent/GB2084399B/en not_active Expired
- 1981-09-29 DE DE3138718A patent/DE3138718C2/de not_active Expired
- 1981-09-29 US US06/306,863 patent/US4437228A/en not_active Expired - Lifetime
- 1981-09-30 FR FR8118497A patent/FR2491259B1/fr not_active Expired
- 1981-09-30 IT IT68266/81A patent/IT1144882B/it active
-
1983
- 1983-12-20 US US06/563,617 patent/US4554573A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3405224A (en) * | 1966-04-20 | 1968-10-08 | Nippon Electric Co | Sealed enclosure for electronic device |
| DE1914657A1 (de) * | 1968-04-03 | 1970-01-08 | Itt Industriesgmbh Deutsche | Aufbau fuer Halbleiterelement |
Also Published As
| Publication number | Publication date |
|---|---|
| US4554573A (en) | 1985-11-19 |
| GB2084399A (en) | 1982-04-07 |
| JPH0222540B2 (de) | 1990-05-18 |
| DE3138718A1 (de) | 1982-04-22 |
| FR2491259A1 (fr) | 1982-04-02 |
| GB2084399B (en) | 1984-09-19 |
| US4437228A (en) | 1984-03-20 |
| IT8168266A0 (it) | 1981-09-30 |
| FR2491259B1 (fr) | 1986-07-04 |
| IT1144882B (it) | 1986-10-29 |
| JPS5762539A (en) | 1982-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3138718C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE69417781T2 (de) | Massenherstellungsverfahren zur gleichzeitigen Abdichtung und elektrischen Verbindung von elektronischen Anordnungen | |
| EP0445382B1 (de) | Drucksensor und dessen Herstellverfahren | |
| DE69512519T2 (de) | Oberflächenmontierte sicherungsvorrichtung | |
| DE60131745T2 (de) | Filtervorrichtung und verfahren zu deren herstellung | |
| DE69005785T2 (de) | Elektrischer Widerstand in Chip-Bauweise für Oberflächenbestückung und Verfahren zu seiner Herstellung. | |
| EP1151258B1 (de) | Verfahren zur Herstellung eines Platin-Temperatursensors unter Verwendung von gebrannten Keramiksubstraten | |
| EP0674164B1 (de) | Kapazitiver Drucksensor bzw. kapazitiver Differenzdrucksensor | |
| EP0140126A1 (de) | Verfahren zur Mikropackherstellung | |
| DE19615395A1 (de) | Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung | |
| DE3733304A1 (de) | Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel | |
| DE10043172A1 (de) | Halbleiter-Baustein und Verfahren zur Herstellung desselben | |
| DE3125518A1 (de) | "duenne verdrahtungsanordnung" | |
| DE60008093T2 (de) | Verfahren zur herstellung von eingebetteten elektronischen bauteilen | |
| DE2735493C2 (de) | Verfahren zur Herstellung einer Flüssigkristallzelle und danach hergestellte Flüssigkristallzelle | |
| DE3428559C2 (de) | Flexible, glasbeschichtete Substrate sowie Verfahren zu ihrer Herstellung | |
| EP0841668B1 (de) | Elektrischer Widerstand und Verfahren zu seiner Herstellung | |
| EP0209767A1 (de) | Verfahren zum Herstellen von Halbleiterelementen | |
| DE3722576C2 (de) | ||
| DE69618448T2 (de) | Beheizte klinge | |
| DE3632246A1 (de) | Hermetisch versiegeltes elektronisches bauteil und verfahren zu seiner herstellung | |
| DE2925509A1 (de) | Packung fuer schaltungselemente | |
| DE19729785C2 (de) | Kondensatoranordnung und ihr Herstellungsverfahren | |
| DE3019868A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
| DE2125468A1 (de) | Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8128 | New person/name/address of the agent |
Representative=s name: VON FUENER, A., DIPL.-CHEM. DR.RER.NAT. EBBINGHAUS |
|
| 8181 | Inventor (new situation) |
Free format text: YAMAMOTO, HIDEHARU, TOKIO/TOKYO, JP TSUNENO, HIROSHI, SAYAMA, JP |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |