JPS5842260A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5842260A JPS5842260A JP56140615A JP14061581A JPS5842260A JP S5842260 A JPS5842260 A JP S5842260A JP 56140615 A JP56140615 A JP 56140615A JP 14061581 A JP14061581 A JP 14061581A JP S5842260 A JPS5842260 A JP S5842260A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal plate
- glass
- ceramic base
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ガラス封止セラミックパッケージを備えた
半導体装置のパッケージの改良に関するものである。
半導体装置のパッケージの改良に関するものである。
ｗＪ１図は従来のデュアルインライン形のガラス封止セ
ラミックパッケージを備えた半導体装置の一例金示す断
面図である。第１図において、（１）は集積回路素子、
（２）は集積回路素子（１１０表面電極、（３）はセラ
ミックベース、（４）はセラミックベース（３）に接着
し集積回路素子（りに外部電位、外部信号をクベース１
３１ Ｋ接着させている接着用ガラス、（ａｌＦｉセラ
ミックペース（３）の上面部に形成された凹部、（７）
は凹部（６）の底面上にガラスペーストにより形成され
た導電層、（８）は集積回路素子１１１’ｉ導電層（７
）に固着させている金属共晶ろう材、（ｌωは一つの金
属リード（４）の端部（９）と集積回路素子（１）の表
面電極は）とにワイヤボンディングされた金属細線、（
１２；は他の金１４リード（４）の端部（１１）と導電
層（７）とをワイヤボンディングする金属細線、０３１
はセラミックキャップ、０４）はセラミックキャップ（
１３１をセラミックベース（３）および金属リード（４
）に到着させているガラスである。
ラミックパッケージを備えた半導体装置の一例金示す断
面図である。第１図において、（１）は集積回路素子、
（２）は集積回路素子（１１０表面電極、（３）はセラ
ミックベース、（４）はセラミックベース（３）に接着
し集積回路素子（りに外部電位、外部信号をクベース１
３１ Ｋ接着させている接着用ガラス、（ａｌＦｉセラ
ミックペース（３）の上面部に形成された凹部、（７）
は凹部（６）の底面上にガラスペーストにより形成され
た導電層、（８）は集積回路素子１１１’ｉ導電層（７
）に固着させている金属共晶ろう材、（ｌωは一つの金
属リード（４）の端部（９）と集積回路素子（１）の表
面電極は）とにワイヤボンディングされた金属細線、（
１２；は他の金１４リード（４）の端部（１１）と導電
層（７）とをワイヤボンディングする金属細線、０３１
はセラミックキャップ、０４）はセラミックキャップ（
１３１をセラミックベース（３）および金属リード（４
）に到着させているガラスである。
上記のガラス封止セラミックパッケージに集積回路素子
＋１１としてＭＯＳ（メタル・オキサイド・セミコンダ
クタ）構造の記憶素子などを寮装しようとする場合には
、次のような欠点が生じる。すなわち、ＭＯＥ＋構造の
記憶素子の場合、素子の裏面側に外部から所定の電位を
供給する必要がある。この場合、第１図に示すように１
外部電位を供給する金属リード（４）の端部（！■）と
導電層（７）とを金属細線０２１で接続してやればよい
が、ガラスベース）［よる導電層（７）上に直接に金属
細線Ｑ２）を接続することは困難であり、かつ長期的な
信頼性に乏しい。
＋１１としてＭＯＳ（メタル・オキサイド・セミコンダ
クタ）構造の記憶素子などを寮装しようとする場合には
、次のような欠点が生じる。すなわち、ＭＯＥ＋構造の
記憶素子の場合、素子の裏面側に外部から所定の電位を
供給する必要がある。この場合、第１図に示すように１
外部電位を供給する金属リード（４）の端部（！■）と
導電層（７）とを金属細線０２１で接続してやればよい
が、ガラスベース）［よる導電層（７）上に直接に金属
細線Ｑ２）を接続することは困難であり、かつ長期的な
信頼性に乏しい。
これに対する対策の一つとして、第２図の断面図に示す
ように、金属小片＋１６）を導電層（７）と金属側＃（
１２）との間に設置して、導電層（７）に金属細線（１
２１を直接に接続するのを回避することが試みられてい
るが、ワイヤボンディング工程が自動化されるに従い、
金属小片ａｌを固定する位置の精度を確保することが極
めて困難となった。
ように、金属小片＋１６）を導電層（７）と金属側＃（
１２）との間に設置して、導電層（７）に金属細線（１
２１を直接に接続するのを回避することが試みられてい
るが、ワイヤボンディング工程が自動化されるに従い、
金属小片ａｌを固定する位置の精度を確保することが極
めて困難となった。
対策の他の一つとして、第３図に示すようＫ。
金属リード（４）の中で集積回路素子（１）の裏面に外
部電位を供給する特定の金属リード（４ａ）のパッケー
ジ内の端部（ｌｌａ ）をセラミックベース（３）の凹
部（６）の周壁に沿うように曲折させ、この端部（ｌｌ
ａ） ｆ先端部と導電層（７）とを接続することが試み
られている。しかし、金輌リード（４）のうち特定の金
属リード（４ａ）の端部（ｌｌａ）を曲折させる必要が
あるため、金属リード（４）の汎用性が失われる欠点、
および曲折させる特定の金属リード（４ａ）の部位を変
更する場合には、金属リード打ち抜き用の金型の大幅な
改造を必要とし原価が高くなるという欠点がある。
部電位を供給する特定の金属リード（４ａ）のパッケー
ジ内の端部（ｌｌａ ）をセラミックベース（３）の凹
部（６）の周壁に沿うように曲折させ、この端部（ｌｌ
ａ） ｆ先端部と導電層（７）とを接続することが試み
られている。しかし、金輌リード（４）のうち特定の金
属リード（４ａ）の端部（ｌｌａ）を曲折させる必要が
あるため、金属リード（４）の汎用性が失われる欠点、
および曲折させる特定の金属リード（４ａ）の部位を変
更する場合には、金属リード打ち抜き用の金型の大幅な
改造を必要とし原価が高くなるという欠点がある。
この発明は、上記の点に鑑みてなされたものであり、パ
ッケージのセラミックベースの凹部の底面に、凹部の周
壁に沿うように形成された突出部を有する金属板を固着
させ、この突出部と所定の金属リードの端部とをろう材
で接続することによって、工作が容易であって工数が少
なく信頼性の高い半導体装置を提供することを目的とし
たものである。
ッケージのセラミックベースの凹部の底面に、凹部の周
壁に沿うように形成された突出部を有する金属板を固着
させ、この突出部と所定の金属リードの端部とをろう材
で接続することによって、工作が容易であって工数が少
なく信頼性の高い半導体装置を提供することを目的とし
たものである。
以下、実施例に基づいてこの発明を説明する。
第４図はこの発明による半導体装置の一実施例の断面図
である。第４図において、第１図と同一符号は第１図に
て示したものと同様のものを次、７【〜ている。（１７
１は、従来装置における導電層（７）を形成する代りに
、セラミックベース（３）の凹部（６）の底面に接着用
ガラス（５）によって固着させられた金属板、０８１は
金属板瞳の本体から突出し凹部（６）の周壁に沿うよう
に形成された突出部、翰は金属リード（４）の端部（！
Ｉ）と金属板（７）の突出部（ｌ呻とを接続する金属ろ
う材である。金属板（ｌηは、凹部（６）の底面を含め
てセラミックベース（３）の上面全面に接着用ガラス（
６）を塗布して、金属リード（４）をセラミックベース
（３）の上面に固着させると同時に、凹部（６）の底面
に固着させる。
である。第４図において、第１図と同一符号は第１図に
て示したものと同様のものを次、７【〜ている。（１７
１は、従来装置における導電層（７）を形成する代りに
、セラミックベース（３）の凹部（６）の底面に接着用
ガラス（５）によって固着させられた金属板、０８１は
金属板瞳の本体から突出し凹部（６）の周壁に沿うよう
に形成された突出部、翰は金属リード（４）の端部（！
Ｉ）と金属板（７）の突出部（ｌ呻とを接続する金属ろ
う材である。金属板（ｌηは、凹部（６）の底面を含め
てセラミックベース（３）の上面全面に接着用ガラス（
６）を塗布して、金属リード（４）をセラミックベース
（３）の上面に固着させると同時に、凹部（６）の底面
に固着させる。
ＭＯ８構造の記憶素子などのように、集積回路素子０）
に対してその裏面から外部電位を供給する必要がある場
合、金属板Ｑ？’ｌの突出部−と外部電位が供給される
金属リード（４）の端部（＋＋）とを金属ろう材−で接
続すればよい。
に対してその裏面から外部電位を供給する必要がある場
合、金属板Ｑ？’ｌの突出部−と外部電位が供給される
金属リード（４）の端部（＋＋）とを金属ろう材−で接
続すればよい。
このようにすることで、集積回路素子（１）を金属板（
Ｉ７１上に金属共晶ろう材（８）で固定し、集積回路素
子（１）の所要の表面電極（２）とそれに対応する金属
リード（４）の端部（９）とを金属側＠ （１０１でワ
イヤボンディングするだけでよく、第１図に示す従来装
置のように１集積回路素子１１１に対してその裏面から
外部電位を供給するためのワイヤボンディングをする必
要がなく、工数が少なくなる。金属板（１７′ｌを作製
する必要があるが、その代りに導電層（７）を形成する
必要はない。また、金属板（ｌηの突出部端と金属リー
ド（４）の端部（１１）とは金属ろう材翰で強固に接続
されるから信頼性が向上する。さらに、金属板０７１の
周辺の所定部に突出部−を設けるだけであるので、外部
電位を供給する金属リード（４）の位置を変更する場合
にも、金属板（１７１の突出部端の位置を変更するだけ
でよく、汎用のセラミックベース（３）を使用すること
ができる。
Ｉ７１上に金属共晶ろう材（８）で固定し、集積回路素
子（１）の所要の表面電極（２）とそれに対応する金属
リード（４）の端部（９）とを金属側＠ （１０１でワ
イヤボンディングするだけでよく、第１図に示す従来装
置のように１集積回路素子１１１に対してその裏面から
外部電位を供給するためのワイヤボンディングをする必
要がなく、工数が少なくなる。金属板（１７′ｌを作製
する必要があるが、その代りに導電層（７）を形成する
必要はない。また、金属板（ｌηの突出部端と金属リー
ド（４）の端部（１１）とは金属ろう材翰で強固に接続
されるから信頼性が向上する。さらに、金属板０７１の
周辺の所定部に突出部−を設けるだけであるので、外部
電位を供給する金属リード（４）の位置を変更する場合
にも、金属板（１７１の突出部端の位置を変更するだけ
でよく、汎用のセラミックベース（３）を使用すること
ができる。
以上詳述したように、この発明による半導体装置におい
ては、セラミックベースの凹部の底面上にとの凹部の周
壁に沿う突出部を有する金属板をこの突出部が特定の全
島リードに対応するように固着し、上記の金属板上に半
導体素子を固着し、上記の金属板の突出部と上記の特定
の金属リードと金金属ろう材で接続しているので、半導
体素子の裏面と特定の金属リードとを接続するためにワ
イヤポンディングをする必要がなく、工数が少なくなる
。金属板の突出部と金属リードとが強固に′接続されて
いるから信頼性が向上する。さらに１特定の金属リード
の位置を変更する場合も、金属板の突出部の位置を変更
するだけでよく、汎用のセラミックペースを使用するこ
とができる。
ては、セラミックベースの凹部の底面上にとの凹部の周
壁に沿う突出部を有する金属板をこの突出部が特定の全
島リードに対応するように固着し、上記の金属板上に半
導体素子を固着し、上記の金属板の突出部と上記の特定
の金属リードと金金属ろう材で接続しているので、半導
体素子の裏面と特定の金属リードとを接続するためにワ
イヤポンディングをする必要がなく、工数が少なくなる
。金属板の突出部と金属リードとが強固に′接続されて
いるから信頼性が向上する。さらに１特定の金属リード
の位置を変更する場合も、金属板の突出部の位置を変更
するだけでよく、汎用のセラミックペースを使用するこ
とができる。
第１図、第２図および第３図はそれぞれ従来の半導体装
置の一例の断面図、第４図はこの発明による半導体装置
の一実施例の断面図である。 図において、（１）は集積回路素子（半導体素子）、ｉ
３１ ＃ｉセラミックベース、（４）は金属リード、（
６）はセラミックペース（３）の凹部、（８）は金属共
晶ろう材（導電性物質）、０７）は金属板、（ｌ瞬は金
属板θηの突出部、（１−は金属ろう材（導電性物質）
である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す〇 代理人 葛 野 信 −（外１名）第１図 第２図
置の一例の断面図、第４図はこの発明による半導体装置
の一実施例の断面図である。 図において、（１）は集積回路素子（半導体素子）、ｉ
３１ ＃ｉセラミックベース、（４）は金属リード、（
６）はセラミックペース（３）の凹部、（８）は金属共
晶ろう材（導電性物質）、０７）は金属板、（ｌ瞬は金
属板θηの突出部、（１−は金属ろう材（導電性物質）
である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す〇 代理人 葛 野 信 −（外１名）第１図 第２図
Claims (1)
- ＋１１ 上面側の主要部に凹部を有しこの凹部を取り
囲む周辺部の上面に所要数の金属リードが固着されてい
るセラミックベース、上記セラミックベースの上記凹部
の底面に固着され上記金属リードのうち特定の金属リー
ドに対応する位置に上記凹部の周壁に沿うように形成さ
れた突出部を有し上記突出部が上記特定の金属リードに
導電性物質で固着されている金属板、およびこの金属板
上に導電性物質で固着された半導体素子を備えた半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140615A JPS5842260A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56140615A JPS5842260A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5842260A true JPS5842260A (ja) | 1983-03-11 |
Family
ID=15272821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56140615A Pending JPS5842260A (ja) | 1981-09-07 | 1981-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5842260A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554573A (en) * | 1980-10-01 | 1985-11-19 | Hitachi, Ltd. | Glass-sealed ceramic package type semiconductor device |
| KR100244823B1 (ko) * | 1995-09-28 | 2000-02-15 | 니시무로 타이죠 | 질화규소 세라믹회로기판 및 이것을 이용한 반도체장치 |
-
1981
- 1981-09-07 JP JP56140615A patent/JPS5842260A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4554573A (en) * | 1980-10-01 | 1985-11-19 | Hitachi, Ltd. | Glass-sealed ceramic package type semiconductor device |
| KR100244823B1 (ko) * | 1995-09-28 | 2000-02-15 | 니시무로 타이죠 | 질화규소 세라믹회로기판 및 이것을 이용한 반도체장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2569939B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5842260A (ja) | 半導体装置 | |
| JPH01115127A (ja) | 半導体装置 | |
| JPS6347351B2 (ja) | ||
| JP2788011B2 (ja) | 半導体集積回路装置 | |
| JPH01286342A (ja) | 面実装超薄形半導体装置 | |
| JP2000180283A (ja) | 半導体圧力センサ | |
| JPH0379065A (ja) | 半導体装置用リードフレーム | |
| JPS6032769Y2 (ja) | 半導体素子 | |
| JPH0621304A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JPH0310670Y2 (ja) | ||
| JPH0992757A (ja) | 半導体装置 | |
| JP2739797B2 (ja) | Ｔａｂ型半導体装置 | |
| JPS5824442Y2 (ja) | 半導体装置 | |
| JPS60200534A (ja) | 半導体装置 | |
| JPH04267545A (ja) | 樹脂封止型半導体装置 | |
| JPS6236287Y2 (ja) | ||
| JP2511765Y2 (ja) | リ―ドフレ―ム | |
| JPS6336686Y2 (ja) | ||
| JPH0493051A (ja) | 薄型モジュール | |
| JPH02122662A (ja) | 半導体リードフレーム及びそのテーピング方法 | |
| JPS6060743A (ja) | リ−ドフレ−ム | |
| JPS61137348A (ja) | 半導体装置 | |
| JPH051617B2 (ja) | ||
| JPH1137873A (ja) | 半導体圧力センサ |