JPS61137348A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特に、サーディツプ型パッ
ケージを用いた半導体装置の半導体チップの電位を供給
する技術に関する。

〔背景技術〕

半導体素子（半導体チップ）特性の安定化を目的として
半導体基板の電位（以下基板電位という）をある一定の
電位とすることが行われている。

この方式の一つに次のような方式がある。

これをサーディツプタイプのパッケージについて説明す
る。

アルミナ実装基板の溝部に、ガラス材料により、表面が
Ａｕメッキされた金属板例えばコバール（２９Ｎｉ１７
Ｃｏ−Ｆｅを主成分とした合金）板を接着し、該金属板
上に半導体素子〔例えばＥＰＲＯＭ（Ｅｒａｓａｂｌｅ
　Ｐｒｏｇｒａｍｍａｂｌｅ　Ｒｅａｄ−Ｏｎｌｙ　Ｍ
ｅｍｏｒｙ）の回路機能を有する素子（チップ）〕を塔
載し、この半導体素子の電極および金属板の端部のそれ
ぞれを、コネクタワイヤにより、外部接続端子と、ワイ
ヤボンディングして成る。

しかるに、この方式では、ワイヤボンディングの際に、
半導体素子の電極位置と金属板との間に段差があり、そ
の為ワイヤボンディングにおいて、高さの揃った半導体
素子の電極部のワイヤボンディングから、いきなり、該
ｆ！ｌｉ部より低い段にある金属板とのワイヤボンディ
ングを余儀なくされ、了イヤ″ディ′グ上不都合を生６
る・ ・　一方、かかる金属板を使用せずに、ジャンパーチッ
プにより基板電位をとる方式もある。これは、比較的小
型のジャンパーチップ部品をディスクリートに作り、実
装基板の溝部に、半導体素子と高さを揃えて接合材料に
より固着し、ジャンパーチップおよび半導体素子のそれ
ぞれを、外部接続端子とワイヤボンディングする方式で
ある。

しかるに、この方式では、基板電位をとるためのディス
クリートのジャンパーチップを別製し。

それを実装基板に取付けねばならず、工程数が増えるだ
けでなく、半導体素子のペレット付時にこのジャンパー
チップが動いたり、ジャンパーチップの取付は位置の精
度が問題となったりする。

なお、グランド電位を実装基板の裏面からとる場合もあ
る。

また、メモリ回路における基板電位については。

■オーム社、昭和５６年３月２０日発行、垂井康夫編「
超ＬＳＩ技術Ｊ　Ｐ４０６〜４１１に記述がある・ 〔発明の目的〕 本発明ｌよ、パッケージ等から固定電位を基板電位とし
て供給する場合において、ワイヤボンディングにおいて
ボンダーに支障を与えず、かつ、基板電位の位置精度が
良好で、ＥＰＲＯＭなどのメモリ素子において良好な書
込み特性が得られる、グランド電位方式を提供すること
を目的とする。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明ｍ書の記、述および添付図面からあきらかになるで
あろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。

すなわち、本発明では、金属板に半４体素子と高さをそ
ろえた突起部を設け、この突起部を備えた金属板により
グランド電位をとるようにしたので、ワイヤボンディン
グ上支障もなく、突起部は金属板と一体になっているの
でディスクリートに別製する必要がなく、工程数が短縮
され、また、金属板により固定電位が均質にとられ、そ
の端部や中央部などで電位差を生じ荒＜、ＥＰＲＯＭな
どにおいて良好な書き込み特性が得られる。

〔実施例〕

次に本発明を実施例を示す図面により説明する。

第１図は本発明を適用した。基板電位をとるのに使用さ
れる導電性を有する平板の斜視図、第２図は同平板の第
１図Ｉ−Ｉ線拡大断面図である。

第１図に示すように導電性を有する平板１の当該上表面
に対し突出した突起部２を設ける。

この突起部２は、例えば、当該平板１の裏面からポンチ
ングを行ない、表面からポンチングされた部分を第２図
に示すように突出せることにより形成できる。導電性を
有する平板１は、例えば金属（合金）により構成される
。具体例としては、コバール合金により構成されたもの
があげられ、他に４２７０イ（４２％Ｎｉ５８％Ｆａを
主成分とする合金）などのＦｅ　−Ｎｉ系合金よりなる
ものもあげられる。

平板には、金属箔のごときものも包含される。

他に導電性のプラスチックよりなるものなどであっても
よい。

第３図は、四角形状の金属板１の一辺中央部において、
その端縁から当該金属板中心部にかけて適宜の長さに、
帯状に当該金層板を切断しつつ、引張り上げ、当該帯状
部を適宜段数に折曲げして、突起部３を形成した例を示
す。

第４図は、第１図および第２図に示す、突起部２を有す
る金層板１を用いてサーディツプタイプのパッケージを
構成した例を示す要部断面図で、第４図にて、４は実装
基体、５は半導体素子、６および７はコネクタワイヤ、
８は金属板１の接合材料を示す。

実装基体４は、例えばアルミナ多属配線基板により構成
される。

半導体素子（チップ）５は、例えばシリコン単結晶基板
から成り１周知の技術によってこのチップ内には多数の
回路素子が形成され、１つの回路機能が与えられている
。回路素子の具体例は１例えばＭＯＳトラシジスタから
成り、これらの回路素子によって、例えばメモリや論理
回路の回路機能が形成されている。

コネクタワイヤ６および７は、例えばＡΩ線やＡｕ、ｌ
により講成される。

接合材料８には、例えばガラス材料が使用される。

第４図に示すように、実装基板４の半導体素子を塔載す
るための溝部に、ガラス材料８により。

突起部２を端部に備えた金属板１を接会し、この金属板
ｌの上に、突起部２とは瀬隔して、半導体索子５を、例
えば、当該金属板１の表面に形成されたＡｕメッキ（図
示せず）とＳｉ半導体素子との５ｉ−Ａｕ共品反応を利
用して塔載（マウント）シ、金属板１の突起部２とコネ
クタワイヤ６の一端部とをワイヤボンディングし、一方
、半導体索子５の電極（図示せず）とコネクタワイヤ７
の一端部とをワイヤボンディングする。これらのワイヤ
ボンディングは、例えば周知の超音波ボンディング法に
より行われる。

第４図に示すように、突起部２の高さと半導体素子５の
高さとは揃えである。

第５図は、上記サーディツプパッケージの完成断面図で
、第５図にて、９はキャップ、１ｏは封止材料、１１は
リードフレーム（外部接続端子）である。

第５図に示すように、実装基板４の端部に、封止材料１
０例えばガラスシール材により、リード７Ｌ／−ムｌｌ
を接合し、このり−Ｆ７Ｌ／−ムｚの先端部と前記した
コネクタワイヤ６および７の他端部を同様にしてワイヤ
ボンディングし、上記封止材料１０により、例えばアル
ミナ製のキャップ９を取付けする。

〔効果〕

（１）突起部を備えた金属板を基板電位とし、突起部の
高さを半導体素子の窩さと適宜揃えるようにすればよい
ので、ワイヤボンディングに際し、１つのボンダーで、
半導体素子も当該突起部もワイヤボンディングすること
ができ、作業能率が極めて良好である。

（２）突起部を金属板と一体形成すれば、従来のごとく
基板電位を確保するためのジャンパーチップのごときも
のを個別に別製する必要がなり、シたがって、その取付
は作業も必要がなく、それ故。

工程数を低減でき、また、従来のごとくジャンパーチッ
プが半導体素子のペレット付時に動くということもない
ので、基板電位の位置精度法めにおいて有利である。

（３）突起部と半導体素子とがその高さが揃っており、
また、金属板のごとき平板を使用して基板電位をとって
いるので１、その中央部と端部とで電位差を生じるとい
うようなことがなく、半導体素゛子の特性に悪影響を与
えることが少なく、ＥＦＲＯＭなどのなどのメモリ素子
において、良好な書込み特性が得られるという利点があ
る。因みに。

ＥＦＲＯＭは基板電位のとり方如何によりその特性に重
大な影響を与え、特性が変化し易い。

（４）金属板にＡｕメッキなどを施すことにより、チッ
プとの間でオータミックコンタク１〜をとり易いという
利点もある。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

例えば、前記実施例では突起部を金属板と一体成形した
例を示したが、金属板上に突起部を別に取付でもよい。

〔利用分野〕

本発明はサーディツプパッケージ以外の他の半導体装置
にも適宜適用できる。

本発明は大形の半導体素子の基板電位をとるのに有用で
ある。

本発明はＥＰＲＯＭを塔載したマイクロコンピュータに
有用な技術であり、その他各ｇ！電子部品にも適用でき
る。

【図面の簡単な説明】

第１図は、本発明に係る突起部を備えた、導電性を有す
る平板の平面図、 第２図は第１図ｒ−■線拡大断面図、 第３図は平板の他の例を示す平面図、 第４図は本発明の実施例を示す部分断面図第５図は本発
明の実施例を示す断面図である。 １・・・４電性を有する平板（金冠板）、２・・・突起
部、３・・・突起部、４・・・実装基体（実装基板）、
５・・・半導体素子、６・・・コネクタワイヤ、７・・
・コネクタワイヤ、８・・・接合材料、９・・・キャッ
プ、１０・・・封止材料、１１・・・外部接続端子（リ
ードフレーム）。 第　　１　　図 第　　２　　図 第　　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体素子を塔載する実装基体の上部からグランド
   電位をとって成る半導体装置において、前記半導体素子
   の高さに合せた突起部を備えた、導電性を有する平板に
   より、グランド電位をとって成ることを特徴とする半導
   体装置。 ２、導電性を有する平板が、金属板であり、この金属板
   を実装基体上に敷設し、さらに、この金属板上に半導体
   素子を塔載し、この金属板の突起部および半導体素子の
   各々を、実装基体の外部接続端子とワイヤボンディング
   して成る、特許請求の範囲第１項記載の半導体装置。